專利名稱：帶有絕緣埋層的混合晶向襯底的制備方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種混合晶相襯底的制備方法，特別涉及一種具有連續(xù)絕緣埋層的混合晶相襯底的制備方法。
背景技術(shù)：
在目前的半導(dǎo)體技術(shù)中，CMOS電路主要是制作在具有(100)晶面的硅襯底上，這是因為在(100)晶面上具有小的氧化物-界面電荷密度以及最高的電子遷移率。但是，空穴的遷移率在(100)晶片上僅僅約為相應(yīng)電子遷移率的1/4-1/2，這就使得在(100)晶片上制備的pMOSFETs的驅(qū)動電流約為nMOSFETs的一半，雖然傳統(tǒng)上使用更大的pMOSFETs可以來平衡nMOSFETs，實際上這增大了柵和寄生電容。有報道稱在(100)襯底通過將溝道方向從〈110〉轉(zhuǎn)移至〈100〉晶向可以改善pFET的性能，但是更多的工作主要是集中在改變表面晶向的努力上，比如采用(110)或者(111)襯底可以帶來更多的空穴遷移率的提升。人們發(fā)現(xiàn)空穴遷移率在(110)晶片的〈110〉晶向上具有最大值，該值是空穴在(100)晶片上的遷移率的兩倍以上。也就是說，相同尺寸的制備在(110)晶片上的pFET將比制備在(100)晶片上的PFET獲得更大的驅(qū)動電流。但是，即使在不考慮溝道方向的情況下，該晶面方向完全不適用于制造nFET。綜上，(110)晶面是最適合用于制備pFET，因其具有最大的空穴遷移率，但是該晶向完全不適合于制備nFET。相反地，(100)晶向因其具有最大的電子遷移率而特別適合于制備nFET。從以上觀點來看，有必要在具有不同晶向的襯底之上制備一種集成器件，以針對特定的器件提供最優(yōu)的性能，此即為混合晶向技術(shù)。該技術(shù)基于襯底和溝道晶向的優(yōu)化來提升載流子的遷移率從而達到提升器件性能的目的，即通過在(110)區(qū)域制備pFET在(100)區(qū)域制備nFET以實現(xiàn)器件性能的提升。目前，混合晶向技術(shù)是制備在SOI襯底之上，該技術(shù)所制備的器件是SOI和體硅器件的混合，這就給器件設(shè)計和版圖設(shè)計帶來困難，并且使得制備工藝復(fù)雜。因此，的確需要提出一種完全的基于SOI的平面混合晶向襯底及其制備辦法，并且實現(xiàn)在不同區(qū)域不同晶向硅的集成。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供一種具有連續(xù)絕緣埋層的平面混合晶向襯底及其制備辦法，并且實現(xiàn)在不同區(qū)域不同晶向硅的集成。為了解決上述問題，本發(fā)明提供了一種帶有絕緣埋層的混合晶向襯底的制備方法，包括如下步驟a)提供襯底，所述襯底包括支撐層、絕緣埋層和第一器件層，所述第一器件層具有第一晶向，所述襯底表面具有第一區(qū)域和第二區(qū)域；b)在第一器件層表面形成具有第二晶向的第二器件層，所述第一器件層和第二器件層的材料相同；c)將第一區(qū)域中的第二器件層再結(jié)晶使其具有第一晶向，并且在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻。
可選的，所述步驟c)進一步包括在第二器件層表面形成圖形化的阻擋層，所述圖形化阻擋層在第一區(qū)域的厚度小于在第二區(qū)域的厚度；采用離子束通過所述阻擋層轟擊第二器件層，使第一區(qū)域的第二器件層全部非晶化；對第二器件層實施退火，使第二器件層被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向；去除阻擋層在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻?？蛇x的，所述步驟c)進一步包括在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻；在第二器件層表面形成圖形化的阻擋層，所述圖形化阻擋層在第一區(qū)域的厚度小于在第二區(qū)域的厚度；采用離子束通過所述阻擋層轟擊第二器件層，使第一區(qū)域的第二器件層全部非晶化；對第二器件層實施退火，使第二器件層被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向；去除阻擋層。 可選的，所述第一器件層和第二器件層的材料均為單晶硅，所述第一晶向為(100)，第二晶向為(110)，或者所述第一晶向為(110)，第二晶向為(100)?？蛇x的，所述絕緣埋層的材料選自于氮化硅、氧化硅和氮氧化硅中的任意一種。
可選的，所述側(cè)墻的材料選自于氮化硅、氧化硅和氮氧化硅中的任意一種?？蛇x的，所述阻擋層是由氧化硅層和氮化硅層構(gòu)成的雙層結(jié)構(gòu)。本發(fā)明的優(yōu)點在于通過對工藝實施順序的調(diào)整和組合，巧妙實現(xiàn)了不同區(qū)域不同晶向器件層的集成，且所有區(qū)域均在絕緣埋層之上，避免了圖形化的絕緣埋層所帶來的器件和版圖設(shè)計的困難。


附圖I所示是本發(fā)明第一具體實施方式
的實施步驟示意圖。附圖2A至附圖2G所示是本發(fā)明第一具體實施方式
的工藝流程圖。附圖3所示是本發(fā)明第二具體實施方式
的實施步驟示意圖。附圖4A至附圖4C所示是本發(fā)明第二具體實施方式
的工藝流程圖。
具體實施例方式接下來結(jié)合附圖詳細(xì)介紹本發(fā)明所述一種帶有絕緣埋層的混合晶向襯底的制備方法的具體實施方式
。首先結(jié)合附圖給出本發(fā)明的第一具體實施方式
。附圖I所示是本具體實施方式
的實施步驟示意圖，包括步驟S100，提供襯底，所述襯底包括支撐層、絕緣埋層和第一器件層，所述第一器件層具有第一晶向，所述襯底表面具有第一區(qū)域和第二區(qū)域；步驟S110，在第一器件層表面形成具有第二晶向的第二器件層，所述第一器件層和第二器件層的材料相同；步驟S121，在第二器件層表面形成圖形化的阻擋層，所述圖形化阻擋層在第一區(qū)域的厚度小于在第二區(qū)域的厚度；步驟S122，采用離子束通過所述阻擋層轟擊第二器件層，使第一區(qū)域的第二器件層全部非晶化；步驟S123，對第二器件層實施退火，使第二器件層被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向；步驟S124，去除阻擋層步驟S125，在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻。附圖2A至附圖2G所示是本具體實施方式
的工藝流程圖。
附圖2A所示，參考步驟S100，提供襯底200，所述襯底200包括支撐層201、絕緣埋層202和第一器件層203,所述第一器件層203具有第一晶向，所述襯底200表面具有第一區(qū)域I和第二區(qū)域II。所述第一晶向例如可以是(100)或者(110)晶向，或者是其它任意一種常見的半導(dǎo)體襯底晶向，例如(111)等。支撐層201的晶向可以任意選擇為與第一器件層203相同或者不同。支撐層201和第一器件層203的材料可以是包括單晶硅在內(nèi)的任意一種常見的半導(dǎo)體材料，兩者的材料可以相同或者不同；絕緣層202的材料例如可以是氮化硅、氧化硅或者氮氧化硅等。附圖2B所示，參考步驟S110，在第一器件層203表面形成具有第二晶向的第二器件層204，所述第一器件層203和第二器件層204的材料相同，例如可以同為單晶硅。所述第二晶向例如可以是(100)或者(110)晶向，或者是其它任意一種常見的半導(dǎo)體襯底晶向，例如(111)等。例如在第一晶向是(100)時，第二晶向可 以是(110)，反之在第一晶向是(110)時，第二晶向可以是(100)。形成第二器件層204的工藝?yán)缈梢允菍⒘硪慌c襯底200結(jié)構(gòu)相同，但器件層為第二器件層204的轉(zhuǎn)移襯底(未圖示)與襯底200鍵合，再將該轉(zhuǎn)移襯底的支撐層和埋層去除，保留第二器件層204，從而實現(xiàn)在第一器件層203表面形成具有第二晶向的第二器件層204。形成第二器件層204的工藝也可以是采用智能剝離的方法將一預(yù)先注入氫離子形成剝離層的轉(zhuǎn)移襯底鍵合到第一器件層203的表面，再從剝離層剝離部分轉(zhuǎn)移襯底之后形成第一器件層203表面的第二器件層204。附圖2C所示，參考步驟S121，在第二器件層204表面形成圖形化的阻擋層210，所述圖形化阻擋層210在第一區(qū)域I的厚度小于在第二區(qū)域II的厚度。圖形化的阻擋層210可以采用首先生長連續(xù)的阻擋層，再通過光刻和刻蝕形成圖形的工藝。如果光刻后的刻蝕工藝將第一區(qū)域I刻穿至第二器件層204的表面，則第一區(qū)域I的厚度為零，刻蝕工藝也可以是減薄第一區(qū)域I至某一厚度，從而保證第一區(qū)域I的厚度小于第二區(qū)域II的厚度。本具體實施方式
中，阻擋層210是由氧化硅層211和氮化硅層212構(gòu)成的雙層結(jié)構(gòu)，在第一區(qū)域I只保留了氮化硅層212，而在第二區(qū)域保留了氮化硅層212和氧化硅層211，這種結(jié)構(gòu)的形成工藝是首先形成連續(xù)的氧化硅層211和氮化硅層212，再刻蝕第一區(qū)域I的氧化硅層211至氮化硅層212自停止而形成，雙層結(jié)構(gòu)的優(yōu)點在于利用了雙層結(jié)構(gòu)腐蝕自停止的特點，易于控制第一區(qū)域I和第二區(qū)域II的厚度差。附圖2D所示，參考步驟S122，采用離子束通過所述阻擋層210轟擊第二器件層204，使第一區(qū)域I的第二器件層204全部非晶化。本步驟欲實現(xiàn)第二器件層204全部非晶化的目的，應(yīng)當(dāng)對離子束的能量和圖形化阻擋層210在第一區(qū)域I和第二區(qū)域II的厚度差進行優(yōu)化，以保證將離子束的能量控制在恰好注入至第一區(qū)域I的第二器件層204，并且在第二區(qū)域II內(nèi)的離子束不會穿透圖形化阻擋層210。注入離子可以選擇成與第一和第二器件層材料相同的離子，例如對于單晶硅材料而言可以選擇為Si離子，注入能量為IkeV IOOOkeV,注入劑量為 I X IO14CnT2 IXlO17 cnT2。附圖2E所示，參考步驟S123，對第二器件層204實施退火，使第二器件層204被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向。由于第一區(qū)域I的第二器件層204已經(jīng)被非晶化，重結(jié)晶后會受到該區(qū)域具有第一晶向的第一器件層203的影響，從而具有第一晶向。本步驟退火的溫度范圍為300-900°C，優(yōu)化為700°C，退火時間Imin-IO小時，優(yōu)化為 lOmin。
附圖2F所示，參考步驟S124，去除阻擋層210。去除阻擋層210的工藝可以采用腐蝕等常規(guī)手段。附圖2G所示，參考步驟S125，在第一區(qū)域I和第二區(qū)域II的界面處形成分隔第二器件層204的側(cè)墻230。側(cè)墻230的深度應(yīng)當(dāng)至少能夠貫穿第二器件層204，并優(yōu)選貫穿第一器件層203而至絕緣埋層202。形成側(cè)墻230的工藝可以采用業(yè)內(nèi)常見的形成淺溝槽隔離工藝，此處不再贅述。所述側(cè)墻230的材料選自于氮化硅、氧化硅和氮氧化硅中的任意一種。步驟S121至步驟S125實施完畢后，即實現(xiàn)了將第一區(qū)域I中的第二器件層204再結(jié)晶使其具有第一晶向，并且在第一區(qū)域I和第二區(qū)域II的界面處形成分隔第二器件層204的側(cè)墻這一目的。在此之后還可以進一步進行拋光、倒角等工藝對襯底進行進一步的加工處理。上述方法實現(xiàn)了不同區(qū)域不同晶向器件層的集成 ，所有區(qū)域均在絕緣埋層202之上，避免了圖形化的絕緣埋層所帶來的器件和版圖設(shè)計的困難。接下來結(jié)合附圖給出本發(fā)明的第二具體實施方式
。附圖3所示是本具體實施方式
的實施步驟示意圖，包括步驟S300，提供襯底，所述襯底包括支撐層、絕緣埋層和第一器件層，所述第一器件層具有第一晶向，所述襯底表面具有第一區(qū)域和第二區(qū)域；步驟S310，在第一器件層表面形成具有第二晶向的第二器件層，所述第一器件層和第二器件層的材料相同；步驟S321，在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻；步驟S322，在第二器件層表面形成圖形化的阻擋層，所述圖形化阻擋層在第一區(qū)域的厚度小于在第二區(qū)域的厚度；步驟S323，采用離子束通過所述阻擋層轟擊第二器件層，使第一區(qū)域的第二器件層全部非晶化；步驟S324，對第二器件層實施退火，使第二器件層被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向；步驟S325，去除阻擋層。附圖4A至附圖4C所示是本具體實施方式
的部分工藝流程圖。附圖4A所示，參考步驟S300，提供襯底400，所述襯底400包括支撐層401、絕緣埋層402和第一器件層403，所述第一器件層403具有第一晶向，所述襯底400表面具有第一區(qū)域I和第二區(qū)域II。所述第一晶向例如可以是(100)或者(110)晶向，或者是其它任意一種常見的半導(dǎo)體襯底晶向，例如(111)等。支撐層401的晶向可以任意選擇為與第一器件層403相同或者不同。支撐層401和第一器件層403的材料可以是包括單晶硅在內(nèi)的任意一種常見的半導(dǎo)體材料，兩者的材料可以相同或者不同；絕緣層402的材料例如可以是氮化硅、氧化硅或者氮氧化硅等。附圖4B所示，參考步驟S310，在第一器件層403表面形成具有第二晶向的第二器件層404，所述第一器件層403和第二器件層404的材料相同，例如可以同為單晶硅。所述第二晶向例如可以是(100)或者(110)晶向，或者是其它任意一種常見的半導(dǎo)體襯底晶向，例如(111)等。例如在第一晶向是(100)時，第二晶向可以是(110)，反之在第一晶向是(110)時，第二晶向可以是(100)。形成第二器件層404的工藝?yán)缈梢允菍⒘硪慌c襯底400結(jié)構(gòu)相同，但器件層為第二器件層404的轉(zhuǎn)移襯底(未圖示)與襯底400鍵合，再將該轉(zhuǎn)移襯底的支撐層和埋層去除，保留第二器件層404，從而實現(xiàn)在第一器件層403表面形成具有第二晶向的第二器件層404。形成第二器件層404的工藝也可以是采用智能剝離的方法將一預(yù)先注入氫離子形成剝離層的轉(zhuǎn)移襯底鍵合到第一器件層403的表面，再從剝離層剝離部分轉(zhuǎn)移襯底之后形成第一器件層403表面的第二器件層404。附圖4C所示，參考步驟S321，在第一區(qū)域I和第二區(qū)域II的界面處形成分隔第二器件層404的側(cè)墻430。側(cè)墻430的深度應(yīng)當(dāng)至少能夠貫穿第二器件層404，并優(yōu)選貫穿第一器件層403而至絕緣埋層402。形成側(cè)墻430的工藝可以采用業(yè)內(nèi)常見的形成淺溝槽隔離工藝，此處不再贅述。所述側(cè)墻430的材料選自于氮化硅、氧化硅和氮氧化硅中的任意一種。步驟S322至步驟S325的實施請參考前一實施方式中關(guān)于步驟S121至S124的敘述，此處不再贅述。實施完畢后的襯底結(jié)構(gòu)與附圖2G所示 結(jié)構(gòu)相同。步驟S321至步驟S325實施完畢后，即實現(xiàn)了將第一區(qū)域I中的第二器件層404再結(jié)晶使其具有第一晶向，并且在第一區(qū)域I和第二區(qū)域II的界面處形成分隔第二器件層404的側(cè)墻這一目的。在此之后還可以進一步進行拋光、倒角等工藝對襯底進行進一步的加工處理。同前一具體實施方式
一樣，上述方法實現(xiàn)了不同區(qū)域不同晶向器件層的集成，所有區(qū)域均在絕緣埋層402之上，避免了圖形化的絕緣埋層所帶來的器件和版圖設(shè)計的困難。綜上所述，雖然本發(fā)明已用較佳實施例揭露如上，然其并非用以限定本發(fā)明，本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求書所申請的專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種帶有絕緣埋層的混合晶向襯底的制備方法，其特征在于，包括如下步驟 a)提供襯底，所述襯底包括支撐層、絕緣埋層和第一器件層，所述第一器件層具有第一晶向，所述襯底表面具有第一區(qū)域和第二區(qū)域； b)在第一器件層表面形成具有第二晶向的第二器件層，所述第一器件層和第二器件層的材料相同； c)將第一區(qū)域中的第二器件層再結(jié)晶使其具有第一晶向，并且在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述步驟c)進一步包括 在第二器件層表面形成圖形化的阻擋層，所述圖形化阻擋層在第一區(qū)域的厚度小于在第二區(qū)域的厚度； 采用離子束通過所述阻擋層轟擊第二器件層，使第一區(qū)域的第二器件層全部非晶化； 對第二器件層實施退火，使第二器件層被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向； 去除阻擋層 在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻。
3.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述步驟c)進一步包括 在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻； 在第二器件層表面形成圖形化的阻擋層，所述圖形化阻擋層在第一區(qū)域的厚度小于在第二區(qū)域的厚度； 采用離子束通過所述阻擋層轟擊第二器件層，使第一區(qū)域的第二器件層全部非晶化； 對第二器件層實施退火，使第二器件層被轟擊的非晶化部分再結(jié)晶，再結(jié)晶部分具有第一晶向； 去除阻擋層。
4.根據(jù)權(quán)利要求I 3任意一項所述的方法，其特征在于，所述第一器件層和第二器件層的材料均為單晶硅，所述第一晶向為(100)，第二晶向為(110)，或者所述第一晶向為(110)，第二晶向為(100)。
5.根據(jù)權(quán)利要求I 3任意一項所述的方法，其特征在于，所述絕緣埋層的材料選自于氮化硅、氧化硅和氮氧化硅中的任意一種。
6.根據(jù)權(quán)利要求I 3任意一項所述的方法，其特征在于，所述側(cè)墻的材料選自于氮化硅、氧化硅和氮氧化硅中的任意一種。
7.根據(jù)權(quán)利要求I 3任意一項所述的方法，其特征在于，所述阻擋層是由氧化硅層和氮化硅層構(gòu)成的雙層結(jié)構(gòu)。
全文摘要
本發(fā)明提供了一種帶有絕緣埋層的混合晶向襯底的制備方法，包括如下步驟a)提供襯底，所述襯底包括支撐層、絕緣埋層和第一器件層，所述第一器件層具有第一晶向，所述襯底表面具有第一區(qū)域和第二區(qū)域；b)在第一器件層表面形成具有第二晶向的第二器件層，所述第一器件層和第二器件層的材料相同；c)將第一區(qū)域中的第二器件層再結(jié)晶使其具有第一晶向，并且在第一區(qū)域和第二區(qū)域的界面處形成分隔第二器件層的側(cè)墻。本發(fā)明的優(yōu)點在于通過對工藝實施順序的調(diào)整和組合，巧妙實現(xiàn)了不同區(qū)域不同晶向器件層的集成，且所有區(qū)域均在絕緣埋層之上，避免了圖形化的絕緣埋層所帶來的器件和版圖設(shè)計的困難。
文檔編號H01L21/02GK102768982SQ20121023333
公開日2012年11月7日 申請日期2012年7月6日 優(yōu)先權(quán)日2012年7月6日
發(fā)明者張峰, 張苗, 曹共柏, 林成魯, 歐陽恩偉, 王曦, 魏星 申請人:上海新傲科技股份有限公司