專利名稱：形成掩埋位線的方法、具有掩埋位線的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體器件，更具體而言，涉及一種具有掩埋位線的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
大多數(shù)半導(dǎo)體器件包括晶體管。例如，在諸如DRAM的存儲(chǔ)器件中，存儲(chǔ)器單元包括MOSFET。一般而言，在MOSFET中，源極/漏極區(qū)域形成在半導(dǎo)體襯底的表面，并且在這樣的布置下，在源極區(qū)域與漏極區(qū)域之間形成平面溝道。這種通常的MOSFET稱作為平面溝道
晶體管。隨著存儲(chǔ)器件的集成和性能方面的進(jìn)步，MOSFET制造將達(dá)到物理極限。例如，隨著存儲(chǔ)器單元尺寸的縮小，MOSFET的尺寸諸如其溝道長(zhǎng)度也縮小。如果MOSFET的溝道長(zhǎng)度變短，則數(shù)據(jù)維持性能有可能惡化。為了應(yīng)對(duì)以上討論的特點(diǎn)，在本領(lǐng)域已提出垂直溝道晶體管。在垂直溝道晶體管(VCT)中，源極區(qū)域和漏極區(qū)域形成在柱體的相應(yīng)端部。源極區(qū)域和漏極區(qū)域中的任何一個(gè)可以與位線連接。位線是通過(guò)被掩埋在柱體之間所限定的溝槽內(nèi)而形成的，因此被稱作為掩埋位線(BBL)。兩個(gè)存儲(chǔ)器單元與一個(gè)掩埋位線(BBL)相鄰，所述兩個(gè)存儲(chǔ)器單元每個(gè)都包括垂直溝道晶體管(VCT)和掩埋位線(BBL)。因此，掩埋位線(BBL)形成在單元之間的間隔(溝槽)中，并且執(zhí)行OSC(one-side-contact,—側(cè)接觸)工藝以使一個(gè)單元與一個(gè)掩埋位線(buried bit line, BBL)連接。OSC工藝是一種用于允許每個(gè)掩埋位線(BBL)與兩個(gè)相鄰單元中的任何一個(gè)接觸的工藝。因此，OSC工藝也稱作為單側(cè)接觸(single-side-contact,SSC)工藝?？傮w而言，在諸如DRAM的采用平面溝道晶體管的存儲(chǔ)器件中，為了將平面溝道晶體管與位線連接，使用具有高的高寬比(aspect ratio)的接觸插塞工藝。相反地,在采用垂直溝道晶體管與掩埋位線的情況下，由于垂直溝道晶體管與掩埋位線可以直接互相接觸，所以不需要接觸插塞工藝。因此，由于不需要連接接觸插塞，所以可以減小位線的寄生電容。圖1是說(shuō)明根據(jù)現(xiàn)有技術(shù)形成的掩埋位線的截面圖。參見圖1，在半導(dǎo)體襯底11上形成被溝槽13分開的多個(gè)本體14。使用硬掩模層12經(jīng)由刻蝕來(lái)形成本體14。在本體14的側(cè)壁上以及溝槽13的表面上形成有保護(hù)層15。經(jīng)由OSC工藝在保護(hù)層15中限定出開放部。每個(gè)開放部17使每個(gè)本體14的任何一個(gè)側(cè)壁開放。形成掩埋位線16以部分地填充溝槽13。掩埋位線16經(jīng)由開放部17與本體14連接。每個(gè)掩埋位線16與兩個(gè)相鄰本體14中的任何一個(gè)連接。盡管未在圖中示出，每個(gè)本體14的上部包括形成有垂直溝道晶體管的溝道和源極/漏極區(qū)域的柱體。由圖1可以看出，為了使每個(gè)掩埋位線16與相鄰的本體14中的任何一個(gè)的側(cè)壁連接，采用OSC工藝。為了實(shí)施OSC工藝，已經(jīng)提出了諸如內(nèi)襯層和傾斜離子注入工藝、OSC掩模工藝等各種方法。然而，由于生產(chǎn)工藝方面的困難，這些方法不能形成一致的且可再現(xiàn)的OSC結(jié)構(gòu)。此外，隨著存儲(chǔ)器件的集成度不斷變高，相鄰的掩埋位線16之間的距離變窄并且相鄰的掩埋位線16之間的寄生電容(^增大。由于掩埋位線16與本體14接觸，所以相鄰的掩埋位線16之間的寄生電容Cb基本上是本體14與掩埋位線16之間的電容。因此，因?yàn)橄噜彽难诼裎痪€16之間的距離變小，所以寄生電容Cb顯著增大。隨著掩埋位線之間寄生電容Cb的增大，器件的正常操作變得難以獲得。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例針對(duì)一種形成掩埋位線的方法、具有所述掩埋位線的半導(dǎo)體器件及其制造方法，所述形成掩埋位線的方法能夠減小相鄰的掩埋位線之間的寄生電容。根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:刻蝕半導(dǎo)體襯底并且形成被多個(gè)溝槽彼此分開的多個(gè)本體；形成具有開口部的保護(hù)層以使每個(gè)本體的兩個(gè)側(cè)壁暴露出來(lái)；通過(guò)將本體經(jīng)由開口部所暴露出的部分硅化，來(lái)在本體中形成掩埋位線；以及形成電介質(zhì)層以間隙填充溝槽并且在相鄰的掩埋位線之間限定出空氣間隙。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:刻蝕半導(dǎo)體襯底并且形成本體；形成具有開口部的保護(hù)層以使每個(gè)本體的兩個(gè)側(cè)壁暴露出來(lái)；以及通過(guò)將本體經(jīng)由開口部所暴露出的部分硅化,來(lái)在本體中形成掩埋位線。根據(jù)本發(fā)明的另一個(gè) 實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:形成本體結(jié)構(gòu)和保護(hù)層，所述本體結(jié)構(gòu)具有包括第一本體部分、位于第一本體部分之下的第二本體部分以及位于第二本體部分之下的第三本體部分的本體，所述保護(hù)層具有開口部以使第二本體部分的兩個(gè)側(cè)壁暴露出來(lái)；以及通過(guò)將被開口部暴露出的第二本體部分硅化來(lái)形成掩埋位線。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:通過(guò)刻蝕含硅的物質(zhì)來(lái)形成多個(gè)硅本體；形成具有開口部的保護(hù)層以開放每個(gè)硅本體的兩個(gè)側(cè)壁；形成含金屬層以經(jīng)由開口部與每個(gè)硅本體的暴露出的區(qū)域接觸；以及通過(guò)使含金屬層與暴露出的區(qū)域反應(yīng)來(lái)形成掩埋導(dǎo)體以將暴露出的區(qū)域硅化。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟:通過(guò)刻蝕半導(dǎo)體襯底來(lái)形成本體；形成具有開口部的保護(hù)層以使每個(gè)本體的兩個(gè)側(cè)壁暴露出來(lái)；通過(guò)將本體經(jīng)由開口部所暴露出的部分硅化，來(lái)在本體中形成掩埋位線；通過(guò)刻蝕在掩埋位線之上的本體來(lái)形成多個(gè)柱體；在柱體的側(cè)壁上形成字線；以及形成與柱體上部連接的電容器。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種形成掩埋位線的方法包括以下步驟:形成本體結(jié)構(gòu)和保護(hù)層，所述本體結(jié)構(gòu)具有包括第一本體部分、位于第一本體部分之下的第二本體部分以及位于第二本體部分之下的第三本體部分的本體，所述保護(hù)層具有開口部以使每個(gè)第二本體部分的兩個(gè)側(cè)壁暴露出來(lái)；通過(guò)將經(jīng)由開口部暴露出的第二本體部分硅化來(lái)形成掩埋位線；通過(guò)刻蝕第一本體部分在掩埋位線之上形成多個(gè)柱體；在柱體的側(cè)壁上形成字線；以及形成與柱體上部連接的電容器。根據(jù)本發(fā)明的又一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:多個(gè)本體，所述多個(gè)本體被形成在半導(dǎo)體襯底上以被多個(gè)溝槽彼此分開；多個(gè)位線，所述多個(gè)位線包括掩埋在本體中的金屬硅化物；以及電介質(zhì)層，所述電介質(zhì)層填充在溝槽中以在相鄰的位線之間提供空氣間隙。根據(jù)本發(fā)明的又一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:多個(gè)本體，所述多個(gè)本體被形成為彼此被多個(gè)溝槽分開；多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在本體上的多個(gè)柱體；以及多個(gè)位線，所述多個(gè)位線包括與柱體下部連接并且掩埋在本體中的金屬硅化物。根據(jù)本發(fā)明的又一個(gè)實(shí)施例，一種存儲(chǔ)器單元包括:多個(gè)線型硅本體，所述多個(gè)線型硅本體被形成為彼此被多個(gè)溝槽分開，多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在線型硅本體上的多個(gè)硅柱體；多個(gè)位線，所述多個(gè)位線包括與硅柱體的下部連接并且掩埋在線型硅本體中的金屬硅化物；電介質(zhì)層，所述電介質(zhì)層填充在溝槽中以在相鄰的位線之間提供空氣間隙；多個(gè)字線，所述多個(gè)字線被形成在硅柱體的側(cè)壁上以沿垂直于位線的方向延伸；以及多個(gè)電容器，所述多個(gè)電容器與硅柱體的上部連接。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種存儲(chǔ)器單元包括:多個(gè)本體，所述多個(gè)本體被形成為彼此被多個(gè)溝槽分開；多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在本體上的多個(gè)柱體；多個(gè)位線，所述多個(gè)位線包括與柱體下部連接并且掩埋在本體中的金屬硅化物；多個(gè)字線，所述多個(gè)字線被形成在柱體的側(cè)壁上以沿垂直于位線的方向延伸；以及多個(gè)電容器，所述多個(gè)電容器與柱體的上部連接。


圖1是說(shuō)明根據(jù)現(xiàn)有技術(shù)形成的掩埋位線的截面圖。圖2A至2B是說(shuō)明具有根據(jù)本發(fā)明的實(shí)施例的掩埋位線的半導(dǎo)體器件的立體圖。圖3A是沿著圖2A的線A-A'截取的截面圖。圖3B是沿著圖2A的線B-B'截取的截面圖。圖4A至4N是解釋形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第一實(shí)例的截面圖。圖5A至是說(shuō)明形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第二實(shí)例的截面圖。圖6A至6L是說(shuō)明形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第三實(shí)例的截面圖。圖7A至7C是說(shuō)明形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第四實(shí)例的截面圖。圖8A至SE是說(shuō)明形成包括根據(jù)本發(fā)明的實(shí)施例的掩埋位線的半導(dǎo)體器件的方法的一個(gè)實(shí)例的截面圖。圖8F是沿著圖8E的線D-Di截取的截面圖。
具體實(shí)施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限定于本發(fā)明所列的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例是為了使本說(shuō)明書充分且完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在說(shuō)明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖與實(shí)施例中表示相同的部分。附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對(duì)比例做夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時(shí)，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。圖2A和圖2B是示出具有根據(jù)本發(fā)明的實(shí)施例的掩埋位線的半導(dǎo)體器件的立體圖。圖3A是沿著圖2A的線A-A'截取的截面圖，并且圖3B是沿著圖2A的線B-B'截取的截面圖。參見圖2A、2B、3A和3B，半導(dǎo)體器件包括掩埋位線104、柱體103以及字線105。多個(gè)本體102和多個(gè)柱體103形成在半導(dǎo)體襯底101上?？梢曰コ梢惑w地提供半導(dǎo)體襯底101、本體102以及柱體103。在實(shí)施例中，半導(dǎo)體襯底101、本體102以及柱體103可以通過(guò)刻蝕含硅物質(zhì)來(lái)彼此區(qū)分。在各個(gè)本體102上形成多個(gè)柱體103。也就是說(shuō)，在每個(gè)本體102上形成多個(gè)柱體103。多個(gè)本體102被形成為在半導(dǎo)體襯底101上沿一個(gè)方向延伸并且彼此分開。每個(gè)本體102具有線型形式?？梢栽诎雽?dǎo)體襯底101上沿著垂直方向形成本體102，以及可以在本體102上沿著垂直方向形成柱體103。例如，半導(dǎo)體襯底101和本體102可以彼此垂直，以及本體102與柱體103可以彼此垂直。多個(gè)柱體103在本體102上被形成為彼此分開。多個(gè)柱體103可以具有陣列的布局。半導(dǎo)體襯底101包括含硅物質(zhì)。例如，半導(dǎo)體襯底101可以包括硅襯底、硅鍺襯底或SOI (silicon on insulator,絕緣體上娃)襯底。因?yàn)楸倔w102、柱體103以及半導(dǎo)體襯底101可以包括相同的物質(zhì)，所以本體102和柱體103包括含硅物質(zhì)。本體102和柱體103每個(gè)都包括硅或硅鍺。每個(gè)柱體103具有形成有垂直溝道晶體管的源極/漏極區(qū)域和溝道區(qū)域的結(jié)構(gòu)。例如，每個(gè)柱體103可以包括第一源極/漏極區(qū)域、第二源極/漏極區(qū)域以及垂直溝道區(qū)域。第一源極/漏極區(qū)域與第二源極/漏極區(qū)域中的任何一個(gè)可以與相應(yīng)的掩埋位線104連接。第一源極/漏極區(qū)域與第二源極/漏極區(qū)域中的另一個(gè)可以與電容器連接。第一源極/漏極區(qū)域、垂直溝道區(qū)域以及第二源極/漏極區(qū)域可以在垂直方向上彼此連接。第一源極/漏極區(qū)域與第二源極/漏極區(qū)域每個(gè)都可以與垂直溝道區(qū)域形成NPN結(jié)或PNP結(jié)。例如，在用第一導(dǎo)電類型的雜質(zhì)來(lái)?yè)诫s第一源極/漏極區(qū)域和第二源極/漏極區(qū)域的情況下，可以用與第一導(dǎo)電類型相反的第二導(dǎo)電類型的雜質(zhì)來(lái)?yè)诫s垂直溝道區(qū)域。這里，當(dāng)?shù)谝粚?dǎo)電類型的雜質(zhì)是N型雜質(zhì)時(shí)，則第二導(dǎo)電類型的雜質(zhì)包括P型雜質(zhì)，反之亦然。在垂直溝道晶體管是NM0SFET的情況下，第一源極/漏極區(qū)域、垂直溝道區(qū)域以及第二源極/漏極區(qū)域可以形成NPN結(jié)。掩埋位線104形成在本體102中。因此，掩埋位線104可以沿第一方向延伸。掩埋位線104可以包括金屬性物質(zhì)。掩埋位線104可以包括金屬硅化物。金屬硅化物是一種電阻比多晶硅的電阻低的物質(zhì)。利用這樣的物質(zhì)，掩埋位線104具有低電阻。經(jīng)由硅化工藝可以形成掩埋位線104。另外，可以經(jīng)由完全硅化工藝形成掩埋位線104。完全硅化工藝是一種用于將含硅物質(zhì)完全硅化到期望深度的工藝?？梢允褂弥T如硅化鈦(TiSix)、硅化鎢(WSix)、娃化鈷(CoSix)以及娃化鎳(NiSix)的近貴金屬(near-noble metal)或諸如難熔金屬的金屬硅化物來(lái)形成掩埋位線104?？梢酝ㄟ^(guò)經(jīng)由濺射工藝、化學(xué)氣相沉積(CVD)工藝或原子層沉積(ALD)工藝形成導(dǎo)電層然后執(zhí)行硅化工藝來(lái)獲得金屬硅化物。導(dǎo)電層可以包括近貴金屬或難熔金屬。通過(guò)溝槽106使相鄰的掩埋位線104彼此分開。盡管在附圖中未示出，電介質(zhì)層可以填充在相鄰的掩埋位線104之間的溝槽106中。根據(jù)一個(gè)實(shí)例，可以填充具有空氣間隙(air gap)的電介質(zhì)層。根據(jù)另一個(gè)實(shí)例，電介質(zhì)層可以包括氧化物。字線105形成在柱體103的側(cè)壁上以在柱體103的側(cè)壁上垂直地延伸。因此，字線105稱作為垂直字線。由于字線105形成在柱體103的兩個(gè)側(cè)壁上，所以可以形成雙字線結(jié)構(gòu)。在形成雙字線結(jié)構(gòu)的過(guò)程中，各個(gè)字線的端部可以彼此連接。由于柱體103用作形成溝道的區(qū)域，因此通過(guò)字線105形成垂直溝道。在上述布置下，形成垂直溝道晶體管，所述垂直溝道晶體管每個(gè)都包括第一源極/漏極、垂直溝道以及第二源極/漏極。字線105可以沿與第一方向(即掩埋位線104的延伸方向)垂直的第二方向延伸。字線105包括金屬性物質(zhì)。字線105可以包括氮化鈦(TiN)或氮化鎢層與鎢層的疊層(mm?？梢詫⒆志€105與掩埋位線104形成為彼此分開。為此，可以在字線105與掩埋位線104之間另外形成電介質(zhì)物質(zhì)。電介質(zhì)物質(zhì)可以包括氧化硅或任何其它合理適用的電介質(zhì)物質(zhì)。根據(jù)圖2B所示的實(shí)例，字線105可以沿與第一方向(掩埋位線104的延伸方向)垂直的第二方向延伸，同時(shí)圍繞柱體103。如上所述,掩埋位線104形成在本體102中。因此,相鄰的掩埋位線104通過(guò)溝槽106而彼此充分地分開以由此減小相鄰的位線104之間的寄生電容CB。圖4A至4N是說(shuō)明形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第一實(shí)例的截面圖。參見圖4A，在半導(dǎo)體襯底21上形成硬掩模層22。半導(dǎo)體襯底21包括含硅物質(zhì)。例如，半導(dǎo)體襯底21包括硅襯底或硅鍺襯底。硬掩模層22包括氮化物層。硬掩模層22可以具有包括氧化物層與氮化物層的多層結(jié)構(gòu)。在這樣的結(jié)構(gòu)中，可以按硬掩模氮化物層與硬掩模氧化物層的順序來(lái)層疊硬掩模層22。根據(jù)另一個(gè)實(shí)例，可以按硬掩模氮化物層、硬掩模氧化物層、硬掩模氧氮化硅層以及硬掩模碳層的順序來(lái)層疊硬掩模層22。在硬掩模層22包括硬掩模氮化物層的情況下，可以在半導(dǎo)體襯底21與硬掩模層22之間另外形成襯墊氧化物層(未示出)。襯墊氧化物層可以減輕在形成硬掩模層22時(shí)引起的任何應(yīng)力。襯墊氧化物層可以包括氧化硅。使用光致抗蝕劑圖案(未示出)形成硬掩模層22。硬掩模層22被形成為沿第一方向延伸?？梢允褂糜惭谀?2來(lái)形成多個(gè)柱體結(jié)構(gòu)。多個(gè)柱體結(jié)構(gòu)用于垂直溝道晶體管的形成。例如，每個(gè)垂直溝道晶體管可以包括源極區(qū)域、漏極區(qū)域以及溝道區(qū)域。溝道區(qū)域可以位于源極區(qū)域與漏極區(qū)域之間并且可以設(shè)置在垂直于半導(dǎo)體襯底21表面的方向上。垂直溝道晶體管具有改進(jìn)的集成度與改進(jìn)的操作特性。使用硬掩模層22作為刻蝕掩模來(lái)執(zhí)行溝槽刻蝕工藝。例如，通過(guò)使用硬掩模層22作為刻蝕阻擋層將半導(dǎo)體襯底21刻蝕期望的深度來(lái)形成本體24。本體24通過(guò)溝槽23彼此分開。每個(gè)本體24具有兩個(gè)側(cè)壁。溝槽刻蝕工藝包括各向異性刻蝕。在半導(dǎo)體襯底21是硅襯底的情況下，各向異性刻蝕使用諸如Cl2和CCl4的基于氯的氣體、諸如HBr的基于溴化物的氣體、或具有O2氣的混合氣體。多個(gè)本體24通過(guò)溝槽23而彼此分開。多個(gè)本體24被形成為從半導(dǎo)體襯底21的表面沿垂直方向延伸。如上所述，每個(gè)本體24具有兩個(gè)相對(duì)置的側(cè)壁。當(dāng)俯視時(shí)，本體24具有線型形式，所述本體24通過(guò)溝槽23彼此分開。通過(guò)以這種方式形成本體24，形成包括本體24與硬掩模層22的多個(gè)結(jié)構(gòu)。所述多個(gè)結(jié)構(gòu)通過(guò)溝槽23而彼此分開。如隨后將描述的，本體24的上部隨后被刻蝕并且成為柱體。參見圖4B，在形成有本體24的結(jié)構(gòu)的整個(gè)表面上形成具有不同刻蝕選擇性的保護(hù)層。通過(guò)層疊第一保護(hù)層25和第二保護(hù)層26來(lái)形成保護(hù)層。第一保護(hù)層25和第二保護(hù)層26可以包括氧化物層、氮化物層、娃層、T1、Co、Ru、Al、Cu、W及其混合物。因?yàn)榈谝槐Ｗo(hù)層25和第二保護(hù)層26要具有不同的刻蝕選擇性，所以選擇不同的物質(zhì)來(lái)形成第一保護(hù)層25和第二保護(hù)層26。例如，如果使用氧化物層作為第一保護(hù)層25，則選擇具有不同于氧化物層的刻蝕選擇性的物質(zhì)來(lái)形成第二保護(hù)層26。如果第一保護(hù)層25是氧化物層，則氮化物層可以用作第二保護(hù)層26。參見圖4C，在包括第二保護(hù)層26的所得結(jié)構(gòu)的整個(gè)表面上以間隙填充本體24之間的溝槽23的方式形成第一犧牲層27?？梢允褂镁哂胁煌诘谝槐Ｗo(hù)層25和第二保護(hù)層26的刻蝕選擇性的物質(zhì)來(lái)形成第一犧牲層27。第一犧牲層27可以包括氧化物層、氮化物層、硅層、T1、Co、Ru、Al、Cu、W及其混合物中的任何一種。這里，盡管用作第一保護(hù)層25和第二保護(hù)層26的物質(zhì)可以重復(fù)地用作第一犧牲層27，但是使用不同的物質(zhì)以具有不同的刻蝕選擇性。下面，可以使用硅層作為第一犧牲層27。參見圖4D，將第一犧牲層27平坦化。第一犧牲層27的平坦化包括CMP (化學(xué)機(jī)械拋光)工藝。接著，執(zhí)行回蝕工藝。通過(guò)回蝕工藝，形成凹陷的第一犧牲層圖案27A。在回蝕工藝的過(guò)程中，由于第二保護(hù)層26具有不同于第一犧牲層27的刻蝕選擇性，所以第二保護(hù)層26沒有被刻蝕。參見圖4E，選擇性地去除被凹陷的第一犧牲層圖案27A暴露出的第二保護(hù)層26的部分。在這樣的去除之后，形成具有與第一犧牲層圖案27A相同高度的第二保護(hù)層圖案26A。為了去除第二保護(hù)層26，可以執(zhí)行濕法刻蝕或者干法刻蝕。參見圖4F，在形成有第二保護(hù)層圖案26A的所得結(jié)構(gòu)的整個(gè)表面上形成第二犧牲層28。第二犧牲層28間隙填充溝槽23。第二犧牲層28可以由具有與第一保護(hù)層25不同的刻蝕選擇性的物質(zhì)形成。第二犧牲層28可以包括氧化物層、氮化物層、硅層、T1、Co、Ru、Al、Cu、W及其混合物中的任何一種。這里，盡管用作第一保護(hù)層25的物質(zhì)可以重復(fù)用作第二犧牲層28，但是使用不同的物質(zhì)以具有不同的刻蝕選擇性。下面，根據(jù)本實(shí)施例，可以使用硅層作為第二犧牲層28。隨后，將第二犧牲層28平坦化，第二犧牲層28的平坦化包括CMP (化學(xué)機(jī)械拋光)工藝。接著，執(zhí)行回蝕工藝。通過(guò)回蝕工藝，形成凹陷的第二犧牲層圖案28A。在回蝕工藝的過(guò)程中，因?yàn)榈谝槐Ｗo(hù)層25具有不同于第二犧牲層28的刻蝕選擇性，所以第一保護(hù)層25沒有被刻蝕。參見圖4G，在包括第二犧牲層圖案28A的所得結(jié)構(gòu)的整個(gè)表面上形成第三保護(hù)層
29。第三保護(hù)層29可以包括氧化物層、氮化物層、硅層、T1、Co、Ru、Al、Cu、W及其混合物中的任何一種。第三保護(hù)層29可以由具有與第一保護(hù)層25不同的刻蝕選擇性的物質(zhì)形成。因此，選擇不同的物質(zhì)作為第一保護(hù)層25與第三保護(hù)層29。例如，如果氧化物層用作第一保護(hù)層25，則選擇具有與氧化物層不同的刻蝕選擇性的物質(zhì)作為第三保護(hù)層29。如果氧化物層用作第一保護(hù)層25，則氮化物層可以用作第三保護(hù)層29。參見圖4H，經(jīng)由間隔件刻蝕來(lái)選擇性地刻蝕第三保護(hù)層29。在間隔件刻蝕之后，形成第三保護(hù)層圖案29A。第三保護(hù)層圖案29A形成覆蓋本體24和硬掩模層22的側(cè)壁的間隔件。第三保護(hù)層圖案29A在第二犧牲層圖案28A上具有覆蓋本體24和硬掩模層22的側(cè)壁的高度。第三保護(hù)層圖案29A覆蓋第一保護(hù)層25。通過(guò)第三保護(hù)層圖案29A暴露出下層的第二犧牲層圖案28A。接著，去除第二犧牲層圖案28A。使用干法刻蝕或濕法刻蝕來(lái)去除第二犧牲層圖案28A。隨著以這種方式去除第二犧牲層圖案28A，在第三保護(hù)層圖案29A與第二保護(hù)層圖案26A之間形成初步開口部30A與30B。初步開口部30A與30B使第一保護(hù)層25的一部分暴露出來(lái)。初步開口部30A與30B以沿著本體24的側(cè)壁延伸的線的形式開放。尤其地，初步開口部30A與30B被開放在本體24的兩個(gè)側(cè)壁上。接著，去除第一犧牲層圖案27A。參見圖41，選擇性地去除經(jīng)由初步開口部30A與30B暴露出的第一保護(hù)層25的部分。通過(guò)這一事實(shí)，形成開口部31A與31B。通過(guò)第一保護(hù)層圖案25A、第二保護(hù)層圖案26A及第三保護(hù)層圖案29A來(lái)覆蓋形成有開口部31A與31B的本體24的側(cè)壁。在開口部31A與31B的周圍，本體24的下側(cè)壁被第一保護(hù)層圖案25A和第二保護(hù)層圖案26A覆蓋，以及本體24的上側(cè)壁被第一保護(hù)層圖案25A和第三保護(hù)層圖案29A覆蓋。當(dāng)形成開口部3IA與3IB時(shí),可以同時(shí)去除形成在硬掩模層22上的第一保護(hù)層25的一部分。可以用沿本體24的側(cè)壁延伸的線的形式開放開口部31A與31B。尤其地，開口部31A與31B同時(shí)形成在本體24的兩個(gè)側(cè)壁上。因此，形成開口部31A與31B的一系列工藝被稱作為雙側(cè)接觸(DSC)工藝。雙側(cè)接觸(DSC)工藝與OSC工藝的不同之處在于在雙側(cè)接觸(DSC)工藝中開放每個(gè)本體24的兩個(gè)側(cè)壁，而不只是一個(gè)側(cè)壁。這里，如上所述的雙側(cè)接觸(DSC)工藝比OSC工藝簡(jiǎn)單。此外，可以不使用傾斜離子注入和OSC掩模。尤其地，可以使開口部31A與31B的高度一致。參見圖4J，執(zhí)行等離子體摻雜32。此時(shí),對(duì)經(jīng)由開口部31A與31B暴露出的本體24的側(cè)壁的部分進(jìn)行摻雜。因此，形成第一源極/漏極區(qū)域33。第一源極/漏極區(qū)域33成為垂直溝道晶體管的源極區(qū)域或漏極區(qū)域。等離子體摻雜32是這樣一種方法，在這種方法中將摻雜源激發(fā)為等離子體狀態(tài)并且將激發(fā)為等離子體的摻雜劑離子注入到目標(biāo)體中。此時(shí)，通過(guò)施加偏置電壓到目標(biāo)體，可以同時(shí)在目標(biāo)體的整個(gè)表面上摻雜等離子體的摻雜劑離子。這里，偏置能量也稱作為摻雜能量。使用摻雜能量、摻雜劑量以及摻雜源執(zhí)行等離子體摻雜32。摻雜源是一種包含要摻雜到第一源極/漏極區(qū)域33中的摻雜劑的物質(zhì)。摻雜源包括摻雜氣體。摻雜源使用包括砷(As)、磷(P)等的摻雜氣體。例如，摻雜源包括AsH3或者PH3。已知砷(As)和磷⑵為N型摻雜劑。此外，可以使用包括硼⑶的摻雜劑氣體作為摻雜源。已知硼為P型摻雜劑。摻雜能量是施加給半導(dǎo)體襯底21的偏置電壓。摻雜能量也施加給本體24。使用這種方法，在側(cè)面方向上執(zhí)行等離子體摻雜32。另外，可以通過(guò)在激發(fā)的等離子體中離子的碰撞來(lái)在側(cè)面方向上執(zhí)行等離子體摻雜32。摻雜劑量指不摻雜劑的注入量。摻雜劑量被設(shè)置為IxlO15 IxlO17原子/cm2。通過(guò)使用具有這種范圍的摻雜劑量來(lái)執(zhí)行等離子體摻雜32，摻雜到第一源極/漏極區(qū)域33中的摻雜劑具有等于或大于I X IO20原子/cm3的摻雜濃度。對(duì)于等離子體摻雜32，可以引入用于激發(fā)等離子體的氣體。用于激發(fā)等離子體的氣體包括諸如氬(Ar)、氦(He)等任何合理適用的氣體。如上所述，由于可以在不具有傾斜角的情況下執(zhí)行等離子體摻雜32，所以不使用圍繞結(jié)構(gòu)的陰影效應(yīng)來(lái)執(zhí)行摻雜。使用這樣的布置，可以在期望的位置形成第一源極/漏極區(qū)域33。另外，通過(guò)控制摻雜能量，可以經(jīng)由兩個(gè)開口部31A與31B同時(shí)形成第一源極/漏極區(qū)域33。因此，經(jīng)由兩個(gè)開口部31A與31B同時(shí)形成的第一源極/漏極區(qū)域33可以彼此連接并且可以形成一個(gè)區(qū)域?？梢允褂糜脫诫s劑原位地?fù)诫s的摻雜多晶硅作為形成第一源極/漏極區(qū)域33的另一個(gè)方法。例如，通過(guò)在間隙填充摻雜多晶硅之后執(zhí)行退火，在摻雜多晶硅中的摻雜劑可以擴(kuò)散到本體24中。參見圖4K，在包括開口部31A與31B的所得結(jié)構(gòu)的整個(gè)表面上形成導(dǎo)電層34。導(dǎo)電層34包括諸如近貴金屬和難熔金屬的金屬。導(dǎo)電層34包括可硅化的金屬。例如，導(dǎo)電層34包括選自鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎢(W)、鉬(Pt)以及鈀(Pd)中的任何一種。使用化學(xué)氣相沉積(CVD)或原子層沉積(ALD)來(lái)形成導(dǎo)電層34。確定導(dǎo)電層34的沉積厚度以足以至少填充開口部31A與31B。選擇這樣的厚度以在后續(xù)的硅化工藝中允許完全娃化。參見圖4L，執(zhí)行退火35。通過(guò)執(zhí)行退火，在導(dǎo)電層34與本體24互相反應(yīng)中實(shí)現(xiàn)硅化。由于導(dǎo)電層34是金屬并且本體24的材料包含硅，所以通過(guò)導(dǎo)電層34與本體24互相反應(yīng)來(lái)形成金屬娃化物36。金屬娃化物36包括選自娃化鈷、娃化鈦、娃化鉭、娃化鎳、娃化鎢、硅化鉬以及硅化鈀中的任何一種。退火35包括快速熱退火(RTA)。可以根據(jù)本體24和導(dǎo)電層34的種類在不同的溫度下執(zhí)行快速熱退火(RTA)。例如，在使用鈷(Co)形成導(dǎo)電層34的情況下，退火溫度的范圍可以是400°C至800°C。可以將金屬硅化物36形成為具有完全硅化(FUSI)結(jié)構(gòu)。通過(guò)從本體24的兩個(gè)側(cè)壁充分執(zhí)行硅化，跨開口部之間的本體的長(zhǎng)度地將經(jīng)由開口部3IA與3IB暴露出的本體24的部分完全硅化。經(jīng)由完全硅化，在本體24中形成金屬娃化物36。在形成金屬硅化物36之后，未反應(yīng)的導(dǎo)電層34A保留下來(lái)。經(jīng)由上述硅化工藝形成的金屬硅化物36成為掩埋位線(BBL)。在下文，金屬硅化物被稱作為掩埋位線36。參見圖4M，去除未反應(yīng)的導(dǎo)電層34A?？梢越?jīng)由濕法刻蝕去除未反應(yīng)的導(dǎo)電層34A。同時(shí)，在使用鈷形成導(dǎo)電層34的情況下，為了形成硅化鈷，可以執(zhí)行快速熱退火(RTA)至少兩次。例如，執(zhí)行初次退火與二次退火。在400°C至600°C的溫度下執(zhí)行初次退火，以及在600°C至800°C的溫度下執(zhí)行二次退火。通過(guò)初次退火，形成具有CoSixU =0.1 1.5)相的硅化鈷。通過(guò)二次退火，獲得具有CoSi2相的硅化鈷。在硅化鈷中，具有CoSi2相的硅化鈷具有最小的電阻率。在初次退火與二次退火之間去除未反應(yīng)的鈷。可以使用硫酸(H2SO4)與過(guò)氧化氫(H2O2)的混合化學(xué)劑來(lái)去除未反應(yīng)的鈷。參見圖4N，在所得結(jié)構(gòu)的整個(gè)表面上以間隙填充溝槽23的方式形成層間電介質(zhì)層37。層間電介質(zhì)層37可以包括諸如BPSG的氧化物?？梢詫娱g電介質(zhì)層37平坦化以使硬掩模層22的表面暴露出來(lái)。圖5A至是說(shuō)明形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第二實(shí)例的截面圖。第二實(shí)例是第一實(shí)例的變型，并且在相鄰的掩埋位線36之間限定有空氣間隙40。參見圖5A，在執(zhí)行圖4L所示的退火之后回蝕未反應(yīng)的導(dǎo)電層34A。通過(guò)這一事實(shí)，具有間隔件形式的未反應(yīng)的導(dǎo)電層34B保留在本體24的側(cè)壁上。參見圖5B,在未反應(yīng)的導(dǎo)電層34B上以間隙填充溝槽23的方式形成第一電介質(zhì)層38。隨后，使第一電介質(zhì)層38凹陷期望的深度。根據(jù)這一事實(shí)，部分地間隙填充溝槽23的第一電介質(zhì)層38保留下來(lái)。第一電介質(zhì)層38可以包括諸如氧化硅、氮化硅等任何合理適用的電介質(zhì)層。將第一電介質(zhì)層38的凹陷深度設(shè)置為至少等于掩埋位線36的高度。參見圖5C，去除未反應(yīng)的導(dǎo)電層34B。在這種去除之后，例如，只有第一電介質(zhì)層38保留在溝槽23中，并且掩埋位線36的兩個(gè)側(cè)壁暴露出來(lái)。參見圖在第一電介質(zhì)層38之上間隙填充第二電介質(zhì)層39。第二電介質(zhì)層39可以包括諸如BPSG等的氧化物。可以將第二電介質(zhì)層39平坦化以使硬掩模層22的表面暴露出來(lái)。通過(guò)第二電介質(zhì)層39的形成，空氣間隙40被限定在第一電介質(zhì)層38與掩埋位線36之間。換言之，由于第一電介質(zhì)層38的存在,第二電介質(zhì)層39不會(huì)一直間隙填充到溝槽23的底部。可以采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)以如上所述形成空氣間隙40。根據(jù)第二實(shí)例，隨著空氣間隙40限定在相鄰的掩埋位線36之間，可以進(jìn)一步減小掩埋位線36之間的寄生電容。圖6A至6L是說(shuō)明形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第三實(shí)例的截面圖。參見圖6A，在半導(dǎo)體襯底41上形成硬掩模層42。半導(dǎo)體襯底41包括含硅物質(zhì)。例如，半導(dǎo)體襯底41包括硅襯底或硅鍺襯底。硬掩模層42包括氮化物層。硬掩模層42可以具有包括氧化物層與氮化物層的多層結(jié)構(gòu)。在這種結(jié)構(gòu)中，可以按硬掩模氮化物層與硬掩模氧化物層的順序來(lái)層疊硬掩模層42。根據(jù)另一個(gè)實(shí)例，可以按硬掩模氮化物層、硬掩模氧化物層、硬掩模氧氮化硅層以及硬掩模碳層的順序來(lái)層疊硬掩模層42。在硬掩模層42包括硬掩模氮化物層的情況下，可以另外在半導(dǎo)體襯底41與硬掩模層42之間形成襯墊氧化物層(未示出)。襯墊氧化物層可以減輕在形成硬掩模層42的過(guò)程中引起的任何應(yīng)力。襯墊氧化物層可以包括氧化硅。使用光致抗蝕劑圖案(未示出)來(lái)形成硬掩模層42。硬掩模層42被形成為沿第一方向延伸。使用硬掩模層42作為刻蝕掩模來(lái)執(zhí)行溝槽刻蝕工藝。例如，通過(guò)使用硬掩模作為刻蝕阻擋層將半導(dǎo)體襯底41刻蝕期望的深度來(lái)限定第一溝槽43。溝槽刻蝕工藝包括各向異性刻蝕。在半導(dǎo)體襯底41是硅襯底的情況下，各向異性刻蝕使用諸如Cl2和CCl4的基于氯的氣體、諸如HBr的基于溴化物的氣體、或具有O2氣的混合氣體。
參見圖6B，在包括第一溝槽43的所得結(jié)構(gòu)的整個(gè)表面上形成第一保護(hù)層44。第一保護(hù)層44可以包括氧化物層、氮化物層、硅層、T1、Co、Ru、Al、Cu、W及其混合物中的任何一種。參見圖6C，執(zhí)行間隔件刻蝕。在間隔件刻蝕之后，刻蝕第一保護(hù)層44，并且形成第一保護(hù)層圖案44A。第一保護(hù)層圖案44A形成間隔件。使用第一保護(hù)層圖案44A作為刻蝕掩模來(lái)將第一溝槽43的底部刻蝕期望的深度。因此，限定出第二溝槽45。第二溝槽45可以具有大于第一溝槽43的深度。一種限定第二溝槽45的工藝是包括各向異性刻蝕的溝槽刻蝕工藝。在半導(dǎo)體襯底41是硅襯底的情況下，各向異性刻蝕使用諸如Cl2和CCl4的基于氯的氣體、諸如HBr的基于溴化物的氣體、或具有O2氣的混合氣體。參見圖6D，形成第二保護(hù)層圖案46。通過(guò)在沉積第二保護(hù)層之后執(zhí)行間隔件刻蝕來(lái)形成第二保護(hù)層圖案46。第二保護(hù)層圖案46具有間隔件的形式。第二保護(hù)層圖案46覆蓋第一保護(hù)層圖案44A并且覆蓋第二溝槽45的兩個(gè)側(cè)壁。第二保護(hù)層圖案46可以具有不同于第一保護(hù)層圖案44A的刻蝕選擇性。第二保護(hù)層圖案46可以包括氧化物層、氮化物層、硅層、T1、Co、Ru、Al、Cu、W及其混合物中的任何一種。這里，盡管用作第一保護(hù)層圖案44A的物質(zhì)可以重復(fù)用作第二保護(hù)層圖案46，但是使用不同的物質(zhì)以具有不同的刻蝕選擇性。例如，第一保護(hù)層圖案44A是氧化物層，而第二保護(hù)層圖案46是氮化物層。參見圖6E，使用第二保護(hù)層圖案46作為刻蝕掩模來(lái)刻蝕第二溝槽45的底部。在刻蝕之后，限定出第三溝槽47。第三溝槽47可以具有比第一溝槽43大的深度。限定第三溝槽47的工藝是包括各向異性刻蝕的溝槽刻蝕工藝。在半導(dǎo)體襯底是硅襯底的情況下，各向異性刻蝕使用諸如Cl2和CCl4的基于氯的氣體、諸如HBr的基于溴化物的氣體、或具有O2氣的混合氣體。隨著以這種方式來(lái)限定第三溝槽47，限定出每個(gè)都由第一溝槽43、第二溝槽45和第三溝槽47構(gòu)成的多重溝槽。所述多重溝槽每個(gè)都具有在每個(gè)下層溝槽中逐漸減小的線寬。因此，可以在溝槽的邊緣形成臺(tái)階輪廓。借助多重溝槽43、45及47的輪廓，在半導(dǎo)體襯底41中形成多個(gè)本體48。本體48具有兩個(gè)相對(duì)置的側(cè)壁。例如，可以通過(guò)第一溝槽43將每個(gè)本體48分成第一本體，通過(guò)第二溝槽45將每個(gè)本體48分成第二本體，通過(guò)第三溝槽47將每個(gè)本體48分成第三本體。參見圖6F，在第三溝槽47的表面上形成第三保護(hù)層49 (例如，通過(guò)經(jīng)由熱氧化使第三溝槽47氧化)。第三保護(hù)層49可以由具有不同于第二保護(hù)圖案46的刻蝕選擇性的物質(zhì)形成。第三保護(hù)層49可以包括氧化物層、氮化物層、硅層、T1、Co、Ru、Al、Cu、W及其混合物中的任何一種。這里，盡管用作第二保護(hù)層圖案46的物質(zhì)可以重復(fù)用作第三保護(hù)層49，但是也可以使用不同的物質(zhì)以具有不同的刻蝕選擇性。例如，如果氮化物層用作第二保護(hù)層圖案46，則氧化物層可以用作第三保護(hù)層49?？梢越?jīng)由熱氧化來(lái)形成第三保護(hù)層49。可以通過(guò)經(jīng)由熱氧化使第三溝槽47的表面氧化來(lái)形成第三保護(hù)層49。此時(shí)，第三保護(hù)層49成為氧化物層，尤其地，成為氧化硅層。參見圖6G，去除第二保護(hù)層圖案46。使用干法刻蝕或濕法刻蝕來(lái)去除第二保護(hù)層圖案46。例如，當(dāng)本體48被分成第一本體、第二本體以及第三本體時(shí)，通過(guò)去除第二保護(hù)層圖案46，將針對(duì)第二溝槽45的第二本體的側(cè)壁暴露出來(lái)。
以這種方式，通過(guò)去除第二保護(hù)層圖案46，在第一保護(hù)層圖案44A與第三保護(hù)層圖案49之間形成開口部50A與50B。開口部50A與50B使本體48的兩個(gè)側(cè)壁的部分暴露出來(lái)。形成有開口部50A與50B的本體48的側(cè)壁被第一保護(hù)層圖案44A和第三保護(hù)層49覆蓋。在開口部50A與50B周圍，本體48的下側(cè)壁被第三保護(hù)層49覆蓋，并且本體48的上側(cè)壁被第一保護(hù)層圖案44A覆蓋。開口部50A與50B可以采用沿本體48的側(cè)壁延伸的線的形式開放。尤其地，開口部50A與50B同時(shí)形成在本體48的兩個(gè)側(cè)壁上。因此，用于形成開口部50A與50B的一系列工藝稱作為雙側(cè)接觸(DSC)工藝。雙側(cè)接觸(DSC)工藝與OSC工藝的不同之處在于，開放每個(gè)本體48的兩個(gè)側(cè)壁，而不只是一個(gè)側(cè)壁。這里，如上所述的雙側(cè)接觸(DSC)工藝比OSC工藝簡(jiǎn)單。此外，可以不使用傾斜離子注入與OSC掩模。尤其地，可以使開口部50A與50B的高度一致。參見圖6H，形成第一源極/漏極區(qū)域51。為了形成第一源極/漏極區(qū)域51，可以執(zhí)行如第一實(shí)例中執(zhí)行的等離子體摻雜。通過(guò)等離子體摻雜，對(duì)經(jīng)由開口部50A與50B暴露出的本體48的側(cè)壁的部分進(jìn)行摻雜。因此，形成第一源極/漏極區(qū)域51。第一源極/漏極區(qū)域51成為垂直溝道晶體管的源極區(qū)域或漏極區(qū)域。對(duì)于等離子體摻雜，其細(xì)節(jié)與第一實(shí)例中的相同。作為形成第一源極/漏極區(qū)域51的另一個(gè)方法的實(shí)例，可以使用用摻雜劑原位摻雜的摻雜多晶硅。例如，通過(guò)在間隙填充摻雜多晶硅之后執(zhí)行退火，在摻雜多晶硅中的摻雜劑可以擴(kuò)散到本體48中。參見圖61，在包括開口部50A與50B的所得結(jié)構(gòu)的整個(gè)表面上形成導(dǎo)電層52。導(dǎo)電層52包括諸如近貴金屬和難熔金屬的金屬。導(dǎo)電層52包括能硅化的金屬。例如，導(dǎo)電層52包括選自鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎢(W)、鉬(Pt)以及鈀(Pd)中的任何一種。使用化學(xué)氣相沉積(CVD)或原子層沉積(ALD)形成導(dǎo)電層52。導(dǎo)電層52的沉積厚度被確定為足以至少填充開口部50A與50B。選擇這種厚度以在隨后的硅化工藝中允許完全硅化。參見圖6J,執(zhí)行退火53。根據(jù)這一事實(shí),完成娃化,其中導(dǎo)電層52與本體48互相反應(yīng)。由于導(dǎo)電層52是金屬并且本體48的材料包括硅，所以通過(guò)導(dǎo)電層52與本體48反應(yīng)來(lái)形成金屬娃化物54。金屬娃化物54包括選自娃化鈷、娃化鈦、娃化鉭、娃化鎳、娃化鶴、硅化物以及硅化鈀中的任何一種。退火53包括快速熱退火(RTA)?？梢愿鶕?jù)本體48與導(dǎo)電層52的種類在不同溫度下執(zhí)行快速熱退火(RTA)。例如，在使用鈷(Co)形成導(dǎo)電層52的情況下，退火溫度的范圍可以是400°C至800°C?？梢詫⒔饘俟杌?3形成為具有完全硅化(FUSI)結(jié)構(gòu)。通過(guò)從本體48的兩個(gè)側(cè)壁充分地執(zhí)行硅化，完全地硅化經(jīng)由開口部50A與50B暴露出的本體48的部分。經(jīng)由完全硅化，金屬硅化物54形成在本體48中。形成金屬娃化物54之后,未反應(yīng)的導(dǎo)電層52A保留下來(lái)。參見圖6K，去除未反應(yīng)的導(dǎo)電層52A。經(jīng)由濕法刻蝕可以去除未反應(yīng)的導(dǎo)電層52A。與此同時(shí)，在使用鈷形成導(dǎo)電層52的情況下，為了形成硅化鈷，可以執(zhí)行快速熱退(RTA)至少兩次。例如，執(zhí)行初次退火與二次退火。在400°C至600°C的溫度下執(zhí)行初次退火，以及在600°C至800°C的溫度下執(zhí)行二次退火。通過(guò)初次退火，形成具有CoSixU =0.1 1.5)相的硅化鈷。通過(guò)二次退火，獲得具有CoSi2相的硅化鈷。在硅化鈷中，具有CoSi2相的硅化鈷具有最小的電阻率。在初次退火與二次退火之間去除未反應(yīng)的鈷?？梢允褂昧蛩?H2SO4)與過(guò)氧化氫(H2O2)的混合化學(xué)物來(lái)去除未反應(yīng)的鈷經(jīng)由如上所述的硅化工藝形成的金屬硅化物54成為掩埋位線(BBL)。下面，金屬硅化物稱作為掩埋位線54。參見圖6L，在所得結(jié)構(gòu)的整個(gè)表面上形成層間電介質(zhì)層55，用這種方式以間隙填充所述多重溝槽。層間電介質(zhì)層55可以包括諸如BPSG的氧化物?？梢詫娱g電介質(zhì)層55平坦化以使硬掩模層42的表面暴露出來(lái)。圖7A至7C是示出形成根據(jù)本發(fā)明的實(shí)施例的掩埋位線的方法的第四實(shí)例的截面圖。第四實(shí)例是第三實(shí)例的變型，并且在相鄰的掩埋位線54之間限定有空氣間隙58。參見圖7A，在執(zhí)行圖6J所示的退火之后回蝕未反應(yīng)的導(dǎo)電層52A。在刻蝕之后，具有間隔件形式的未反應(yīng)的導(dǎo)電層52B保留在本體48的側(cè)壁上。在未反應(yīng)的導(dǎo)電層52B上以間隙填充所述多重溝槽的方式形成第一電介質(zhì)層56。隨后，使第一電介質(zhì)層56凹陷期望的深度。在凹陷之后，部分地間隙填充所述多重溝槽的第一電介質(zhì)層56保留下來(lái)。第一電介質(zhì)層56可以包括諸如氧化硅、氮化硅等的任何合理適用的電介質(zhì)層。設(shè)置第一電介質(zhì)層56的凹陷深度至少等于掩埋位線54的高度。參見圖7B,去除未反應(yīng)的導(dǎo)電層52B。去除之后,例如,只有第一電介質(zhì)層56保留在所述多重溝槽中。并且掩埋位線54的兩個(gè)側(cè)壁被暴露出來(lái)。參見圖7C,將第二電介質(zhì)層57間隙填充在第一電介質(zhì)層56之上。第二電介質(zhì)層57可以包括諸如BPSG等的氧化物?？梢詫⒌诙娊橘|(zhì)層57平坦化以使硬掩模層42的表面暴露出來(lái)。通過(guò)第二電介質(zhì)層57的形成，在第一電介質(zhì)層56與掩埋位線54之間限定出空氣間隙58。換言之，由于第一電介質(zhì)層56的存在,第二電介質(zhì)層57不會(huì)一直間隙填充到所述多重溝槽的底部。如上所述，可以采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)以限定出空氣間隙58。根據(jù)第四實(shí)例，隨著空氣間隙58限定在相鄰的掩埋位線之間，可以進(jìn)一步減小掩埋位線54之間的寄生電容。根據(jù)形成掩埋位線的上述方法，經(jīng)由雙側(cè)接觸工藝同時(shí)開放本體24或48的兩個(gè)側(cè)壁，并且隨后，通過(guò)執(zhí)行用于實(shí)現(xiàn)完全硅化的硅化工藝，形成用作掩埋位線36或54的金屬硅化物。由于金屬硅化物是從本體24或48的兩個(gè)側(cè)壁完全硅化的，掩埋位線36或54形成在本體24或48中。掩埋位線36或54直接形成在本體24或48中的結(jié)構(gòu)稱作為直接金屬掩埋位線(direct metal buried bit line,DMBBL)。換言之，掩埋位線36或54不形成在溝槽(包括多重溝槽)中，而是形成在本體24或48中。因此，由于溝槽的存在，相鄰的掩埋位線36或54充分地彼此分開，并且相鄰的掩埋位線36或54之間的寄生電容(見圖4N或圖6L的Cb)減小。另外，因?yàn)橥ㄟ^(guò)刻蝕本體24或48的上部來(lái)形成垂直溝道晶體管的第二源極/漏極區(qū)域和溝道區(qū)域，所以不需要使掩埋位線36或54與垂直溝道晶體管連接的接觸插塞。此外，由于使用金屬硅化物來(lái)形成掩埋位線36或54，因而可以減小掩埋位線36或54的電阻。因?yàn)闇p小了掩埋位線36或54的電阻，所以改善了器件的操作速度。此外，如第二實(shí)例或第四實(shí)例相關(guān)所示，由于空氣間隙40或58限定在相鄰的掩埋位線36或54之間這一事實(shí),可以進(jìn)一步減小相鄰的掩埋位線36或54的寄生電容。圖8A至SE是說(shuō)明形成包括根據(jù)本發(fā)明的實(shí)施例的掩埋位線的半導(dǎo)體器件的方法的一個(gè)實(shí)例的截面圖。圖8A至8E是沿圖4N的線C-C’的視圖。參見圖8A，限定字線溝槽61。為限定字線溝槽61使用光致抗蝕劑圖案(未示出)。使用光致抗蝕劑圖案作為刻蝕掩模來(lái)刻蝕硬掩模層22。接著，將本體24的上部刻蝕期望的深度。盡管在沿圖4N的線C-C’的截面圖中未示出，也可以將層間電介質(zhì)層37(見圖4N)刻蝕期望的深度。通過(guò)以這種方式刻蝕本體24的上部，在本體24B上形成柱體24A。本體24B與柱體24A用作有源區(qū)。本體24B被溝槽23分開，并且形成沿與掩埋位線36相同的方向延伸的線。柱體24A從本體24垂直延伸。通過(guò)以單元(cell)為單位來(lái)形成柱體24A。因此，在一個(gè)本體24B上形成多個(gè)柱體24A，并且所述多個(gè)柱體24A被字線溝槽61彼此分開。字線溝槽61的深度可以具有不暴露出掩埋位線36的尺寸。附圖標(biāo)記23A標(biāo)示溝槽23的底部(見圖4N)。柱體24A具有形成有垂直溝道晶體管的源極/漏極區(qū)域和溝道區(qū)域的結(jié)構(gòu)。多個(gè)柱體24A在本體24B上可以具有矩陣型陣列的布局。參見圖SB，形成字線導(dǎo)電層63以間隙填充字線溝槽61?？梢栽谛纬勺志€導(dǎo)電層63之前形成柵電介質(zhì)層62?？梢酝ㄟ^(guò)使柱體24A的側(cè)壁與本體24B的上表面氧化來(lái)形成柵電介質(zhì)層62。字線導(dǎo)電層63使用低電阻物質(zhì)。例如，可以使用金屬性層。金屬性層可以包括任何合理適用的材料，包括鈦層、氮化鈦層、鎢層等。參見圖SC，通過(guò)對(duì)字線導(dǎo)電層63順序執(zhí)行平坦化與回蝕，凹陷的字線導(dǎo)電層63A保留下來(lái)。參見圖8D，通過(guò)沉積與回蝕電介質(zhì)層，形成間隔件64。間隔件64可以包括氮化物層。使用間隔件64作為刻蝕阻擋層來(lái)刻蝕字線導(dǎo)電層63A。通過(guò)刻蝕字線導(dǎo)電層63A，在柱體24A的兩個(gè)側(cè)壁上形成垂直字線63B。垂直字線63B也用作垂直柵電極。在另一實(shí)施例中，可以形成垂直字線63B以包圍柱體24A。在另一個(gè)實(shí)施例中，在形成包圍柱體24A的環(huán)形垂直柵電極之后，可以形成垂直字線63A使得相鄰的垂直柵電極彼此連接。將垂直字線63B形成為沿與掩埋位線36交叉的方向延伸。參見圖SE，形成使垂直字線63B彼此隔離的字線隔離層65。字線隔離層65包括諸如氧化物層的電介質(zhì)層。可以通過(guò)在形成有垂直字線63B的整個(gè)所得結(jié)構(gòu)上形成電介質(zhì)層并且隨后平坦化電介質(zhì)層來(lái)形成字線隔離層65。如圖8E所示，通過(guò)執(zhí)行儲(chǔ)存節(jié)點(diǎn)接觸刻蝕，使有源柱體24A的上表面暴露出來(lái)。此后，形成儲(chǔ)存節(jié)點(diǎn)接觸(SNC)插塞67。在形成儲(chǔ)存節(jié)點(diǎn)接觸插塞67之前，可以通過(guò)執(zhí)行離子注入來(lái)形成第二源極/漏極區(qū)域66?？梢酝ㄟ^(guò)采用本領(lǐng)域所周知的離子注入方法來(lái)形成第二源極/漏極區(qū)域66。因此，柱體24A可以包括第二源極/漏極區(qū)域66與垂直溝道區(qū)域。垂直溝道區(qū)域形成在第一源極/漏極區(qū)域33與第二源極/漏極區(qū)域66之間。第二源極/漏極區(qū)域66可以與電容器連接。第一源極/漏極區(qū)域33、垂直溝道區(qū)域與第二源極/漏極區(qū)域66可以經(jīng)由中間的垂直溝道區(qū)域在垂直方向上彼此連接。第一源極/漏極區(qū)域33和第二源極/漏極區(qū)域66可以與垂直溝道區(qū)域合作形成NPN結(jié)或PNP結(jié)。例如，在用第一導(dǎo)電類型的雜質(zhì)摻雜第一源極/漏極區(qū)域33和第二源極/漏極區(qū)域66的情況下，可以用與第一導(dǎo)電類型相反的第二導(dǎo)電類型的雜質(zhì)摻雜垂直溝道區(qū)域。這里，當(dāng)?shù)谝粚?dǎo)電類型的雜質(zhì)是N型雜質(zhì)時(shí)，第二導(dǎo)線型的雜質(zhì)包括P型雜質(zhì)，反之亦然。當(dāng)垂直溝道晶體管是NMOSFET時(shí)，第一源極/漏極區(qū)域33、垂直溝道區(qū)域以及第二源極/漏極區(qū)域66可以形成
NPN 結(jié)。在儲(chǔ)存節(jié)點(diǎn)接觸插塞67上形成電容器。電容器包括儲(chǔ)存節(jié)點(diǎn)68。儲(chǔ)存節(jié)點(diǎn)68可以具有圓柱體的形狀。在另一個(gè)實(shí)施例中，儲(chǔ)存節(jié)點(diǎn)68可以具有柱體的形狀或凹面結(jié)構(gòu)。盡管在附圖中未示出，隨后形成電介質(zhì)層與上電極。圖8F是沿圖8E的線D-D’的截面圖。根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件可以被包括在存儲(chǔ)器單元和存儲(chǔ)器單元陣列中。位線和字線可以基于與儲(chǔ)存單元陣列連接的列譯碼器和行譯碼器所施加的電壓來(lái)儲(chǔ)存或輸出數(shù)據(jù)。根據(jù)本發(fā)明的實(shí)施例，存儲(chǔ)器單元陣列可以被包括在存儲(chǔ)器件中。存儲(chǔ)器件可以包括存儲(chǔ)器單元陣列、行譯碼器、列譯碼器以及感測(cè)放大器。行譯碼器選擇存儲(chǔ)器單元陣列的字線之中的與要執(zhí)行讀取操作或?qū)懭氩僮鞯拇鎯?chǔ)器單元相對(duì)應(yīng)的字線，并且將字線選擇信號(hào)輸出到存儲(chǔ)器單元陣列。列譯碼器選擇存儲(chǔ)器單元陣列的位線之中的與要執(zhí)行讀取操作或?qū)懭氩僮鞯拇鎯?chǔ)器單元相對(duì)應(yīng)的位線，并且將位線選擇信號(hào)輸出到存儲(chǔ)器單元陣列。感測(cè)放大器感測(cè)儲(chǔ)存在由行譯碼器和列譯碼器選中的存儲(chǔ)器單元中的數(shù)據(jù)。根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器件可以用在DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)中。然而，本發(fā)明的示例性實(shí)施例也可以應(yīng)用于SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、快閃存儲(chǔ)器、FeRAM (鐵電隨機(jī)存取存儲(chǔ)器)、MRAM (磁性隨機(jī)存取存儲(chǔ)器)、PRAM(相變隨機(jī)存取存儲(chǔ)器)
坐寸ο根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器件不僅可以應(yīng)用于臺(tái)式計(jì)算機(jī)、筆記本型計(jì)算機(jī)以及服務(wù)器中所使用的計(jì)算存儲(chǔ)器，還可以應(yīng)用于各種規(guī)格的圖形存儲(chǔ)器和移動(dòng)存儲(chǔ)器。此外，根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器件不僅可以設(shè)置在諸如記憶棒、MMC、SD、CF、xD圖像卡以及USB閃存器件的便攜式儲(chǔ)存介質(zhì)中，而且可以設(shè)置在諸如MP3P、PMP、數(shù)碼相機(jī)、攝像機(jī)以及移動(dòng)電話的各種數(shù)字應(yīng)用中。另外，根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器件不僅可以應(yīng)用于單個(gè)半導(dǎo)體器件中，而且可以應(yīng)用于包括MCP(多芯片封裝)、D0C(芯片上磁盤)以及嵌入式器件的技術(shù)領(lǐng)域中。此外，根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器件可以應(yīng)用于CIS(CM0S圖像傳感器)中，并且可以設(shè)置在諸如照相式手機(jī)、網(wǎng)絡(luò)照相機(jī)以及用于醫(yī)學(xué)用途的小型攝影器件的各種領(lǐng)域中。根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)器件可以用于存儲(chǔ)模塊中。根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)模塊包括安裝到模塊基板的多個(gè)存儲(chǔ)器件、被配置成允許存儲(chǔ)器件從外部控制器接收控制信號(hào)(地址信號(hào)、命令信號(hào)以及時(shí)鐘信號(hào))的命令鏈路、以及與存儲(chǔ)器件連接并且被配置成傳送數(shù)據(jù)的數(shù)據(jù)鏈路。與一般半導(dǎo)體模塊中使用的那些相似，可以形成命令鏈路和數(shù)據(jù)鏈路。在存儲(chǔ)模塊中，八個(gè)存儲(chǔ)器件可以安裝到模塊基板的前表面，并且存儲(chǔ)器件可以同樣地安裝到模塊基板的后表面。也就是說(shuō)，存儲(chǔ)器件可以安裝到模塊基板的一側(cè)或兩側(cè)。此外，不具體地限制模塊基板的材料與結(jié)構(gòu)。根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)模塊可以用在存儲(chǔ)系統(tǒng)中。存儲(chǔ)系統(tǒng)包括控制器，所述控制器被配置成控制存儲(chǔ)模塊的操作，并在安裝有多個(gè)存儲(chǔ)器件的至少一個(gè)存儲(chǔ)模塊與外部系統(tǒng)之間提供雙向接口。根據(jù)本發(fā)明的示例性實(shí)施例的存儲(chǔ)系統(tǒng)可以用于電子單元中。電子單元包括存儲(chǔ)系統(tǒng)和與其電連接的處理器。處理器包括CPU(中央處理單元)、MPU(微處理器單元)、MCU (微控制器單元)、GPU (圖形處理單元)或DSP (數(shù)字信號(hào)處理器)。CPU或MPU具有作為算術(shù)邏輯運(yùn)算單元的ALU(算術(shù)邏輯單元)和用于讀取和分析命令且控制各個(gè)單元的CU(控制單元)的組合形式。當(dāng)處理器是CPU或MPU時(shí)，電子單元可以包括計(jì)算機(jī)裝置或移動(dòng)裝置。作為用于圖形的CPU，GPU是一種用于計(jì)算具有小數(shù)點(diǎn)的數(shù)字并且實(shí)時(shí)顯示圖形的處理器。當(dāng)處理器是GPU時(shí)，電子單元可以包括圖形裝置。DSP是一種以高速將模擬信號(hào)(例如語(yǔ)音)轉(zhuǎn)化為數(shù)字信號(hào)并且使用計(jì)算結(jié)果或?qū)?shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)的處理器。DSP主要計(jì)算數(shù)字值。當(dāng)處理器是DSP時(shí)，電子單元可以包括聲音及圖像裝置。除此之外，處理器包括APU (加速處理器單元)，APU是一種具有CPU與GPU的組合形式并且包括起圖形卡作用的處理器。由上面的描述可知的是，根據(jù)本發(fā)明的示例性實(shí)施例，由于經(jīng)由雙側(cè)接觸工藝與完全硅化工藝形成與柱體的下部直接接觸的掩埋位線，因而可以減小相鄰的掩埋位線之間的寄生電容，并且由于在掩埋位線之間限定有空氣間隙，所以可以進(jìn)一步地減小寄生電容。另外，根據(jù)本發(fā)明的示例性實(shí)施例，因?yàn)椴捎媒饘俟杌镒鳛檠诼裎痪€的材料，所以可以減小掩埋位線的方塊電阻(Rs)。盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對(duì)本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括以下步驟: 刻蝕半導(dǎo)體襯底并且形成被多個(gè)溝槽彼此分開的多個(gè)本體； 形成具有開口部的保護(hù)層，以使所述本體中的每個(gè)的兩個(gè)側(cè)壁暴露出來(lái)； 通過(guò)將所述本體經(jīng)由所述開口部所暴露出的部分硅化,來(lái)在所述本體中形成掩埋位線；以及 形成電介質(zhì)層以間隙填充所述溝槽并且限定相鄰的掩埋位線之間的空氣間隙。
2.如權(quán)利要求1所述的方法，其中，形成所述掩埋位線的步驟包括以下步驟: 在所述保護(hù)層上形成具有所述開口部的導(dǎo)電層；以及 執(zhí)行退火以使所述導(dǎo)電層與所述本體反應(yīng)并且將所述本體經(jīng)由所述開口部所暴露出的部分娃化。
3.如權(quán)利要求2所述的方法，其中，所述方法還包括以下步驟: 在執(zhí)行退火之后，在所述導(dǎo)電層上形成第一電介質(zhì)層以間隙填充所述溝槽； 部分地刻蝕所述第一電介質(zhì)層； 去除所述導(dǎo)電層；以及 在所述第一電介質(zhì)層上形成第二電介質(zhì)層以間隙填充所述溝槽，以使在相鄰的掩埋位線之間限定出所述空氣間隙。
4.如權(quán)利要求3所述的方法，其中，所述第一電介質(zhì)層與所述第二電介質(zhì)層包括氧化物層。
5.如權(quán)利要求1所述的方法，其中，形成具有所述開口部的所述保護(hù)層的步驟包括以下步驟: 在包括所述本體的經(jīng)刻蝕的半導(dǎo)體襯底的整個(gè)表面上形成第一保護(hù)層； 在所述第一保護(hù)層上形成第二保護(hù)層； 在所述第二保護(hù)層上形成第一犧牲層以間隙填充所述溝槽； 部分地刻蝕所述第一犧牲層與所述第二保護(hù)層； 在凹陷的所述第二保護(hù)層與凹陷的所述第一犧牲層上形成第二犧牲層以間隙填充所述溝槽； 部分地刻蝕所述第二犧牲層； 形成第三保護(hù)層作為間隔件以覆蓋被經(jīng)部分刻蝕的所述第二保護(hù)層暴露出的所述第一保護(hù)層； 通過(guò)選擇性地去除經(jīng)部分刻蝕的第一犧牲層與第二犧牲層來(lái)形成初步開口部；以及 選擇性地去除被初步開口部暴露出的所述第一保護(hù)層。
6.如權(quán)利要求5所述的方法，其中，所述第二保護(hù)層和所述第三保護(hù)層包括氮化物層，并且所述第一犧牲層和所述第二犧牲層包括多晶硅層。
7.如權(quán)利要求5所述的方法，其中，所述第一保護(hù)層包括氧化物層，并且所述第二保護(hù)層和第三保護(hù)層包括氮化物層。
8.一種形成掩埋位線的方法，包括以下步驟: 刻蝕半導(dǎo)體襯底并且形 成本體； 形成具有開口部的保護(hù)層以使所述本體中的每個(gè)的兩個(gè)側(cè)壁暴露出來(lái)；以及 通過(guò)將所述本體經(jīng)由所述開口部所暴露出的部分硅化,來(lái)在所述本體中形成掩埋位線。
9.如權(quán)利要求8所述的方法，其中，形成所述掩埋位線的步驟包括跨所述本體在兩個(gè)側(cè)壁之間的長(zhǎng)度地將每個(gè)所述本體完全硅化的硅化工藝。
10.如權(quán)利要求8所述的方法，其中，形成所述掩埋位線的步驟包括以下步驟: 在包括具有所述開口部的所述保護(hù)層的經(jīng)刻蝕的半導(dǎo)體襯底的整個(gè)表面上形成導(dǎo)電層；以及 執(zhí)行退火以使所述導(dǎo)電層與所述本體反應(yīng)，并且將所述本體經(jīng)由所述開口部所暴露出的部分娃化。
11.如權(quán)利要求8所述的方法，其中，形成具有所述開口部的所述保護(hù)層的步驟包括以下步驟: 在包括所述本體的經(jīng)刻蝕的半導(dǎo)體襯底的整個(gè)表面上形成第一保護(hù)層； 在所述第一保護(hù)層上形成第二保護(hù)層； 在所述第二保護(hù)層上形成第一犧牲層以間隙填充所述溝槽； 部分地刻蝕所述第一犧牲層和所述第二保護(hù)層； 在凹陷的所述第二保護(hù)層與凹陷的所述第一犧牲層上形成第二犧牲層以間隙填充所述溝槽； 部分地刻蝕所述第二犧牲層； 形成第三保護(hù)層作為間隔件以覆蓋被經(jīng)部分刻蝕的所述第二保護(hù)層暴露出的所述第一保護(hù)層； 通過(guò)選擇性地去除所述經(jīng)部分刻蝕的第一犧牲層與第二犧牲層來(lái)形成初步開口部；以及 選擇性地去除被所述初步開口部暴露出的所述第一保護(hù)層。
12.—種形成掩埋位線的方法，包括以下步驟: 形成本體結(jié)構(gòu)和保護(hù)層，所述本體結(jié)構(gòu)具有包括第一本體部分、位于所述第一本體部分之下的第二本體部分以及位于所述第二本體部分之下的第三本體部分的本體，所述保護(hù)層具有開口部以使所述第二本體部分的兩個(gè)側(cè)壁暴露出來(lái)；以及 通過(guò)將被所述開口部暴露出的所述第二本體部分硅化來(lái)形成掩埋位線。
13.如權(quán)利要求12所述的方法，其中，形成所述掩埋位線的步驟包括跨所述第二本體部分地在兩個(gè)側(cè)壁之間的長(zhǎng)度將每個(gè)所述第二本體部分完全硅化的硅化工藝。
14.如權(quán)利要求12所述的方法，其中，形成所述掩埋位線的步驟包括以下步驟: 在所述本體結(jié)構(gòu)的整個(gè)表面上形成導(dǎo)電層；以及 執(zhí)行退火以使所述導(dǎo)電層與所述第二本體部分反應(yīng)并且將所述第二本體部分硅化。
15.如權(quán)利要求12所述的方法，其中，形成所述本體結(jié)構(gòu)的步驟包括以下步驟: 通過(guò)刻蝕半導(dǎo)體襯底來(lái)形成所述第一本體部分； 形成覆蓋所述第一本體部分中的每個(gè)的兩個(gè)側(cè)壁的第一保護(hù)層； 通過(guò)使用所述第一保護(hù)層刻蝕所述半導(dǎo)體襯底來(lái)形成所述第二本體部分； 形成覆蓋所述第二本體部分中的每個(gè)的兩個(gè)側(cè)壁的第二保護(hù)層； 通過(guò)使用所述第二保護(hù)層刻蝕所述半導(dǎo)體襯底來(lái)形成所述第三本體部分； 形成覆蓋所述第三本體部分中的每個(gè)的兩個(gè)側(cè)壁的第三保護(hù)層；以及通過(guò)去除所述第二保護(hù)層使所述第二本體部分中的每個(gè)的兩個(gè)側(cè)壁暴露出來(lái)。
16.一種制造半導(dǎo)體器件的方法，包括以下步驟: 通過(guò)刻蝕含硅物質(zhì)來(lái)形成多個(gè)硅本體； 形成具有開口部的保護(hù)層以開放所述硅本體中的每個(gè)的兩個(gè)側(cè)壁； 形成含金屬層以經(jīng)由所述開口部與每個(gè)所述硅本體的暴露出的區(qū)域接觸；以及通過(guò)使所述含金屬層與所述暴露出的區(qū)域反應(yīng)來(lái)形成掩埋導(dǎo)體以將所述暴露出的區(qū)域硅化。
17.如權(quán)利要求16所述的方法，其中，所述方法還包括以下步驟: 在形成所述掩埋導(dǎo)體之后，在所述多個(gè)硅本體之間形成電介質(zhì)層以在相鄰的掩埋導(dǎo)體之間限定出空氣間隙。
18.—種制造半導(dǎo)體器件的方法，包括以下步驟: 通過(guò)刻蝕半導(dǎo)體襯底來(lái)形成本體； 形成具有開口部的保護(hù)層以使所述本體中的每個(gè)的兩個(gè)側(cè)壁暴露出來(lái)； 通過(guò)將所述本體經(jīng)由所述開口部所暴露出的部分硅化,來(lái)在所述本體中形成掩埋位線.通過(guò)在所述掩埋位線之上刻蝕所述本體來(lái)形成多個(gè)柱體； 在所述柱體的側(cè)壁上形成字線；以及 形成與所述柱體的上部連接的電容器。
19.一種制造半導(dǎo)體器件的方法，包括以下步驟: 形成本體結(jié)構(gòu)和保護(hù)層，所述本體結(jié)構(gòu)具有包括第一本體部分、位于所述第一本體部分之下的第二本體部分以及位于所述第二本體部分之下的第三本體部分的本體，所述保護(hù)層具有開口部以使所述第二本體部分中的每個(gè)的兩個(gè)側(cè)壁暴露出來(lái)； 通過(guò)將經(jīng)由所述開口部暴露出的所述第二本體部分硅化來(lái)形成掩埋位線； 通過(guò)在所述掩埋位線之上刻蝕所述第一本體部分來(lái)形成多個(gè)柱體； 在所述柱體的側(cè)壁上形成字線；以及 形成與所述柱體的上部連接的電容器。
20.—種半導(dǎo)體器件,包括: 多個(gè)本體，所述多個(gè)本體形成在半導(dǎo)體襯底上以被多個(gè)溝槽彼此分開； 多個(gè)位線，所述多個(gè)位線包括掩埋在所述本體中的金屬硅化物；以及 電介質(zhì)層，所述電介質(zhì)層填充在所述溝槽中以在相鄰的位線之間提供空氣間隙。
21.如權(quán)利要求20所述的半導(dǎo)體器件，還包括: 多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在所述本體上的多個(gè)柱體； 多個(gè)字線，所述多個(gè)字線被形成在所述柱體的側(cè)壁上并且沿垂直于所述位線的方向延伸；以及 多個(gè)電容器，所述多個(gè)電容器與所述柱體的上部連接。
22.如權(quán)利要求21所述的半導(dǎo)體器件，其中，所述柱體包括與所述位線連接的第一源極/漏極區(qū)域以及與所述電容器連接的第二源極/漏極區(qū)域。
23.如權(quán)利要求20所述的半導(dǎo)體器件，其中，所述電介質(zhì)層包括氧化物層。
24.如權(quán)利要求20所述的半導(dǎo)體器件，其中，所述本體包括硅，并且所述金屬硅化物包括近貴金屬或難熔金屬的硅化物。
25.如權(quán)利要求20所述的半導(dǎo)體器件，其中，所述電介質(zhì)層包括第一電介質(zhì)層和第二電介質(zhì)層，所述第二電介質(zhì)層在所述第一電介質(zhì)層之上間隙填充所述溝槽，并且所述空氣間隙被限定在所述第一電介質(zhì)層與所述第二電介質(zhì)層之間。
26.如權(quán)利要求25所述的半導(dǎo)體器件，其中，所述第一電介質(zhì)層和所述第二電介質(zhì)層包括氧化物層。
27.如權(quán)利要求20所述的半導(dǎo)體器件，其中，所述多個(gè)柱體具有矩陣結(jié)構(gòu)的陣列布局。
28.一種存儲(chǔ)器單元，包括: 多個(gè)線型硅本體，所述多個(gè)線型硅本體被形成為彼此被多個(gè)溝槽分開； 多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在所述線型硅本體上的多個(gè)硅柱體； 多個(gè)位線，所述多個(gè)位線包括與所述硅柱體的下部連接并且掩埋在所述線型硅本體中的金屬硅化物，； 電介質(zhì)層，所述電介質(zhì)層填充在所述溝槽中以在相鄰的位線之間提供空氣間隙； 多個(gè)字線，所述多個(gè)字線被形 成在所述硅柱體的側(cè)壁上以沿垂直于所述位線的方向延伸；以及 多個(gè)電容器，所述多個(gè)電容器與所述硅柱體的上部連接。
29.一種存儲(chǔ)器單元，包括: 多個(gè)本體，所述多個(gè)本體被形成為彼此被多個(gè)溝槽分開； 多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在所述本體上的多個(gè)柱體； 多個(gè)位線，所述多個(gè)位線包括與所述柱體的下部連接并且掩埋在所述本體中的金屬硅化物； 多個(gè)字線，所述多個(gè)字線被形成在所述柱體的側(cè)壁上以沿垂直于所述位線的方向延伸；以及 多個(gè)電容器，所述多個(gè)電容器與所述柱體的上部連接。
30.一種半導(dǎo)體器件,包括: 多個(gè)本體，所述多個(gè)本體被形成為彼此被多個(gè)溝槽分開； 多個(gè)垂直溝道晶體管，所述多個(gè)垂直溝道晶體管包括垂直形成在所述本體上的多個(gè)柱體；以及 多個(gè)位線，所述多個(gè)位線包括與所述柱體的下部連接并且掩埋在所述本體中的金屬硅化物。
全文摘要
本發(fā)明公開了一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟刻蝕半導(dǎo)體襯底并且形成被多個(gè)溝槽彼此分開的多個(gè)本體；形成具有開口部的保護(hù)層以使本體中的每個(gè)的兩個(gè)側(cè)壁暴露出來(lái)；通過(guò)使本體經(jīng)由開口部所暴露出的部分硅化來(lái)形成掩埋位線；以及形成電介質(zhì)層以間隙填充溝槽并且限定相鄰的掩埋位線之間的空氣間隙。
文檔編號(hào)H01L27/108GK103165539SQ201210223828
公開日2013年6月19日 申請(qǐng)日期2012年7月2日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者金裕松, 鄭鎮(zhèn)基 申請(qǐng)人:愛思開海力士有限公司