專利名稱：Nmos器件制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造エ藝，且特別涉及NMOS器件制作方法。
背景技術(shù)：
隨著半導體制造エ藝技術(shù)的發(fā)展，集成電路芯片的特征線寬越來越小，為了改善半導體器件的性能，應カ工程技術(shù)被廣泛應用于半導體エ藝中，用以提高載流子的電遷移率。其中，比較常見的，例如在NMOS器件的制作過程中采用通孔刻蝕停止層(Contact EtchStop Layer, CESL)應カ工程技術(shù)。通孔刻蝕停止層應カエ程，是在通孔刻蝕停止層薄膜沉積過程中，通過調(diào)整沉積 條件，在薄膜內(nèi)部產(chǎn)生應力，使該應カ傳導到器件溝道中，從而對載流子的遷移率產(chǎn)生影響。例如，對于NMOS器件，可通過通孔刻蝕停止層應カエ程，形成通孔刻蝕停止層薄膜，在薄膜內(nèi)部產(chǎn)生壓應力，并將該應カ傳導至NMOS的溝道中，對溝道形成張應力。由于溝道方向的張應カ有助于提高NMOS器件的電子遷移率，從而能夠有助于改善NMOS器件的性能。實踐中，已經(jīng)有實驗可以證明，通過沉積高拉應カ氮化硅薄膜，可以提高匪OS的性能達到10%以上。然而，發(fā)明人通過在實踐發(fā)現(xiàn)，采用常規(guī)通孔刻蝕停止層應カエ程的方法來提升NMOS的性能，對于不同溝道長度的NM0S，其提升效果是不一致的。參考圖1，隨著溝道長度的増加，提升性能的效果變小。目前，在生產(chǎn)實際中，為了解決這ー問題，通常在版圖設(shè)計時就考慮到溝道長度的影響，從而采用特殊結(jié)構(gòu)的晶體管設(shè)計，并對所設(shè)計的版圖不斷地進行檢驗與修正，這種方法無疑大大增加了產(chǎn)品的研發(fā)生產(chǎn)周期和成本。

發(fā)明內(nèi)容
本發(fā)明提供了ー種NMOS器件制作方法，根據(jù)溝道長度對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得氮化硅層厚度與溝道長度成正比，從而實現(xiàn)對NMOS器件性能調(diào)整的一致性。為了實現(xiàn)上述技術(shù)目的，本發(fā)明提出ー種匪OS器件制作方法，包括提供含有NMOS的基底；在所述基底上沉積具有高拉應カ的氮化硅層；按照NMOS溝道長度的長短次序，依次對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得溝道長度與其對應的所述氮化硅層的厚度成正比；繼續(xù)后續(xù)通用的半導體エ藝流程，以形成NMOS晶體管?？蛇x的，采用等離子體增強化學氣相沉積法沉積所述氮化硅層?？蛇x的，所述氮化硅層的厚度為300埃至800埃。可選的，所述氮化硅層的應カ為O. 7吉帕至2. O吉帕?？蛇x的，所述按照NMOS溝道長度的長短次序包括按照所述溝道長度遞增的順序，或者按照溝道長度遞減的順序。可選的，對氮化硅層進行曝光和遠端等離子體蝕刻至少為2次及以上。
可選的，所述對氮化硅層進行遠端等離子體蝕刻采用的刻蝕氣體為含有氫氣和/或三氟化氮的遠端等離子體。可選的，所述繼續(xù)后續(xù)通用的半導體エ藝流程包括沉積金屬前介電質(zhì)層。相較于現(xiàn)有技術(shù)，本發(fā)明NMOS器件制作方法充分考慮了氮化硅層所具有的高拉應カ對溝道載流子所造成的影響，根據(jù)NMOS器件溝道長度的長短，通過對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得所述氮化硅層的厚度與溝道長度成正比，從而能夠?qū)崿F(xiàn)對NMOS器件性能調(diào)整的一致性。


圖I為NMOS器件的溝道長度與其對應性能的示意圖；圖2為本發(fā)明NMOS器件制作方法一種實施方式的流程示意圖；
圖3為按照圖2所示步驟S2所形成的NMOS器件的剖面示意圖；圖4-圖5為按照圖2所示步驟S3 —種具體實施方式
所形成的NMOS器件的剖面示意圖。
具體實施例方式本發(fā)明所提供的NMOS器件制作方法通過在通常的高拉應カ氮化硅層沉積完成之后，根據(jù)NMOS器件溝道長度的長短對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得NMOS器件的溝道越長，其對應的所述氮化硅層越厚，從而能夠?qū)崿F(xiàn)對NMOS器件性能調(diào)整的
一致性。下面將結(jié)合具體實施例和附圖，對本發(fā)明NMOS晶體管制作方法進行詳細闡述。參考圖2，在一種實施方式中，本發(fā)明NMOS器件制作方法包括步驟SI，提供含有NMOS的基底；步驟S2,在所述基底上沉積具有聞拉應力的氣化娃層；步驟S3，按照NMOS溝道長度的長短次序，依次對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得溝道長度與其對應的所述氮化硅層的厚度成正比；步驟S4，繼續(xù)后續(xù)通用的半導體エ藝流程，以形成NMOS晶體管。具體來說，參考圖3，在具有NMOS的基底100上沉積氮化硅層110。其中，所述氮化硅層的厚度為300埃至800埃，可采用等離子體增強化學氣相沉積法進行沉積。所述氮化硅層110具有高拉應力，應カ范圍為O. 7吉帕(GPa)至2. O吉帕?；?00中的NMOS分別具有長度不同的溝道，其中按照溝道長度遞增的順序依次為NM0S101、NM0S102以及NM0S103，可按照所述溝道長度遞增的順序，或者按照溝道長度遞減的順序，對所沉積的氮化硅層110進行處理。其中，對所述氮化硅層110的曝光和遠端等離子體蝕刻至少為2次及以上。在ー種具體實施方式
中，按照溝道長度遞增的順序，參考圖4，先對溝道長度最短的NM0S101上所沉積的氮化硅層進行曝光和遠端等離子體蝕刻，去除氮化硅層110的厚度為Hl ;接著，參考圖5，再對溝道長度次短的NM0S102上所沉積的氮化硅層進行曝光和遠端等離子體蝕刻，去除氮化硅層110的厚度為H2 ;并且，厚度Hl大于厚度H2。因此，當去除掩膜層之后，所述基底100上所沉積的氮化硅層110具有不同的厚度，與溝道長度相對應的，溝道長度越長，氮化硅層110的厚度越厚。由于所沉積的氮化硅層110具有高拉應力，并且該應力能傳導至溝道中，以提高載流子的遷移速率，而氮化硅層越厚，其應力所能影響的載流子數(shù)量越多，從而能夠?qū)哂休^長的溝道的NMOS的性能進行調(diào)整。其中，所述遠端等離子體蝕刻時采用的刻蝕氣體為含有氫氣(H2)和/或三氟化氮(NF3)等氣體的遠端等離子體，可采用例如美國應用材料公司的SiCoNi制程。在一種具體實施方式
中，步驟S4還可包括沉積金屬前介電質(zhì)層。相較于現(xiàn)有技術(shù)，本發(fā)明NMOS器件制作方法充分考慮了氮化硅層所具有的高拉應力對溝道載流子所造成的影響，根據(jù)NMOS器件溝道長度的長短，通過對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得所述氮化硅層的厚度與溝道長度成正比，從而能夠?qū)崿F(xiàn)對NMOS器件性能調(diào)整的一致性。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.ー種NMOS器件制作方法，其特征在于，包括 提供含有NMOS的基底； 在所述基底上沉積具有聞拉應力的氣化娃層； 按照NMOS溝道長度的長短次序，依次對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得溝道長度與其對應的所述氮化硅層的厚度成正比； 繼續(xù)后續(xù)通用的半導體エ藝流程，以形成NMOS晶體管。
2.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，采用等離子體增強化學氣相沉積法沉積所述氮化硅層。
3.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，所述氮化硅層的厚度為300埃至800埃。
4.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，所述氮化硅層的應カ為O.7吉帕至2. O吉帕。
5.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，所述按照匪OS溝道長度的長短次序包括按照所述溝道長度遞增的順序，或者按照溝道長度遞減的順序。
6.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，對氮化硅層進行曝光和遠端等離子體蝕刻至少為2次及以上。
7.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，所述對氮化硅層進行遠端等離子體蝕刻采用的刻蝕氣體為含有氫氣和/或三氟化氮的遠端等離子體。
8.如權(quán)利要求I所述的NMOS器件制作方法，其特征在于，所述繼續(xù)后續(xù)通用的半導體エ藝流程包括沉積金屬前介電質(zhì)層。
全文摘要
一種NMOS器件制作方法，包括提供含有NMOS的基底；在所述基底上沉積具有高拉應力的氮化硅層；按照NMOS溝道長度的長短次序，依次對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得溝道長度與其對應的所述氮化硅層的厚度成正比；繼續(xù)后續(xù)通用的半導體工藝流程，以形成NMOS晶體管。本發(fā)明所提供的NMOS器件制作方法在通常的高拉應力氮化硅層沉積完成之后，根據(jù)NMOS器件溝道長度的長短對所述氮化硅層進行曝光和遠端等離子體蝕刻，使得NMOS器件的溝道與其對應的氮化硅層厚度成正比，從而能夠?qū)崿F(xiàn)對NMOS器件性能調(diào)整的一致性。
文檔編號H01L21/311GK102709193SQ201210209029
公開日2012年10月3日 申請日期2012年6月21日 優(yōu)先權(quán)日2012年6月21日
發(fā)明者徐強 申請人:上海華力微電子有限公司