具有增強擊穿電壓的肖特基二極管的制作方法
【專利摘要】本發(fā)明公開了一種改良的肖特基二極管結(jié)構(gòu)及其制造方法。此肖特基二極管結(jié)構(gòu)具有p型主體區(qū)域在操作上可以夾住在高電壓n型區(qū)域中的電流路徑，以及場-平板結(jié)構(gòu)在操作上可以將該肖特基二極管的電場電位分配。N阱區(qū)域注入于該硅襯底內(nèi)的一p型外延層之上，且可以作為該肖特基二極管的一陰極，以及N阱區(qū)域注入于該高電壓N阱區(qū)域內(nèi)可以作為該肖特基二極管的陽極。此肖特基二極管結(jié)構(gòu)也可以作為一低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)。
【專利說明】具有增強擊穿電壓的肖特基二極管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例是關(guān)于肖特基(Schottky) 二極管及制造此種肖特基二極管的工藝方法，更具體的是與可以輕易地集成于標準互補式金屬氧化物半導(dǎo)體導(dǎo)體場效晶體管技術(shù)中的具有增強擊穿電壓的肖特基二極管相關(guān)。
【背景技術(shù)】
[0002]圖1顯示一傳統(tǒng)巨型-轉(zhuǎn)換器電路在反向阻擋狀態(tài)100及正向?qū)顟B(tài)150時的電路示意圖。此巨型-轉(zhuǎn)換器電路包括一電壓源102、主體二極管104、高端金屬氧化物半導(dǎo)體場效晶體管106、低端金屬氧化物半導(dǎo)體場效晶體管108、肖特基二極管110、電感112、電容114及電阻116。在反向阻擋狀態(tài)100時，因為電感112根據(jù)通過主體二極管104的電位V2進行充電所以沒有電流通過肖特基二極管110。而在正向?qū)顟B(tài)150時，主體二極管104及肖特基二極管110兩者都提供作為電感112的電流路徑。
[0003]在傳統(tǒng)的巨型-轉(zhuǎn)換器電路中，此主體二極管104的開啟電壓是相對高的，且主體二極管104的切換速度則是相對慢的。相對的，此肖特基二極管110的開啟電壓及切換速度均是相對較佳的，但是傳統(tǒng)的肖特基二極管110具有較低的擊穿電壓。因此，傳統(tǒng)的肖特基二極管110相比于主體二極管104可以提供較小電源損失的優(yōu)點，但是因為較低的擊穿電壓而無法維持在使用于對電感112進行充電的較高電壓。
[0004]肖特基二極管110在其他的電路組態(tài)中也是具有類似的缺陷。因此，需要提供一種具有增強擊穿電壓的肖特基二極管。

【發(fā)明內(nèi)容】

[0005]此處所描述的技術(shù)是提供一種改良的肖特基二極管結(jié)構(gòu)及其制造方法。此肖特基二極管結(jié)構(gòu)包含一個或多個P型主體區(qū)域，操作上可以夾住在高電壓η型區(qū)域中的電流路徑，以及一個或多個場-平板結(jié)構(gòu)，操作上可以將該肖特基二極管的電場電位分配。
[0006]根據(jù)一實施例，此肖特基二極管結(jié)構(gòu)可以進一步包含一硅襯底，以及一 P型外延層于該硅襯底內(nèi)的一第一深度處。
[0007]根據(jù)一實施例，此肖特基二極管結(jié)構(gòu)可以包含一個或多個該高電壓η型區(qū)域注入于該硅襯底內(nèi)的該P型外延層之上，其中每一個該高電壓η型區(qū)域包括該肖特基二極管的一陰極；此肖特基二極管結(jié)構(gòu)也可以包含一個η型阱區(qū)，注入于該一個或多個該高電壓η型區(qū)域的每一個中的該P型外延層之上，該η型阱區(qū)包括該肖特基二極管的陽極。
[0008]根據(jù)一實施例，此肖特基二極管結(jié)構(gòu)可以進一步包含氧化層區(qū)域形成于該襯底的一部分之上；場氧化(FOX)隔離區(qū)域形成于該高電壓η型區(qū)域與該η型阱區(qū)的一部分之上；以及一柵極熱氧化層區(qū)域形成于該襯底的一部分之上。
[0009]根據(jù)另一實施例，此肖特基二極管結(jié)構(gòu)可以具有一個或多個多晶硅場平板至少部分地形成于該一個或多個場氧化(FOX)隔離區(qū)域、該一個或多個高電壓η型區(qū)域及該襯底之上，其中該多晶硅場平板包括在操作上可以將該肖特基二極管的電場電位分配的該一個或多個場-平板結(jié)構(gòu)。
[0010]根據(jù)另一實施例，此肖特基二極管結(jié)構(gòu)也可以具有一個或多個P型阱區(qū)，注入形成于至少兩個該高電壓η阱區(qū)域之間的該襯底內(nèi)，其中該P型阱區(qū)包含在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域。
[0011 ] 根據(jù)另一實施例，此肖特基二極管結(jié)構(gòu)可以具有一 η-ρ區(qū)域，注入于每一個該η阱區(qū)域內(nèi)，以形成與該肖特基二極管的該陰極的歐姆接觸；一ρ-ρ區(qū)域，注入于每一個該P型主體區(qū)域內(nèi)，以形成與該肖特基二極管的該P型主體區(qū)域的歐姆接觸；一介電層，形成于該襯底之上；以及金屬結(jié)構(gòu)，形成于該介電層之上以提供該肖特基二極管的連接路徑。
[0012]根據(jù)另一實施例，此肖特基二極管結(jié)構(gòu)可以操作為一低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)。舉例而言，該肖特基二極管的一陰極包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一漏極，且其中一場平板結(jié)構(gòu)包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一柵極，且其中在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的夾住區(qū)域。
[0013]此處所公開的技術(shù)還包括一制造一肖特基二極管結(jié)構(gòu)的方法。此方法包含提供一硅襯底；以及形成一P型外延層于該硅襯底內(nèi)的一第一深度處。此方法可以還包含圖案化一高電壓η型區(qū)域的一光刻膠層；注入一個或多個該高電壓η型區(qū)域于該娃襯底內(nèi)的該P型外延層之上，其中每一個該高電壓η型區(qū)域包括該肖特基二極管的一陰極。此方法可以進一步包含圖案化一 η型阱區(qū)的一光刻膠層；注入一個η型阱區(qū)于該一個或多個該高電壓η型區(qū)域的每一個中的該P型外延層之上，該η型阱區(qū)包括該肖特基二極管的陽極。此方法可以進一步包含形成一氧化層區(qū)域于該襯底的一部分之上；形成場氧化(FOX)隔離區(qū)域于該高電壓η型區(qū)域與該η型阱區(qū)的一部分之上；以及形成一柵極熱氧化層于該襯底之上。
[0014]根據(jù)一實施例，部分移除該柵極熱氧化層，以形成柵極熱氧化層區(qū)域于該襯底的一部分之上。形成一多晶娃層于該襯底的一表面之上；部分移除該多晶娃層，以形成一個或多個多晶硅場平板至少部分地形成于該一個或多個場氧化(FOX)隔離區(qū)域、該一個或多個高電壓η型區(qū)域及該襯底之上，其中該多晶硅場平板包括在操作上可以將該肖特基二極管的電場電位分配的該一個或多個場-平板結(jié)構(gòu)。
[0015]根據(jù)另一實施例，提供一個或多個P型阱區(qū)的一光刻膠掩膜；注入一個或多個P型阱區(qū)形成于至少兩個該高電壓η阱區(qū)域之間的該襯底內(nèi)，其中該P型阱區(qū)包含在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域。
[0016]根據(jù)另一實施例,提供η-ρ區(qū)域的一光刻膠掩膜；注入一 η-ρ區(qū)域于每一個該η講區(qū)域內(nèi)，以形成與該肖特基二極管的該陰極的歐姆接觸；提供P-P區(qū)域的一光刻膠掩膜；注入一 ρ-ρ區(qū)域于每一個該P型主體區(qū)域內(nèi)，以形成與該肖特基二極管的該P型主體區(qū)域的歐姆接觸；形成一介電層于該襯底之上；以及形成金屬結(jié)構(gòu)于該介電層之上以提供該肖特基二極管的連接路徑。
[0017]根據(jù)另一實施例，該肖特基二極管的一陰極包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一漏極，且其中一場平板結(jié)構(gòu)包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一柵極，且其中在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的夾住區(qū)域。【專利附圖】

【附圖說明】
[0018]本發(fā)明是由權(quán)利要求所界定。這些和其它目的，特征，和實施例，會在下列實施方式的章節(jié)中搭配附圖被描述，其中:
[0019]圖1顯示一傳統(tǒng)巨型-轉(zhuǎn)換器電路的電路示意圖。
[0020]圖2顯示根據(jù)本發(fā)明一范例實施例的肖特基二極管的結(jié)構(gòu)圖。
[0021]圖3顯示根據(jù)本發(fā)明一范例實施例的肖特基二極管進一步的結(jié)構(gòu)圖。
[0022]圖4A-圖4C分別顯示一肖特基二極管的布局圖及通過一肖特基二極管的不同截面的剖面圖。
[0023]圖5顯示一肖特基二極管的擊穿電壓的電性表現(xiàn)的圖示。
[0024]圖6顯示一肖特基二極管的開啟電壓的電性表現(xiàn)的圖示。
[0025]圖7A-圖7D圖顯示具有增強擊穿電壓的肖特基二極管的不同實施例的剖面示意圖。
[0026]圖8顯示一替代實施例中具有增強擊穿電壓的肖特基二極管的布局圖。
[0027]圖9顯示具有增 強擊穿電壓的肖特基二極管的一替代實施例的剖面示意圖。
[0028]圖10顯示具有增強擊穿電壓的肖特基二極管的另一替代實施例的剖面示意圖。
[0029]圖11顯示本發(fā)明一實施例的剖面示意圖，其使用淺溝道隔離(STI)來取代此具有增強擊穿電壓的肖特基二極管中的場氧化(FOX)隔離區(qū)域。
[0030]圖12顯示本發(fā)明一實施例的剖面示意圖，其使用ED結(jié)構(gòu)來取代此具有增強擊穿電壓的肖特基二極管中的LD結(jié)構(gòu)。
[0031]圖13顯示本發(fā)明一實施例的巨型轉(zhuǎn)換器電路示意圖，其具有增強擊穿電壓的肖
特基-二極管。
[0032]圖14顯示本發(fā)明一實施例的結(jié)合一肖特基二極管與結(jié)型場效晶體管(JFET)裝置的示意圖。
[0033]圖15顯示結(jié)合一具有肖特基二極管的元件與低端金屬氧化物半導(dǎo)體場效晶體管于單一芯片上的電路示意圖。
[0034]圖16顯示結(jié)合一肖特基二極管與低端金屬氧化物半導(dǎo)體場效晶體管的特性示意圖。
[0035]圖17進一步顯示結(jié)合一具有肖特基二極管與低端金屬氧化物半導(dǎo)體場效晶體管的電路布局圖與剖面圖。
[0036]圖18顯示一個在開啟狀態(tài)的金屬氧化物半導(dǎo)體場效晶體管的電路布局圖、電路示意圖與剖面圖。
[0037]圖19顯示一個在在關(guān)閉狀態(tài)的金屬氧化物半導(dǎo)體場效晶體管的電路示意圖與剖面圖。
[0038]【主要元件符號說明】
[0039]100 反向阻擋狀態(tài)；
[0040]102 電壓源；
[0041]104 主體二極管；
[0042]106 高端金屬氧化物半導(dǎo)體場效晶體管；
[0043]108 低端金屬氧化物半導(dǎo)體場效晶體管；[0044]110肖特基二極管；
[0045]112電感；
[0046]114電容；
[0047]116電阻；
[0048]150正向?qū)顟B(tài)；
[0049]200肖特基二極管；
[0050]201第一深度；
[0051]202P 型襯底；
[0052]204P 型外延層；
[0053]208高電壓 η 阱區(qū)(HVNW);
[0054]210η 阱區(qū)(NW)；
[0055]214場氧化隔離區(qū)域(FOX)；
[0056]216柵極熱氧化層區(qū)域；
[0057]218多晶硅場平板(POLY)；
[0058]220、222、224、226 歐姆接觸；
[0059]228P 型主體區(qū)域(p-body)；
[0060]230η-ρ 區(qū)域；
[0061]232ρ-ρ 區(qū)域；
[0062]234介電層；
[0063]462場平板結(jié)構(gòu)；
[0064]713P型主體區(qū)域深度；
[0065]715η 型埋藏層(NBL);
[0066]729P型主體區(qū)域與P型阱區(qū)；
[0067]761、765 垂直夾鉗機制；
[0068]767水平夾鉗機制；
[0069]907、1007金屬場平板；
[0070]1150肖特基二極管；
[0071]1159淺溝道隔離(S TI)；
[0072]1300巨型轉(zhuǎn)換器電路；
[0073]1310肖特基二極管；
[0074]1403結(jié)型場效晶體管(JFET)元件；
[0075]1405肖特基二極管元件；
[0076]1491JFET 的源極；
[0077]1493JFET 的柵極；
[0078]1495JFET 的漏極。
【具體實施方式】
[0079]請參閱圖2，其顯示根據(jù)本發(fā)明一范例實施例的肖特基二極管200的結(jié)構(gòu)圖。如圖中所示，提供一硅晶圓以作為此肖特基二極管200的襯底202。P型外延層204形成于此襯底202之上。
[0080]一光刻膠層被圖案化以形成一光刻膠掩膜(未不)來產(chǎn)生高電壓的η講區(qū)。高電壓η阱區(qū)208是在襯底202的P型外延層204之上注入η型雜質(zhì)。每一個高電壓η阱區(qū)208可以操作成為此肖特基二極管200的陽極。
[0081]一光刻膠層被圖案化以形成一光刻膠掩膜(未示)來產(chǎn)生η阱區(qū)210。η阱區(qū)210形成于每一個高電壓η阱區(qū)208之中。每一個η阱區(qū)210可以操作成為此肖特基二極管200的陰極。
[0082]一氧化層(未不)形成以覆蓋一部分的襯底202。一氮化娃薄膜(未不)被圖案化以形成一硬式掩膜，且場氧化(FOX)隔離區(qū)域214形成以覆蓋一部分的高電壓η阱區(qū)208及η阱區(qū)210。
[0083]請參閱圖3，其顯示根據(jù)本發(fā)明一范例實施例的肖特基二極管200進一步的結(jié)構(gòu)圖。如圖中所示，一柵極熱氧化層形成于襯底202、場氧化(FOX)隔離區(qū)域214、高電壓η阱區(qū)208及η阱區(qū)210之上。然后，一部分的柵極熱氧化層通過刻蝕移除，生成許多柵極熱氧化層區(qū)域216。
[0084]一多晶硅層形成于襯底202、場氧化(FOX)隔離區(qū)域214、高電壓η阱區(qū)208、η阱區(qū)210及柵極熱氧化層表面之上。然后，一部分的多晶硅層被移除，生成一個或多個多晶硅平板218。在一實施例中，多晶硅場平板218至少覆蓋一部分的一個或多個場氧化(FOX)隔離區(qū)域214、一個或多個高電壓η阱區(qū)208以及襯底202。
[0085]一光刻膠層被圖案化以形成一光刻膠掩膜(未示)來產(chǎn)生一個或多個P型區(qū)域。一個或多個P型區(qū)域228通過注入形成于至少兩個高電壓η阱區(qū)208之間的襯底202中，生成P型主體區(qū)域228。此P型注入是通過高能量進行而能穿透柵極熱氧化層區(qū)域216。
[0086]在一實施例中，多晶硅場平板218系場平板結(jié)構(gòu)218可操作為分布此肖特基二極管200的電場且P型區(qū)域220是P型主體區(qū)域228操作為將高電壓η阱區(qū)208中的電流路徑夾住。
[0087]一光刻膠層被圖案化以形成一光刻膠掩膜(未示)來產(chǎn)生η-ρ區(qū)域230。一個或多個η-ρ區(qū)域230通過注入形成于η阱區(qū)210內(nèi)。一光刻膠層被圖案化以形成一光刻膠掩膜(未示)來產(chǎn)生P-P區(qū)域232。一個或多個ρ-ρ區(qū)域232通過注入形成于ρ型主體區(qū)域228內(nèi)。為某些ρ-ρ區(qū)域232、高電壓η阱區(qū)208、及場平板結(jié)構(gòu)218形成歐姆接觸220及226。在圖2中包括陽極222和陰極224分別形成于高電壓η阱區(qū)208和η-ρ區(qū)域230之上。一介電層234形成于場氧化(FOX)隔離區(qū)域214、一個或多個η阱區(qū)210、一個或多個高電壓η阱區(qū)208、η-ρ區(qū)域230、場平板結(jié)構(gòu)218、柵極熱氧化層區(qū)域216、ρ型主體區(qū)域228、ρ-ρ區(qū)域232以及襯底202之上。金屬結(jié)構(gòu)(未示)形成于介電層234之上，提供此肖特基二極管200的電性連接路徑。
[0088]因此，此肖特基二極管200具有一個或多個P型主體區(qū)域228其可以將高電壓η阱區(qū)208及一個或多個可以分布此肖特基二極管200電位的場平板結(jié)構(gòu)218中的電流路徑夾住，使得此肖特基二極管200產(chǎn)生較高的擊穿電壓。
[0089]圖4Α?圖4C分別顯示一肖特基二極管的布局圖400及通過一肖特基二極管的430、460截面的剖面圖。請參閱圖4Α，此布局圖400顯示此肖特基二極管的許多不同區(qū)域，包括P型主體區(qū)域、η阱區(qū)、擴散區(qū)域、ρ-ρ區(qū)域、η-ρ區(qū)域、多晶硅層、高電壓η阱區(qū)及歐姆接觸，其都在之前的圖2及圖3中描述過。截面B-B’ RC-C分別與圖4B及圖4C中的430、460截面對應(yīng)。
[0090]圖4B顯示430截面(或是第4A圖中的截面B_B’)。截面430顯示一個或多個P型主體區(qū)域可操作為將高電壓η阱區(qū)中的電流路徑夾住(例如463)以及一個或多個可以分布此肖特基二極管電位的場平板結(jié)構(gòu)(例如462)中的電流路徑夾住，使得此肖特基二極管產(chǎn)生較高的擊穿電壓。此夾鉗機制463類似于一結(jié)型場效晶體管的修剪機制，且允許此肖特基二極管達成低漏電流與聞?chuàng)舸╇妷旱忍卣鳌?br> [0091 ] 圖4C顯示460截面(或是第4Α圖中的截面C_C’)。截面460顯示一個或多個可以分布此肖特基二極管電位的場平板結(jié)構(gòu)(例如462)中的電流路徑夾住，使得此肖特基二極管產(chǎn)生較高的擊穿電壓。
[0092]圖5顯示一肖特基二極管的擊穿電壓的電性表現(xiàn)的圖示500。而放大區(qū)域550進一步強調(diào)一實施例中的肖特基二極管具有約為55V的高擊穿電壓，顯示較傳統(tǒng)的PN結(jié)型二極管更高的擊穿電壓。
[0093]圖6顯示一肖特基二極管的開啟電壓的電性表現(xiàn)的圖示600。在一實施例中，此肖特基二極管具有較傳統(tǒng)的肖特基二極管更低的開啟電壓，而此較低的開啟電壓約為0.5V。
[0094]圖7A~圖7D顯示具有增強擊穿電壓的肖特基二極管的不同實施例的剖面示意圖。請參閱圖7A，一肖特基二極管750形成于一 ρ型襯底702。ρ型主體區(qū)域728延伸向下至一 P型主體區(qū)域深度713，此高電壓η阱區(qū)708大致圍繞ρ型主體區(qū)域728，導(dǎo)致一垂直夾鉗機制761介于ρ型主體區(qū)域728與ρ型外延層704之間。因此，此垂直夾鉗機制761夾住介于P型主體區(qū)域728與ρ型外延層704之間的一部分高電壓η阱區(qū)域。
[0095]請參閱圖7Β，一肖特基二極管751形成于一 ρ型襯底702。一 η型埋藏層(NBL)715形成于P型外延層704的一部分的上方。P型主體區(qū)域728延伸向下至此η型埋藏層(NBL) 715，導(dǎo)致一垂直夾鉗機制765介于ρ型主體區(qū)域728與ρ型襯底702之間。因此，此垂直夾鉗機制765夾住一部分的ρ型主體區(qū)域728與η型埋藏層(NBL) 715。
[0096]請參閱圖7C，一肖特基二極管752形成于一 ρ型襯底702。一 η型埋藏層(NBL)715形成于P型外延層704的一部分的上方。一個或多個P型主體區(qū)域與P型阱區(qū)729形成于高電壓η阱區(qū)域708之間且位于η型埋藏層(NBL) 715中央部分的上方，導(dǎo)致一垂直夾鉗機制766介于ρ型阱區(qū)729與ρ型外延層704之間。因此，此垂直夾鉗機制765夾住η型埋藏層(NBL) 715。
[0097]請參閱圖7D，一肖特基二極管753形成于一 ρ型襯底702。一個或多個P型主體區(qū)域與P型阱區(qū)729形成于高電壓η阱區(qū)域708之間且位于ρ型襯底702的上方，導(dǎo)致一水平夾鉗機制767介于一個或多個ρ型主體區(qū)域與ρ型阱區(qū)729之間。因此，此水平夾鉗機制767夾住高電壓η阱區(qū)域。
[0098]因此，可以使用許多不同的機制與組態(tài)達成具有增強擊穿電壓的肖特基二極管的夾鉗機制。結(jié)合一個P型主體區(qū)域(及/或其他P型阱區(qū))及一個η型電流路徑可以用來理解此夾鉗機制的原理，其中此夾鉗的方式可以是通過此η型電流路徑的垂直或水平方向。
[0099]圖8顯示一替代實施例中具有增強擊穿電壓的肖特基二極管的布局圖800。舉例而言，此布局圖800可以是一圓形布局。此具有增強擊穿電壓的肖特基二極管的布局圖并不限定為圓形或是長方型的布局，也可以使用其他的一些布局形狀。
[0100]圖9顯示具有增強擊穿電壓的肖特基二極管的一替代實施例的剖面示意圖，其具有一金屬場平板907于一部分的介電層934之上而不是如同之前所討論的一般是多晶硅場平板結(jié)構(gòu)。此金屬場平板907位于一個或多個場氧化(FOX)隔離區(qū)域914及高電壓η阱區(qū)908之上。圖中并未顯示襯底與外延層。此金屬場平板907可以將此肖特基二極管900電位分布，導(dǎo)致此肖特基二極管900更高的擊穿電壓。在一實施例中，此金屬場平板907可以是由金屬硅化物構(gòu)成。
[0101]圖10顯示具有增強擊穿電壓的肖特基二極管的另一替代實施例的剖面示意圖，其同時具有多晶娃場平板結(jié)構(gòu)1008與一金屬場平板1007。多晶娃場平板結(jié)構(gòu)1008與一金屬場平板1007都可以位于一個或多個場氧化(FOX)隔離區(qū)域1014及高電壓η阱區(qū)1008之上。此多晶硅場平板結(jié)構(gòu)1008可以位于一個或多個ρ型主體區(qū)域1028的一部分之上。圖中并未顯示襯底與外延層。此金屬場平板1007與多晶硅場平板結(jié)構(gòu)1008可以將此肖特基二極管1000電位分布，導(dǎo)致此肖特基二極管1000更高的擊穿電壓。此介電層1034位于此金屬場平板1007與多晶娃場平板結(jié)構(gòu)1008之間。在一實施例中，此金屬場平板1007可以是由金屬硅化物構(gòu)成。
[0102]因此，為了達成將此肖特基二極管電位分布的場平板效應(yīng)，可以使用金屬硅化物多晶娃場平板、多晶娃場平板或是其組合。
[0103]圖11顯示本發(fā)明一實施例的剖面示意圖，其使用淺溝道隔離(STI) 1159來取代此具有增強擊穿電壓的肖特基二極管中的場氧化(FOX)隔離區(qū)域1114。此肖特基二極管1100包含場氧化(FOX)隔離區(qū)域1114，而肖特基二極管1150包含淺溝道隔離(STI)區(qū)域1159。
[0104]在上述任一實施例中，不管是場氧化(FOX)隔離區(qū)域1114或是淺溝道隔離(STI)區(qū)域1159可以放置于鄰近且位于與η-ρ區(qū)域相關(guān)的η阱區(qū)1110的任一側(cè)。此場氧化(FOX)隔離區(qū)域1114或是淺溝道隔離(STI)區(qū)域1159也可以放置于鄰近且位于兩個陽極1122間的η阱區(qū)1110的任一側(cè)。
[0105]圖12顯示本發(fā)明一實施例的剖面示意圖，其使用ED結(jié)構(gòu)1255來取代此具有增強擊穿電壓的肖特基二極管中的LD結(jié)構(gòu)1225。舉例而言，肖特基二極管1250中使用ED結(jié)構(gòu)1255來取代肖特基二極管1200中的LD結(jié)構(gòu)1225，借以使用此裝置的優(yōu)點。
[0106]圖13顯示本發(fā)明一實施例的巨型轉(zhuǎn)換器電路1300示意圖，其具有增強擊穿電壓的肖特基二極管1310。因此，此肖特基二極管1310可以集成于一巨型轉(zhuǎn)換器電路1300中。此巨型轉(zhuǎn)換器電路1300可以被用于切換模式供應(yīng)電壓(SMPS)技術(shù)中且可以為不同的器件提供不同的供應(yīng)電壓。此具有增強擊穿電壓的肖特基二極管1310致能此巨型轉(zhuǎn)換器電路1300以提供不同電壓準位的供應(yīng)電壓。
[0107]圖14顯示本發(fā)明一實施例的結(jié)合一肖特基二極管與結(jié)型場效晶體管(JFET)裝置1400的示意圖。此裝置1400包括一結(jié)型場效晶體管(JFET)元件1403與一肖特基二極管元件1405。此結(jié)型場效晶體管(JFET)元件1403是利用將一個或多個與預(yù)計的肖特基二極管接觸的陽極P型歐姆接觸分為設(shè)計作為結(jié)型場效晶體管(JFET)的源極1491和柵極1493，且通過增加一個η-ρ區(qū)域1497于兩個場氧化(FOX)隔離區(qū)域1414之間且將其與作為結(jié)型場效晶體管(JFET)的漏極1495的歐姆接觸。結(jié)型場效晶體管(JFET)元件1403的一個三維的圖示及上視圖顯示此結(jié)型場效晶體管(JFET)元件1403的電流流動方向1494和夾住方向1496。
[0108]圖15顯示結(jié)合一具有肖特基二極管的元件1500與低端金屬氧化物半導(dǎo)體場效晶體管1502于單一芯片上的電路示意圖。將肖特基二極管與低端金屬氧化物半導(dǎo)體場效晶體管的結(jié)合減少兩個元件在一電路設(shè)計中所占用的面積。如此允許此具有增強擊穿電壓的肖特基二極管可以應(yīng)用于更多的層面之中。舉例而言，金屬氧化物半導(dǎo)體場效晶體管與肖特基二極管的結(jié)合1502可以分享漏極/陰極1524、大塊/夾住區(qū)域1528及柵極/場平板結(jié)構(gòu)1518。圖中也顯示此肖特基二極管的陽極1522。
[0109]因此，具有增強擊穿電壓的肖特基二極管可以具有一陽極，其具有低端金屬氧化物半導(dǎo)體場效晶體管漏極的功能，也可以具有一場平板結(jié)構(gòu)其具有低端金屬氧化物半導(dǎo)體場效晶體管柵極的功能，也可以具有一 P型主體區(qū)域其操作上夾住具有低端金屬氧化物半導(dǎo)體場效晶體管夾住區(qū)域的功能高電壓η阱區(qū)域的電流路徑。
[0110]圖16顯示結(jié)合一肖特基二極管與低端金屬氧化物半導(dǎo)體場效晶體管的特性示意圖。此直流-直流轉(zhuǎn)換器的電源損失可以被分割成三個部分-電源場效晶體管切換損失、直流-直流轉(zhuǎn)換控制電路的損失及被動元件電源損失。被動元件電源損失通常占有整體電源損失的大部分，但是將肖特基二極管與低端金屬氧化物半導(dǎo)體場效晶體管(及主體二極管)結(jié)合增強了頻率進而大幅減少整體的損失。傳統(tǒng)直流-直流轉(zhuǎn)換器電路的整體電源損失1600包括被動元件電源損失1602、電源場效晶體管切換損失1604、及傳統(tǒng)直流-直流轉(zhuǎn)換器控制電路的損失1606，其遠小于具有在較高頻率操作的一肖特基二極管的直流-直流轉(zhuǎn)換器電路的整體電源損失1650，因為后者包括較小的被動元件電源損失1652、電源場效晶體管1654、及控制電路損失1656。
[0111]圖17進一步顯示結(jié)合一具有肖特基二極管與低端金屬氧化物半導(dǎo)體場效晶體管的電路布局圖1700與剖面圖1750。此組合包括與圖2-圖3中所描述的類似元件，但是此肖特基二極管中的陰極1724也作為此金屬氧化物半導(dǎo)體場效晶體管的漏極，此肖特基二極管中的場平板結(jié)構(gòu)歐姆接觸1726也作為此金屬氧化物半導(dǎo)體場效晶體管的柵極，此肖特基二極管中的陽極1720或是ρ型主體連接也作為此金屬氧化物半導(dǎo)體場效晶體管的主體。此外,此布局1700包括植入于一個或多個ρ型主體區(qū)域1728內(nèi)的一個或多個η-ρ區(qū)域1737。此新的η-ρ區(qū)域1737作為此金屬氧化物半導(dǎo)體場效晶體管的源極，其也有一歐姆接觸以提供連接。
[0112]圖18及圖19分別顯示一個在開啟狀態(tài)的金屬氧化物半導(dǎo)體場效晶體管的電路布局圖1850、電路示意圖1820與剖面圖1800，以及一個在關(guān)閉狀態(tài)的金屬氧化物半導(dǎo)體場效晶體管的電路示意圖1920與剖面圖1900。當此電路在關(guān)閉狀態(tài)(狀態(tài)1900和1920)時，此主體二極管與肖特基二極管幾乎同時阻擋了電流。當此電路在開啟狀態(tài)(狀態(tài)1800和1820)時，此主體二極管與肖特基二極管幾乎同時導(dǎo)通阻擋了電流。
[0113]雖然本發(fā)明已參照實施例來加以描述，但是本發(fā)明創(chuàng)造并未受限于其詳細描述內(nèi)容。替換方式及修改樣式已在先前描述中所建議，且其他替換方式及修改樣式將為本領(lǐng)域技術(shù)人員所能夠想到。特別是，所有具有實質(zhì)上相同于本發(fā)明的構(gòu)件結(jié)合而達成與本發(fā)明實質(zhì)上相同結(jié)果的方案，都不脫離本發(fā)明的精神范疇。因此，所有這些替換方式及修改樣式意欲落在本發(fā)明在隨附權(quán)利要求及其均等物所界定的范疇之中。
【權(quán)利要求】
1.一種肖特 極管，包含: 一個或多個P型主體區(qū)域，操作上可以夾住在高電壓η型區(qū)域中的電流路徑；以及 一個或多個場-平板結(jié)構(gòu)，操作上可以將該肖特基二極管的電場電位分配。
2.根據(jù)權(quán)利要求1所述的肖特基二極管，還包含: 一娃襯底；以及 一 P型外延層于該硅襯底內(nèi)的一第一深度處。
3.根據(jù)權(quán)利要求2所述的肖特基二極管，還包含一個或多個該高電壓η型區(qū)域注入于該硅襯底內(nèi)的該P型外延層之上，其中每一個該高電壓η型區(qū)域包括該肖特基二極管的一陰極。
4.根據(jù)權(quán)利要求3所述的肖特基二極管，還包含一個η型阱區(qū)，注入于該一個或多個該高電壓η型區(qū)域的每一個中的該P型外延層之上，該η型阱區(qū)包括該肖特基二極管的陽極。
5.根據(jù)權(quán)利要求4所述的肖特基二極管，還包含氧化層區(qū)域形成于該襯底的一部分之上。
6.根據(jù)權(quán)利要求5所述的肖特基二極管，還包含場氧化隔離區(qū)域形成于該高電壓η型區(qū)域與該η型阱區(qū)的一部分之上。
7.根據(jù)權(quán)利要求6所述的肖特基二極管，還包含一柵極熱氧化層區(qū)域形成于該襯底的一部分之上。
8.根據(jù)權(quán)利要求7所述的肖特基二極管，還包含一個或多個多晶硅場平板至少部分地形成于該一個或多個場氧化隔離區(qū)域、該一個或多個高電壓η型區(qū)域及該襯底之上，其中該多晶硅場平板包括在操作上可以將該肖特基二極管的電場電位分配的該一個或多個場-平板結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的肖特基二極管，還包含一個或多個P型阱區(qū)，注入形成于至少兩個該高電壓η阱區(qū)域之間的該襯底內(nèi)，其中該P型阱區(qū)包含在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域。
10.根據(jù)權(quán)利要求9所述的肖特基二極管，還包含: 一 η-ρ區(qū)域，注入于每一個該η阱區(qū)域內(nèi)，以形成與該肖特基二極管的該陰極的歐姆接觸； 一 P-P區(qū)域，注入于每一個該P型主體區(qū)域內(nèi)，以形成與該肖特基二極管的該P型主體區(qū)域的歐姆接觸； 一介電層，形成于該襯底之上；以及 金屬結(jié)構(gòu)，形成于該介電層之上以提供該肖特基二極管的連接路徑。
11.根據(jù)權(quán)利要求10所述的肖特基二極管，還包含一低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)。
12.根據(jù)權(quán)利要求11所述的肖特基二極管，其中該肖特基二極管的一陰極包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一漏極，且其中一場平板結(jié)構(gòu)包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一柵極，且其中在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一夾住區(qū)域。
13.—種制造一肖特基二極管的方法，該肖特基二極管具有一個或多個P型主體區(qū)域，操作上可以夾住在高電壓η型區(qū)域中的電流路徑，以及一個或多個場-平板結(jié)構(gòu)，操作上可以將該肖特基二極管的電場電位分配，該方法包含: 提供一娃襯底；以及 形成一 P型外延層于該硅襯底內(nèi)的一第一深度處。
14.根據(jù)權(quán)利要求13所述的方法，還包含: 圖案化一高電壓η型區(qū)域的一光刻膠層； 注入一個或多個該高電壓η型區(qū)域于該硅襯底內(nèi)的該P型外延層之上，其中每一個該高電壓η型區(qū)域包括該肖特基二極管的一陰極； 圖案化一 η型阱區(qū)的一光刻膠層； 注入一個η型阱區(qū)于該一個或多個該高電壓η型區(qū)域的每一個中的該P型外延層之上，該η型阱區(qū)包括該肖特基二極管的陽極。
15.根據(jù)權(quán)利要求14所述的方法，還包含: 形成一氧化層區(qū)域于該襯底的一部分之上； 形成場氧化隔離區(qū)域于該 高電壓η型區(qū)域與該η型阱區(qū)的一部分之上；以及 形成一柵極熱氧化層于該襯底之上。
16.根據(jù)權(quán)利要求15所述的方法，還包含部分移除該柵極熱氧化層，以形成柵極熱氧化層區(qū)域于該襯底的一部分之上。
17.根據(jù)權(quán)利要求16所述的方法，還包含: 形成一多晶娃層于該襯底的一表面之上； 部分移除該多晶硅層，以形成一個或多個多晶硅場平板至少部分地形成于該一個或多個場氧化隔離區(qū)域、該一個或多個高電壓η型區(qū)域及該襯底之上，其中該多晶硅場平板包括在操作上可以將該肖特基二極管的電場電位分配的該一個或多個場-平板結(jié)構(gòu)。
18.根據(jù)權(quán)利要求17所述的方法，還包含: 提供一個或多個P型阱區(qū)的一光刻膠掩膜； 注入一個或多個P型阱區(qū)形成于至少兩個該高電壓η阱區(qū)域之間的該襯底內(nèi)，其中該P型阱區(qū)包含在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域。
19.根據(jù)權(quán)利要求18所述的方法，還包含: 提供η-ρ區(qū)域的一光刻膠掩膜； 注入一 η-ρ區(qū)域于每一個該η阱區(qū)域內(nèi)，以形成與該肖特基二極管的該陰極的歐姆接觸； 提供P-P區(qū)域的一光刻膠掩膜； 注入一 P-P區(qū)域于每一個該P型主體區(qū)域內(nèi)，以形成與該肖特基二極管的該P型主體區(qū)域的歐姆接觸； 形成一介電層于該襯底之上；以及 形成金屬結(jié)構(gòu)于該介電層之上以提供該肖特基二極管的連接路徑。
20.根據(jù)權(quán)利要求19所述的方法，其中該肖特基二極管的一陰極包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一漏極，且其中一場平板結(jié)構(gòu)包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一柵極，且其中在操作上可以夾住在該高電壓η型區(qū)域中的電流路徑的該P型主體區(qū)域包含該低端金屬氧化物半導(dǎo)體場效晶體管結(jié)構(gòu)的一夾住區(qū)域。
【文檔編號】H01L27/06GK103456732SQ201210172695
【公開日】2013年12月18日 申請日期:2012年5月30日 優(yōu)先權(quán)日:2012年5月30日
【發(fā)明者】呂晉賢, 杜碩倫, 張晉偉, 詹景琳, 李明東 申請人:旺宏電子股份有限公司