專利名稱：降低n型摻雜和非摻雜多晶硅柵極刻蝕后形貌差異的方法
技術領域：
本發(fā)明涉及微電子技術領域，尤其涉及一種改進N型摻雜與非摻雜多晶硅柵極刻蝕后形貌差異的方法。
背景技術：
在65nm及以下的工藝技術中，一般要求器件中多晶硅柵極由N型摻雜和非摻雜兩種多晶硅組成。由于受N型離子摻雜的影響，N型摻雜多晶硅的刻蝕速率大于非摻雜的多晶硅刻蝕速率。自動終點檢測系統(tǒng)確認多晶硅柵極刻蝕結(jié)束的依據(jù)是N型摻雜與非摻雜多晶硅、柵極全部刻蝕的完成，當N型摻雜多晶硅由于較快的刻蝕速率提前完成刻蝕時，為進行非摻雜多晶硅的刻蝕，等離子體并未停止轟擊，會造成N型摻雜多晶硅柵極底部的損傷，形成缺陷(under-cut)。在這樣的工藝條件下，就會造成N型半導體與P型半導體器件之間的差異，影響產(chǎn)品的整體性能。65nm和55nm級多晶娃柵極普遍的刻蝕過程包括步驟一多晶娃柵極生長之后，硅片表面再生長一層用作刻蝕阻擋層的硬掩膜層。步驟二 經(jīng)過光刻，涂上運用于多晶硅柵極刻蝕的光刻膠。步驟三開始進入刻蝕步驟，首先是刻蝕防反射層。步驟四刻蝕硬掩模層。步驟五在刻蝕機臺中，去光刻膠。步驟六刻蝕多晶硅形成多晶硅柵極。在形成多晶娃柵極的刻蝕過程中，由于N型摻雜的多晶娃刻蝕速率大于非摻雜的多晶娃刻蝕,在刻蝕的過程中，兩者的刻蝕形貌會形成差異。

發(fā)明內(nèi)容
本發(fā)明提供一種改進N型摻雜與非摻雜多晶硅柵極刻蝕后形貌差異的方法，利用形成N型摻雜多晶硅柵極上較厚的硬掩膜層，來彌補由于N型摻雜多晶硅刻蝕速率大于非摻雜多晶硅刻蝕速率而造成N型與非摻雜多晶硅柵極刻蝕后形貌差異的方法。為了實現(xiàn)上述目的，本發(fā)明提供降低N型摻雜和非摻雜多晶硅柵極刻蝕后形貌差異的方法，其特征在于，包括以下順序步驟步驟I :在具有N型摻雜多晶硅和非摻雜多晶硅的襯底板上沉積一層硬掩膜層，分別形成N型摻雜多晶硅硬掩膜層和非摻雜多晶硅硬掩膜層，對非摻雜多晶硅硬掩膜層進行刻蝕使得其厚度小于N型摻雜多晶硅硬掩膜層。步驟2 :在不同厚度的N型摻雜多晶硅硬掩膜層和非摻雜多晶硅硬掩膜層上沉積一防反射層，對整個器件進行預設定圖案進行刻蝕，刻蝕至露出N型摻雜多晶硅為止。步驟3 :去除刻蝕過程留下在器件表面的殘留物，后對器件進行刻蝕分別形成N型摻雜多晶娃柵極和非摻雜多晶娃柵極。本發(fā)明提供的一優(yōu)選實施例中，其中所述非摻雜多晶硅硬掩膜層和N型摻雜多晶硅硬掩膜層之間的厚度差值通過以下公式計算
權(quán)利要求
1.降低N型摻雜和非摻雜多晶硅柵極刻蝕后形貌差異的方法，其特征在于，包括以下順序步驟 步驟I :在具有N型摻雜多晶硅和非摻雜多晶硅的襯底板上沉積一層硬掩膜層，分別形成N型摻雜多晶硅硬掩膜層和非摻雜多晶硅硬掩膜層，對非摻雜多晶硅硬掩膜層進行刻蝕使得其厚度小于N型摻雜多晶硅硬掩膜層； 步驟2 :在不同厚度的N型摻雜多晶硅硬掩膜層和非摻雜多晶硅硬掩膜層上沉積一防反射層，對整個器件進行預設定圖案進行刻蝕，刻蝕至露出N型摻雜多晶硅為止； 步驟3 :去除刻蝕過程留下在器件表面的殘留物，后對器件進行刻蝕分別形成N型摻雜多晶硅柵極和非摻雜多晶硅柵極。
2.根據(jù)權(quán)利要求I所述方法，其特征在于，所述非摻雜多晶硅硬掩膜層和N型摻雜多晶硅硬掩膜層之間的厚度差值通過以下公式計算 其中T 為厚度差， ER — 為硬掩膜層刻蝕速度， ERppolyjffl為非摻雜多晶硅刻蝕速度， TPlroly—eteh為需要被刻蝕的非摻雜多晶硅的厚度，Tpptjly eteh通過以下公式計算 T= T Ppoly_etchPpoly_remain 其中:TPpoly remain為常規(guī)技術中非摻雜多晶硅刻蝕剩余量，Tppoly --通過以下公式計算 /,7 T— Tpp°ly p°h TPpoly _ remain — poly J7T>poly ^^Npoly pofy 其中=Tptjly為多晶硅總厚度， ERppoly—poly 為非摻雜多晶硅刻蝕速率， EI^Npoly—poly 為N型摻雜多晶硅刻蝕速率。
3.根據(jù)權(quán)利要求I所述方法，其特征在于，所述非摻雜多晶硅硬掩膜層刻蝕時間通過以下公式計算 J1 rrr.HM Ppolv Timemt_e,ck =T^-^ m i HM 其中=Timeffl rtdl為非摻雜多晶硅硬掩膜層刻蝕時間， ER — 為硬掩膜層刻蝕速率， Vppoly為需要被刻蝕除去非摻雜多晶硅硬掩膜層的厚度，Vppoly通過以下公式計算 Ili rp_ L!、HM ―麗 HM — Ppoly _ J7 71^ Ppoly—etch 其中T HM—Ppoly 為厚度差， ER — 為硬掩膜層刻蝕速度， ERppolyjffl為非摻雜多晶硅刻蝕速度， TPlroly—eteh為需要被刻蝕的非摻雜多晶硅的厚度，Tpptjly eteh通過以下公式計算T= TPpoly_etchPpoly_remain其中=Tpptjly _in為常規(guī)技術中非摻雜多晶硅刻蝕剩余，Tpptjly _in通過以下公式計算
全文摘要
本發(fā)明提供降低N型摻雜和非摻雜多晶硅柵極刻蝕后形貌差異的方法，包括以下順序步驟在具有N型摻雜多晶硅和非摻雜多晶硅的襯底板上沉積一層硬掩膜層，分別形成N型摻雜多晶硅硬掩膜層和非摻雜多晶硅硬掩膜層，對非摻雜多晶硅硬掩膜層進行刻蝕使得其厚度小于N型摻雜多晶硅硬掩膜層。在不同厚度的N型摻雜多晶硅硬掩膜層和非摻雜多晶硅硬掩膜層上沉積一防反射層，對整個器件進行預設定圖案進行刻蝕，刻蝕至露出N型摻雜多晶硅為止。去除刻蝕過程留下在器件表面的殘留物，后對器件進行刻蝕分別形成N型摻雜多晶硅柵極和非摻雜多晶硅柵極。
文檔編號H01L21/28GK102709166SQ201210163138
公開日2012年10月3日 申請日期2012年5月22日 優(yōu)先權(quán)日2012年5月22日
發(fā)明者唐在峰 申請人:上海華力微電子有限公司