本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效降低柵極側(cè)墻寄生電容的半導(dǎo)體器件及其制造方法。

背景技術(shù)：
通常認(rèn)為MOSFET中至少存在兩種寄生電容——pn結(jié)電容和覆蓋電容，前者是源漏區(qū)與襯底之間形成的寄生pn結(jié)電容，后者是柵極與源漏之間因?yàn)榫植扛采w而形成的寄生電容，這兩種電容均是沿垂直襯底表面分布，并嚴(yán)重影響了器件的電學(xué)性能。隨著器件尺寸持續(xù)縮減以及精細(xì)加工能力提高，覆蓋電容逐漸因?yàn)閷?duì)于覆蓋區(qū)域面積的控制而有效縮減。襯底的pn結(jié)電容則采用例如SOI等襯底隔離技術(shù)而有效控制。但是，柵極與源漏區(qū)特別是源漏區(qū)上金屬硅化物接觸之間還存在著平行于襯底表面分布的寄生電容——柵極側(cè)墻電容。隨著器件尺寸縮減帶來(lái)的側(cè)墻厚度減薄，該側(cè)墻電容逐漸增大，直至超越前兩種寄生電容而成為制約器件性能的重要參數(shù)。側(cè)墻電容取決于工藝條件實(shí)現(xiàn)的側(cè)墻幾何形狀以及形成側(cè)墻的材料。傳統(tǒng)上，柵極側(cè)墻由介電常數(shù)較大的氮化硅制成，提供了良好的絕緣隔離，但是由此帶來(lái)了較大的側(cè)墻電容。為此，亟需改進(jìn)上述柵極側(cè)墻從而降低柵極側(cè)墻寄生電容，有效提高器件性能。

技術(shù)實(shí)現(xiàn)要素：
由上所述，本發(fā)明的目的在于提供一種能降低柵極側(cè)墻寄生電容、有效提高器件性能的半導(dǎo)體器件及其制造方法。為此，本發(fā)明提供了一種半導(dǎo)體器件，包括襯底、襯底上的柵極堆疊結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)兩側(cè)的柵極側(cè)墻結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)和柵極側(cè)墻結(jié)構(gòu)兩側(cè)的襯底中的源漏區(qū)，其特征在于：柵極側(cè)墻結(jié)構(gòu)中包括至少一個(gè)由空氣填充的柵極側(cè)墻空隙。其中，柵極側(cè)墻結(jié)構(gòu)包括由氮化硅、氮氧化硅制成的第一和第三柵極側(cè)墻，以及夾設(shè)在第一和第三柵極側(cè)墻之間的至少一個(gè)由空氣填充的柵極側(cè)墻空隙。其中，源漏區(qū)包括輕摻雜的源漏延伸區(qū)以及重?fù)诫s源漏區(qū)。其中，源漏區(qū)上具有金屬硅化物。其中，柵極堆疊結(jié)構(gòu)包括柵極絕緣層、功函數(shù)調(diào)節(jié)金屬層以及電阻調(diào)節(jié)金屬層。本發(fā)明還提供了一種半導(dǎo)體器件制造方法，包括步驟：在襯底上形成偽柵極堆疊結(jié)構(gòu)；在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底上形成柵極側(cè)墻結(jié)構(gòu)，在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底中形成源漏區(qū)，其中柵極側(cè)墻結(jié)構(gòu)包括第一柵極側(cè)墻、第二柵極側(cè)墻、第三柵極側(cè)墻；刻蝕去除偽柵極堆疊結(jié)構(gòu)，留下柵極溝槽；在柵極溝槽中形成柵極堆疊結(jié)構(gòu)；刻蝕去除柵極側(cè)墻結(jié)構(gòu)中的第二柵極側(cè)墻，在柵極側(cè)墻結(jié)構(gòu)中形成至少一個(gè)由空氣填充的柵極側(cè)墻空隙。其中，第二柵極側(cè)墻包括碳基材料。其中，碳基材料包括非晶碳薄膜、氫化非晶碳薄膜。其中，形成柵極側(cè)墻結(jié)構(gòu)和源漏區(qū)的步驟進(jìn)一步包括：在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底上形成第一柵極側(cè)墻；以第一柵極側(cè)墻為掩膜，執(zhí)行第一源漏離子注入，在偽柵極堆疊結(jié)構(gòu)兩側(cè)的襯底中形成輕摻雜的源漏延伸區(qū)；在第一柵極側(cè)墻上形成第二柵極側(cè)墻；在第二柵極側(cè)墻上形成第三柵極側(cè)墻；以第三柵極側(cè)墻為掩膜，執(zhí)行第二源漏離子注入，形成重?fù)诫s源漏區(qū)。其中，在形成源漏區(qū)之后、刻蝕去除偽柵極堆疊結(jié)構(gòu)之前，進(jìn)一步包括步驟：在源漏區(qū)上形成金屬硅化物。其中，采用氧等離子體刻蝕去除第二柵極側(cè)墻。其中，形成柵極堆疊結(jié)構(gòu)的步驟進(jìn)一步包括：在柵極溝槽中的柵極絕緣層上沉積功函數(shù)調(diào)節(jié)金屬層；在功函數(shù)調(diào)節(jié)金屬層上沉積電阻調(diào)節(jié)金屬層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，采用碳基材料形成犧牲側(cè)墻，刻蝕去除犧牲側(cè)墻之后形成了空氣隙，有效降低了側(cè)墻的整體介電常數(shù)，因而降低了柵極側(cè)墻寄生電容，提高了器件性能。附圖說(shuō)明以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中：圖1至圖15為依照本發(fā)明的半導(dǎo)體器件制造方法的各個(gè)步驟的剖面示意圖。具體實(shí)施方式以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了可有效降低側(cè)墻寄生電容的半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。圖1至圖15為依照本發(fā)明的半導(dǎo)體器件制造方法的各個(gè)步驟的剖面示意圖。參照?qǐng)D1、圖2，在襯底1上形成偽柵極堆疊結(jié)構(gòu)2。提供襯底1，例如為硅基材料，包括體硅(Si)、絕緣體上硅(SOI)、SiGe、SiC、應(yīng)變硅、硅納米管等等。優(yōu)選地，選用體硅或SOI作為襯底1，以便與CMOS工藝兼容。如圖1所示，在襯底1上采用LPCVD、PECVD、HDPCVD、ALD、MBE、濺射等常規(guī)方法依次沉積柵極絕緣層2A、偽柵極層2B、偽柵極蓋層2C。柵極絕緣層2A可以是常規(guī)的氧化硅，也即作為墊氧化層，在后柵工藝中用于保護(hù)襯底溝道區(qū)不被過(guò)刻蝕，去除偽柵極以及柵極絕緣層2A形成柵極溝槽之后再重新填充高k材料形成最終的柵極絕緣層。柵極絕緣層2A也可以是高k材料，形成之后不再去除，而是直接保留作為最終的柵極絕緣層2A。高k材料包括但不限于氮化物(例如SiN、AIN、TiN)、金屬氧化物(主要為副族和鑭系金屬元素氧化物，例如Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、鈣鈦礦相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。偽柵極層2B為硅基材料，包括多晶硅、非晶硅、徽晶硅。偽柵極蓋層2C為硬度較高的材料，用于保護(hù)、控制偽柵極層2B的形狀，其材質(zhì)例如為氮化硅、氮氧化硅、DLC等等，但是如果后續(xù)光刻/刻蝕控制精準(zhǔn)的話，偽柵極蓋層2C也可以省略，因此偽柵極堆疊結(jié)構(gòu)2實(shí)質(zhì)上可以僅包括柵極絕緣層(墊氧化層)2A、偽柵極層2B。如圖2所示，光刻/刻蝕柵極絕緣層2A、偽柵極層2B和偽柵極蓋層2C，形成了偽柵極堆疊結(jié)構(gòu)2。參照?qǐng)D3至圖5，在偽柵極堆疊結(jié)構(gòu)2兩側(cè)襯底上形成多層的柵極側(cè)墻3，執(zhí)行源漏摻雜離子注入，在柵極側(cè)墻3兩側(cè)的襯底1中形成源漏區(qū)4，其中多層的柵極側(cè)墻3中至少包括碳基材料的犧牲側(cè)墻3B。如圖3所示，先采用LPCVD、PECVD、HDPCVD、ALD、MBE、濺射等常規(guī)方法沉積然后再刻蝕，在偽柵極堆疊結(jié)構(gòu)2兩側(cè)襯底1上形成第一柵極側(cè)墻3A，其材質(zhì)例如為氮化硅、氮氧化硅等等硅基材料；以偽柵極堆疊結(jié)構(gòu)2以及第一偽柵極側(cè)墻3A為掩膜，執(zhí)行第一次源漏離子注入，在第一偽柵極側(cè)墻3A兩側(cè)襯底1中形成輕摻雜的源漏延伸區(qū)4A以及暈狀源漏摻雜區(qū)(未示出)。摻雜離子的種類、劑量、能量依照MOSFET類型以及結(jié)深而定，在此不再贅述。如圖4所示，先采用陰極射線沉積、射頻濺射、離子束沉積、MVPECVD、RFPECVD、HDPCVD等方法沉積然后再刻蝕，在第一柵極側(cè)墻3A上形成第二柵極側(cè)墻3B，其材質(zhì)為碳基材料，包括非晶碳薄膜(a-C)、氫化非晶碳薄膜(a-C:H)。優(yōu)選地，采用HDPCVD獲得共形性效果較好的非晶碳或氫化非晶碳薄膜。第二柵極側(cè)墻3B用于在稍后刻蝕過(guò)程中犧牲去除以形成柵極側(cè)墻空隙，從而以相對(duì)介電常數(shù)為1的空氣來(lái)有效降低柵極側(cè)墻的寄生電容，因此第二柵極側(cè)墻3B也可以稱作犧牲側(cè)墻。如圖5所示，先采用LPCVD、PECVD、HDPCVD、ALD、MBE、濺射等常規(guī)方法沉積然后再刻蝕，在第二柵極側(cè)墻3B上形成第三柵極側(cè)墻3C，其材質(zhì)為氮化硅、氮氧化硅等硅基材料。以第三柵極側(cè)墻3C為掩膜，執(zhí)行第二次源漏離子注入，在第三柵極側(cè)墻3C兩側(cè)的襯底1中形成重?fù)诫s的源漏區(qū)4B。第二次摻雜離子的種類與第一次相同，劑量、能量更大從而形成重?fù)诫s區(qū)。優(yōu)選地，參照?qǐng)D6，在源漏區(qū)4上采用濺射、MOCVD等常規(guī)形成金屬硅化物5。在整個(gè)器件上沉積金屬層(未示出)，其材質(zhì)例如是鎳基金屬，包括Ni、NiPt、NiCo、NiPtCo，厚度例如1～10nm，隨后在例如450～550℃下退火，使得金屬層與源漏區(qū)4中的Si反應(yīng)形成金屬硅化物5，用于降低器件的源漏電阻。金屬硅化物5例如NiSi、NiPtSi、NiCoSi、NiPtCoSi等等，其厚度例如1～30nm。之后，參照?qǐng)D7至圖13，去除偽柵極堆疊結(jié)構(gòu)2，形成柵極溝槽，填充形成柵極堆疊結(jié)構(gòu)7。參照?qǐng)D7，在整個(gè)器件上采用LPCVD、PECVD、HDPCVD、旋涂等常規(guī)方法沉積層間介質(zhì)層(ILD)6。ILD6材質(zhì)例如為氧化硅或低k材料，低k材料包括但不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、無(wú)機(jī)低k材料(例如無(wú)定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F多孔無(wú)定形碳、多孔金剛石、多孔有機(jī)聚合物)。參照?qǐng)D8、圖9，平坦化ILD6以及偽柵極蓋層2C，直至暴露偽柵極層2B。如圖8所示，執(zhí)行第一CMP，平坦化處理低k材料的ILD6，直至暴露氮化物材質(zhì)的偽柵極蓋層2C。隨后如圖9所示，更換CMP研磨液、研磨墊以及終止條件，執(zhí)行第二CMP，平坦化處理偽柵極蓋層2C，直至暴露硅基材料的偽柵極層2B。參照?qǐng)D10，刻蝕去除偽柵極層2B，形成柵極溝槽2D。如圖10所示，采用例如氟基、氧基、溴基等等離子體刻蝕的干法刻蝕，或者采用KOH、TMAH的濕法刻蝕液腐蝕，去除硅材料的偽柵極層2B，直至暴露墊氧化層/柵極絕緣層2A最終形成了柵極溝槽2D。參照?qǐng)D11，在柵極溝槽2D中的柵極絕緣層2A以及ILD6上沉積功函數(shù)調(diào)節(jié)金屬層7A。層7A的材質(zhì)例如為TiN、TaN。參照?qǐng)D12，在功函數(shù)調(diào)節(jié)金屬層7A上沉積電阻調(diào)節(jié)金屬層7B。層7B的材質(zhì)例如為Ti、Ta、W、Al、Cu、Mo等等。參照?qǐng)D13，平坦化層7B、7A直至暴露ILD6，填充了柵極溝槽2D的層7A、7B共同構(gòu)成了MOSFET的最終的柵極堆疊結(jié)構(gòu)7。之后，參照?qǐng)D14，刻蝕去除第二柵極側(cè)墻3B，形成了柵極側(cè)墻空隙3D。采用干法刻蝕，例如氧等離子體刻蝕，去除碳基材料的第二柵極側(cè)墻3B，直至暴露襯底1。由于第二柵極側(cè)墻3B為上述碳基材料，在氧等離子體刻蝕過(guò)程中，非晶碳會(huì)與氧反應(yīng)形成二氧化碳?xì)怏w，氫化非晶碳會(huì)與氧氣反應(yīng)形成二氧化碳和水蒸氣，從而刻蝕去除，而硅基材質(zhì)的襯底1初步反應(yīng)形成氧化硅之后就覆蓋在襯底1表面從而阻擋了進(jìn)一步反應(yīng)刻蝕，因此可以說(shuō)襯底1基本不參與反應(yīng)或者基本不被刻蝕。在刻蝕第二柵極側(cè)墻3B過(guò)程中原生的少許氧化物對(duì)3B的介電常數(shù)影響很小，可以不去除或采用HF基刻蝕液濕法去除。優(yōu)選地，HF基刻蝕液例如稀釋HF(DHF)、緩釋刻蝕液(BOE，HF與NH4F的混合溶液)，此外還可以添加硫酸、雙氧水等強(qiáng)氧化劑以提高腐蝕速度。去除了第二柵極側(cè)墻3B之后，形成空氣填充的柵極側(cè)墻空隙3D，其具有較低的(為1)的相對(duì)介電常數(shù)，因而可以有效降低柵極側(cè)墻寄生電容。值得注意的是，雖然本發(fā)明實(shí)施例中僅列舉了形成一個(gè)空隙3D，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)知曉，可以形成例如3A/3B/3A/3B/3C等等的更多層的層疊結(jié)構(gòu)，刻蝕之后形成更多層的空隙3D。之后，參照?qǐng)D15，完成后續(xù)工序。在整個(gè)器件上沉積例如SiN、SiON材質(zhì)的接觸刻蝕停止層(CESL)8，與相同材質(zhì)的第一和第三柵極側(cè)墻3A/3C相接合，從而封閉了柵極側(cè)墻空隙3D。沉積第二ILD9，刻蝕第二ILD9、CESL8以及ILD6形成源漏接觸孔，在源漏接觸孔中填充金屬和/或金屬氮化物形成源漏接觸塞10，沉積第三ILD11并刻蝕形成引線孔，在引線孔中填充金屬形成引線12，構(gòu)成器件的字線或位線，完成最終的器件結(jié)構(gòu)。如圖15所示，最終的器件結(jié)構(gòu)包括：襯底1，襯底1上的柵極堆疊結(jié)構(gòu)2A/7A/7B，柵極堆疊結(jié)構(gòu)兩側(cè)的柵極側(cè)墻結(jié)構(gòu)3A/3D/3C，柵極側(cè)墻結(jié)構(gòu)兩側(cè)襯底1中的源漏區(qū)4A/4B，其中，柵極側(cè)墻結(jié)構(gòu)至少包括一個(gè)空氣填充的柵極側(cè)墻空隙3D。值得注意的是，雖然本發(fā)明采用了硅基材料的偽柵極2B，但是也可以采用與第二柵極層或犧牲柵極層3B相同的碳基材料，采用氧等離子體干法刻蝕來(lái)去除偽柵極2B，從而無(wú)需墊氧化層2A而可以有效保護(hù)襯底溝道區(qū)，進(jìn)一步簡(jiǎn)化工藝、提高器件可靠性。依照本發(fā)明的半導(dǎo)體器件及其制造方法，采用碳基材料形成犧牲側(cè)墻，刻蝕去除犧牲側(cè)墻之后形成了空氣隙，有效降低了側(cè)墻的整體介電常數(shù)，因而降低了柵極側(cè)墻寄生電容，提高了器件性能。盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。