專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件及其制造方法，尤其涉及一種具有三維(3D)結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件及其制造方法。
背景技術(shù)：
當(dāng)快閃存儲(chǔ)器件工作時(shí)，若大量電流從多個(gè)位線(xiàn)流向耦接到公共源極線(xiàn)的源極接 觸插塞時(shí)，貝1J出現(xiàn)源極線(xiàn)彈跳現(xiàn)象(bouncing phenomenon),其中公共源極線(xiàn)的電壓由于源極接觸插塞的電阻而發(fā)生偏移。源極線(xiàn)彈跳現(xiàn)象使快閃存儲(chǔ)器件的特性退化。下文將詳細(xì)描述由于源極線(xiàn)彈跳現(xiàn)象導(dǎo)致的快閃存儲(chǔ)器件特性的退化。快閃存儲(chǔ)器件的存儲(chǔ)器單元陣列包括多個(gè)存儲(chǔ)串。每個(gè)存儲(chǔ)串包括串聯(lián)耦接的存儲(chǔ)器單元。此外，存儲(chǔ)串的漏極耦接到位線(xiàn)。耦接到各個(gè)位線(xiàn)的多個(gè)存儲(chǔ)串通過(guò)源極接觸插塞共同耦接到公共源極線(xiàn)。此外，形成存儲(chǔ)串的每個(gè)存儲(chǔ)器單元的柵極耦接到字線(xiàn)。為了在選中的存儲(chǔ)器單元中寫(xiě)入數(shù)據(jù)，在設(shè)定的次數(shù)內(nèi)重復(fù)地執(zhí)行編程操作和驗(yàn)證操作，直到完成對(duì)所選存儲(chǔ)器單元的編程為止。在驗(yàn)證操作中，耦接到選中的存儲(chǔ)器單元的位線(xiàn)的電壓被預(yù)充電至高電平。接著，通過(guò)向耦接到選中的存儲(chǔ)器單元的字線(xiàn)施加驗(yàn)證電壓，根據(jù)位線(xiàn)的電壓是否改變來(lái)確定選中的存儲(chǔ)器單元是否被編程。即，當(dāng)選中的存儲(chǔ)器單元的閾值電壓為驗(yàn)證電壓或更高(即，選中的存儲(chǔ)器單元已被編程)時(shí)，位線(xiàn)的電壓保持在高電平。若選中的存儲(chǔ)器單元的閾值電壓未到達(dá)驗(yàn)證電壓(即，選中的存儲(chǔ)器單元尚未被編程)，則將位線(xiàn)耦接到公共源極線(xiàn)并因此使位線(xiàn)的電壓從預(yù)充電電平放電到接地電壓。此時(shí)，若公共源極線(xiàn)的電壓由于對(duì)公共源極線(xiàn)和耦接到位線(xiàn)的存儲(chǔ)串進(jìn)行耦接的源極接觸插塞的電阻而升高，則選中的存儲(chǔ)器單元的源極電壓也升高。取決于耦接到字線(xiàn)的未選擇的存儲(chǔ)器單元的編程狀態(tài)，公共源極線(xiàn)的電壓可能發(fā)生偏移。例如，若對(duì)處于其中耦接到字線(xiàn)的所有未選中的存儲(chǔ)器單元均未被編程的狀態(tài)下的選中的存儲(chǔ)器單元執(zhí)行驗(yàn)證操作，則公共源極線(xiàn)的電壓會(huì)升高。因此，選中的存儲(chǔ)器單元可能被驗(yàn)證為已編程，因?yàn)?，盡管選中的存儲(chǔ)器單元未被編程，但是位線(xiàn)的電壓沒(méi)有從預(yù)充電電平放電。可以通過(guò)隨后的編程操作對(duì)耦接到字線(xiàn)的所有未選中的存儲(chǔ)器單元進(jìn)行編程。在這種情況下，若對(duì)所選存儲(chǔ)器單元執(zhí)行讀取操作，則所選存儲(chǔ)器單元的閾值電壓可被讀出為低于驗(yàn)證操作中的電壓，因?yàn)榕c未選中的存儲(chǔ)器單元沒(méi)有被編程時(shí)的噪聲相比，由于公共源極線(xiàn)而引起的噪聲減小。會(huì)出現(xiàn)編程不足的單元，所述編程不足的單元被確定為已被編程了，但是由于如上述其中公共源極線(xiàn)的電壓根據(jù)外圍單元的編程狀態(tài)而被偏移的源極線(xiàn)彈跳現(xiàn)象，所述單元尚未編程。對(duì)于特定的編程狀態(tài)，編程不足的單元增加了存儲(chǔ)器單元的閾值電壓分布寬度。根據(jù)耦接到公共源極線(xiàn)的源極接觸插塞的電阻的增大，上述導(dǎo)致快閃存儲(chǔ)器件的特性退化的源極線(xiàn)彈跳現(xiàn)象會(huì)變得更為嚴(yán)重。在其中將存儲(chǔ)器單元在垂直于半導(dǎo)體襯底的方向上層疊以增大存儲(chǔ)器單元的集成度的3D結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件中，在結(jié)構(gòu)特性方面，將多個(gè)單元串共同耦接到具有高電阻的源極接觸插塞。因此，在3D結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件中，源極線(xiàn)彈跳現(xiàn)象變得更為嚴(yán)重。于是，需要一種改善源極線(xiàn)彈跳現(xiàn)象的方法。

發(fā)明內(nèi)容
本發(fā)明的例示性實(shí)施例涉及一種可以改善源極線(xiàn)彈跳現(xiàn)象的具有3D結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件及其制造方法。根據(jù)本發(fā)明的一個(gè)方面，一種半導(dǎo)體存儲(chǔ)器件包括多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊被形成于包括源極區(qū)的襯底之上并由縫隙彼此隔開(kāi)；多個(gè)位線(xiàn)，所述多個(gè)位線(xiàn)耦接到存儲(chǔ) 塊的串并被設(shè)置在存儲(chǔ)塊之上；以及形成于縫隙內(nèi)的源極接觸線(xiàn)，所述源極接觸線(xiàn)分別耦接到源極區(qū)并被設(shè)置在與多個(gè)位線(xiàn)交叉的方向上。根據(jù)本發(fā)明的另一個(gè)方面，一種制造半導(dǎo)體存儲(chǔ)器件的方法包括以下步驟在包括源極區(qū)的襯底之上形成由縫隙彼此隔開(kāi)的多個(gè)存儲(chǔ)塊；形成設(shè)置在縫隙內(nèi)并分別耦按到源極區(qū)的源極接觸線(xiàn)；以及，在包括源極接觸線(xiàn)的結(jié)構(gòu)之上形成多個(gè)位線(xiàn)。


圖I為半導(dǎo)體存儲(chǔ)器件的平面圖；圖2A為沿圖I的線(xiàn)‘A’截取的所述半導(dǎo)體存儲(chǔ)器件的截面圖；圖2B為沿圖I的線(xiàn)‘B’截取的所述半導(dǎo)體存儲(chǔ)器件的截面圖；圖3為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖；圖4為圖3中部分‘C’的示意性透視圖；圖5A至圖IlA為平面圖，示出制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的方法;圖5B至圖IlB為沿圖5A至圖IlA的線(xiàn)1_1’截取的所述半導(dǎo)體存儲(chǔ)器件的截面圖；圖12為沿圖IlA的線(xiàn)11-11’截取的所述半導(dǎo)體存儲(chǔ)器件的截面圖；圖13為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖；圖14A至14E為透視圖，示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體存儲(chǔ)器件及其制造方法；圖15A至15C為截面圖，示出根據(jù)本發(fā)明第四實(shí)施例的制造半導(dǎo)體存儲(chǔ)器件的方法；以及圖16為根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)的示意性框圖。
具體實(shí)施例方式下文將參照附圖詳細(xì)描述本發(fā)明的一些例示性實(shí)施例。提供附圖以使本領(lǐng)域的技術(shù)人員能夠理解本發(fā)明的實(shí)施方式的范圍。
圖I為半導(dǎo)體存儲(chǔ)器件的平面圖。參照?qǐng)D1，由縫隙10將半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)塊MB彼此隔開(kāi)。每個(gè)存儲(chǔ)塊MB的兩端A和B的每個(gè)均具有臺(tái)階結(jié)構(gòu)，從而將接觸插塞耦接到各個(gè)層的導(dǎo)電層。圖2A為沿圖I的線(xiàn)‘A’截取的半導(dǎo)體存儲(chǔ)器件的截面圖，圖2B為沿圖I的線(xiàn)‘B’截取的半導(dǎo)體存儲(chǔ)器件的截面圖。參照?qǐng)D2A和2B，為了通過(guò)在關(guān)于半導(dǎo)體襯底21的垂直方向上層疊存儲(chǔ)器單元以實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)器件的高度集成，在包括源極區(qū)S的半導(dǎo)體襯底21之上形成第一至第三層疊結(jié)構(gòu)MLl、ML2和ML3。第一層疊結(jié)構(gòu)MLl包括形成 于源極區(qū)S上的第一絕緣層23、形成于第一絕緣層23上并由導(dǎo)電層形成的下選擇柵極層LSG以及形成于下選擇柵極層LSG上的第二絕緣層25。第二層疊結(jié)構(gòu)ML2形成于第一層疊結(jié)構(gòu)MLl上，并且通過(guò)交替地層疊多個(gè)單元柵極層26(即，導(dǎo)電層)和多個(gè)絕緣層27形成。第三層疊結(jié)構(gòu)ML3形成于第二層疊結(jié)構(gòu)ML2上。第三層疊結(jié)構(gòu)ML3包括第三絕緣層28、形成于第三絕緣層28上并由導(dǎo)電層形成的上選擇柵極層USG以及形成于上選擇柵極層USG上的第四絕緣層29。通過(guò)縫隙10將第一至第三層疊結(jié)構(gòu)ML1、ML2和ML3分為多個(gè)存儲(chǔ)塊MB，如圖I所示。此外,第一至第三層疊結(jié)構(gòu)ML1、ML2和ML3的每個(gè)的兩端A和B均具有臺(tái)階結(jié)構(gòu)，從而將接觸插塞耦接到第一至第三層疊結(jié)構(gòu)MLl、ML2和ML3的導(dǎo)電層LSG、26和USG。通過(guò)對(duì)第一和第二層疊結(jié)構(gòu)MLl和ML2進(jìn)行臺(tái)階式圖案化來(lái)形成臺(tái)階結(jié)構(gòu)，使得下導(dǎo)電層LSG的兩端比上導(dǎo)電層(例如，26)的兩端更為突出。對(duì)第一和第二層疊結(jié)構(gòu)MLl和ML2的臺(tái)階式圖案化的工藝被稱(chēng)為減薄工藝。通過(guò)重復(fù)執(zhí)行使用光致抗蝕劑圖案作為刻蝕阻擋層的刻蝕工藝并且逐步減小光致抗蝕劑圖案的寬度以在導(dǎo)電層LSG和26之間產(chǎn)生臺(tái)階，從而執(zhí)行所述減薄工藝。盡管未示出，但是接觸插塞被耦接到延伸為臺(tái)階結(jié)構(gòu)的導(dǎo)電層(LSG、26和USG)，并且向其施加來(lái)自電壓源的信號(hào)。接觸插塞穿透覆蓋第一至第三層疊結(jié)構(gòu)ML1、ML2和ML3的層間電介質(zhì)層31。另外，由于臺(tái)階結(jié)構(gòu)，在存儲(chǔ)塊MB的兩端暴露出源極區(qū)S。通孔接觸插塞33耦接到源極區(qū)S，從而將來(lái)自層間電介質(zhì)層31的公共源極線(xiàn)35的信號(hào)供應(yīng)給源極區(qū)S。在穿透層間電介質(zhì)層31的接觸孔內(nèi)形成通孔接觸插塞33。通孔接觸插塞33具有高電阻，因?yàn)樾纬捎型捉佑|插塞33的區(qū)域較窄。本發(fā)明的例示性實(shí)施例涉及一種具有耦接到電阻低于通孔接觸插塞33的源極區(qū)S的結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件及其制造方法。下文將詳細(xì)描述本發(fā)明的一些例示性實(shí)施例。圖3為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖。參照?qǐng)D3，通過(guò)縫隙110將半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)塊MB彼此隔開(kāi)。在本發(fā)明中，在每個(gè)縫隙110內(nèi)形成耦接到源極區(qū)S的源極接觸線(xiàn)131。源極接觸線(xiàn)131在層疊結(jié)構(gòu)的層疊方向上并且在垂直于半導(dǎo)體襯底101的方向上形成在存儲(chǔ)塊MB之間。源極接觸線(xiàn)131為從半導(dǎo)體襯底101向上延伸的薄板的形式。因此，根據(jù)一個(gè)實(shí)例的源極接觸線(xiàn)131具有低于圖2A和2B的源極接觸插塞33的電阻，因?yàn)樗哂袑捰谠礃O接觸插塞33的面積。因此，通過(guò)形成于縫隙110內(nèi)并且被配置成具有寬于圖2A和2B的源極接觸插塞33的面積的源極接觸線(xiàn)131，可以改善源極線(xiàn)彈跳現(xiàn)象。圖4為圖3中部分‘C，的示意性透視圖。參照?qǐng)D4，根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件包括存儲(chǔ)塊MB。每個(gè)存儲(chǔ)塊MB包括以矩陣形式布置的多個(gè)串，并且每個(gè)串包括具有3D結(jié)構(gòu)的多層存儲(chǔ)器單元MC。每個(gè)串包括形成于所述源極區(qū)S之上的下選擇晶體管LST、形成于所述下選擇晶體管LST之上的上選擇晶體管UST以及層疊在下選擇晶體管LST和上選擇晶體管UST之間并且串聯(lián)耦接的存儲(chǔ)器單元MC。盡管示出了層疊有四個(gè)存儲(chǔ)器單元MC以形成一個(gè)串的實(shí)例，但是所層疊的用于形成串的存儲(chǔ)器單元MC的數(shù)量可以改變。可以通過(guò)向半導(dǎo)體襯底101注入特定深度的雜質(zhì)來(lái)形成源極區(qū)S，或者可以通過(guò)對(duì)形成于半導(dǎo)體襯底101上的摻雜多晶硅層進(jìn)行圖案化來(lái)形成源極區(qū)S。可以將源極區(qū)S分配給一個(gè)或更多個(gè)存儲(chǔ)塊MB。形成下選擇晶體管LST的第一垂直通道層CHl以穿透形成于源極區(qū)S上的第一層疊結(jié)構(gòu)MLl，并且所述第一垂直通道層CHl形成于暴露出源極區(qū)S的第一孔內(nèi)。第一層疊結(jié)構(gòu)MLl包括形成于源極區(qū)S上的第一絕緣層103、形成于第一絕緣層103上且由導(dǎo)電層形成
的下選擇柵極層LSG以及形成于下選擇柵極層LSG上的第二絕緣層105。在每個(gè)第一孔的內(nèi)壁上形成管狀的第一柵絕緣層151。第一垂直通道層CHl隔著第一柵絕緣層151而被下選擇柵極層LSG包圍。多層存儲(chǔ)器單元MC的第二垂直通道層CH2被形成為穿透形成于第一層疊結(jié)構(gòu)MLl上的第二層疊結(jié)構(gòu)ML2，并且所述第二垂直通道層CH2分別形成于暴露出第一垂直通道層CHl的第二孔內(nèi)。第二層疊結(jié)構(gòu)ML2包括交替地層疊在第一層疊結(jié)構(gòu)MLl之上的單元柵極層106和絕緣層107。每個(gè)單元柵極層106由導(dǎo)電層形成。在每個(gè)第二孔的內(nèi)壁上形成管狀的電荷阻擋層、電荷俘獲層153和隧道電介質(zhì)層。盡管未不出電荷阻擋層和隧道電介質(zhì)層，但示出了位于電荷阻擋層和隧道電介質(zhì)層之間的電荷俘獲層153。第二垂直通道層CH2被單元柵極層106包圍。存儲(chǔ)器單元MC形成于單元柵極層106和第二垂直通道層CH2的各個(gè)交叉處，并且被單元柵極層106包圍。電荷俘獲層153充當(dāng)實(shí)質(zhì)上的數(shù)據(jù)存放處，并且用于通過(guò)在俘獲位置俘獲或從俘獲位置釋放電荷來(lái)存儲(chǔ)或擦除數(shù)據(jù)。電荷阻擋層(未示出)用于禁止存儲(chǔ)在電荷俘獲層153中的電荷移動(dòng)到單元柵極層106。當(dāng)電荷從第二垂直通道層CH2注入電荷俘獲層153時(shí)或當(dāng)存儲(chǔ)在電荷俘獲層153中的電荷移入第二垂直通道層CH2時(shí)，隧道電介質(zhì)層(未示出)發(fā)揮勢(shì)壘的作用。上選擇晶體管UST的第三垂直通道層CH3被形成為穿透形成于第二層疊結(jié)構(gòu)ML2上的第三層疊結(jié)構(gòu)ML3，并且所述第三垂直通道層CH3分別形成于暴露出第二垂直通道層CH2的第三孔中。第三層疊結(jié)構(gòu)ML3包括形成于第二層疊結(jié)構(gòu)ML2上的第三絕緣層113、形成于第三絕緣層113上且由導(dǎo)電層形成的上選擇柵極層USG以及形成于上選擇柵極層USG上的第四絕緣層115。在此結(jié)構(gòu)中，可以省略第三和第四絕緣層113和115。在每個(gè)第三孔的內(nèi)壁上形成管狀的第二柵絕緣層155。第三垂直通道層CH3隔著第二柵絕緣層155而被上選擇柵極層USG包圍。此外，包括順序地層疊的第一至第三垂直通道層CH1、CH2和CH3的垂直通道層CH從半導(dǎo)體襯底101垂直地突出，并且第三垂直通道層CH3耦接到各個(gè)位線(xiàn)BL。因此，多個(gè)位線(xiàn)BL被耦接到串。多個(gè)位線(xiàn)BL在一個(gè)方向上延伸。此外，包括順序地層疊的第一至第三層疊結(jié)構(gòu)ML1、ML2和ML3的層疊結(jié)構(gòu)ML被劃分成多個(gè)存儲(chǔ)塊。根據(jù)一個(gè)實(shí)例，通過(guò)縫隙110將第一和第二層疊結(jié)構(gòu)MLl和ML2劃分成多個(gè)存儲(chǔ)塊MB。在與位線(xiàn)BL交叉的方向形成源極接觸線(xiàn)131。由于每個(gè)源極接觸線(xiàn)131形成于縫隙110內(nèi)，所以源極接觸線(xiàn)131可以具有寬于在接觸孔內(nèi)形成的源極接觸插塞的面積。因此，源極接觸線(xiàn)131可以被形成為具有低于圖2A和2B的源極接觸插塞33的電阻并可以耦接到源極區(qū)S。因此，可以改善3D結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件中出現(xiàn)的源極線(xiàn)彈跳現(xiàn)象。源極接觸線(xiàn)131可以形成為穿透填充縫隙110內(nèi)部的塊絕緣層。此外，源極接觸線(xiàn)131耦接到設(shè)置在位線(xiàn)BL之上的公共源極線(xiàn)。在與位線(xiàn)BL相同的方向上，在每個(gè)存儲(chǔ)塊MB的兩端形成臺(tái)階結(jié)構(gòu)。可以經(jīng)由臺(tái)階結(jié)構(gòu)將接觸插塞耦接到導(dǎo)電層LSG、106和USG。圖5A至圖IlA為平面圖，示出制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的方法。圖5B至圖IlB為沿圖5A至圖IlA的線(xiàn)1-1’截取的半導(dǎo)體存儲(chǔ)器件的截面圖。圖12為沿圖IlA的線(xiàn)11-11’截取的半導(dǎo)體存儲(chǔ)器件的截面圖。 參照?qǐng)D5A和5B，形成包括源極區(qū)S的半導(dǎo)體襯底101?？梢酝ㄟ^(guò)在半導(dǎo)體襯底101中注入雜質(zhì)來(lái)形成源極區(qū)S，或者可以通過(guò)在半導(dǎo)體襯底101上形成用雜質(zhì)摻雜了的摻雜多晶硅層并隨后對(duì)摻雜多晶硅層進(jìn)行圖案化來(lái)形成源極區(qū)S。源極區(qū)S可以形成多個(gè)區(qū)域，并且可以根據(jù)芯片尺寸而以各種方式控制多個(gè)區(qū)域中的每一個(gè)。可以將用于形成阱區(qū)的雜質(zhì)注入半導(dǎo)體襯底101。若源極區(qū)S是通過(guò)注入雜質(zhì)形成，則源極區(qū)S形成于阱區(qū)內(nèi)。參照?qǐng)D6A和6B，在包括源極區(qū)S的半導(dǎo)體襯底101之上層疊用于第一層疊結(jié)構(gòu)MLl的第一絕緣層103、下選擇柵極層LSG以及第二絕緣層105。接著，通過(guò)刻蝕第一層疊結(jié)構(gòu)MLl 了形成暴露出源極區(qū)的第一孔。接著，在第一孔內(nèi)形成第一柵絕緣層。不僅在第一孔的內(nèi)壁上，而且在第一孔的底部暴露出的源極區(qū)S上和第一層疊結(jié)構(gòu)MLl頂部上形成第一柵絕緣層。通過(guò)刻蝕工藝，例如回蝕，去除形成于第一層疊結(jié)構(gòu)MLl的頂部和第一孔的底部的第一柵絕緣層，從而僅在例如第一孔的內(nèi)壁上保留第一柵絕緣層。接著，以多晶硅填充第一孔，從而形成耦接到源極區(qū)S的第一垂直通道層CHl。由此，形成下選擇晶體管LST。接著，在形成有第一垂直通道層CHl的第一層疊結(jié)構(gòu)MLl之上交替地層疊用于第二層疊結(jié)構(gòu)ML2的單元柵極層106和絕緣層107。取決于要層疊的存儲(chǔ)器單元的數(shù)量，單元柵極層106的數(shù)量和絕緣層107的數(shù)量可以發(fā)生各種變化。每個(gè)單元柵極層106均可以為硅層，并且每個(gè)絕緣層107均可以為氧化物層。接著，通過(guò)刻蝕第二層疊結(jié)構(gòu)ML2形成分別暴露出第一垂直通道層CHl的第二孔。接著，在第二孔的整個(gè)內(nèi)部循序地形成電荷阻擋層、電荷俘獲層153和隧道電介質(zhì)層。電荷阻擋層和隧道電介質(zhì)層可以由氧化硅層形成，而電荷俘獲層153可以由包括用作束縛電荷的俘獲器的氮化硅層形成。即，在第二孔內(nèi)形成氧化物/氮化物/氧化物(ONO)層。不僅在第二孔的內(nèi)壁上，而且在第二孔的底部暴露出的第一垂直通道CHl上和第二層疊結(jié)構(gòu)ML2的頂部上形成電荷阻擋層、電荷俘獲層153和隧道電介質(zhì)層。接著，通過(guò)刻蝕工藝，例如回蝕，去除形成于第二層疊結(jié)構(gòu)ML2的頂部和第二孔的底部的電荷阻擋層、電荷俘獲層153和隧道電介質(zhì)層，從而僅在例如第二孔的內(nèi)壁上保留電荷阻擋層、電荷俘獲層153和隧道電介質(zhì)層。接著，以多晶硅填充第二孔，從而形成分別耦接到第一垂直通道層CHl的第二垂直通道層CH2。由此，形成多層存儲(chǔ)器單元MC。為了將第一和第二層疊結(jié)構(gòu)MLl和ML2分成多個(gè)存儲(chǔ)塊，通過(guò)刻蝕第一和第二層疊結(jié)構(gòu)MLl和ML2形成縫隙110。通過(guò)縫隙110暴露出源極區(qū)S。在本發(fā)明的第一實(shí)施例中，縫隙110被形成為從源極區(qū)S的表面延伸到第二層疊結(jié)構(gòu)ML2(即，穿過(guò)多層存儲(chǔ)器單元)。參照?qǐng)D7A和7B，以塊絕緣層111填充縫隙的內(nèi)部。沉積塊絕緣層111以填充縫隙110內(nèi)部，并且隨后通過(guò)拋光工藝，例如化學(xué)機(jī)械拋光(CMP)，進(jìn)行拋光。塊絕緣層111可以由氧化物層形成。在形成塊絕緣層111之前，可以在第二層疊結(jié)構(gòu)ML2的頂部進(jìn)一步形成在拋光塊絕緣層111時(shí)充當(dāng)刻蝕停止層的氮化物層。存儲(chǔ)塊MB由塊絕緣層111彼此絕緣。接著，通過(guò)刻蝕源極區(qū)S頂部的塊絕緣層111，在縫隙110內(nèi)形成溝槽T。溝槽T被形成為暴露出源極區(qū)S。在一些實(shí)施例中，可以通過(guò)在整個(gè)表面上沉積塊絕緣層111并且隨后通過(guò)刻蝕工藝，例如回刻，去除形成于縫隙110的底部和第二層疊結(jié)構(gòu)ML2的頂部的塊絕緣層111來(lái)形成塊絕緣層111，從而僅在例如縫隙110的側(cè)壁上保留塊絕緣層111。因此，在每個(gè)縫隙110內(nèi)在塊絕緣層111之間限定溝槽T。形成導(dǎo)電層以填充溝槽T。導(dǎo)電層可以為多晶硅層、金屬層、金屬合金層或金屬硅化物層。金屬層可以由具有低電阻的鎢(W)或銅(Cu)制成，而金屬硅化物層可以由具有低電阻的硅化鎳(NiSix)或硅化鎢(WSix)制成。此處，X為自然數(shù)。通過(guò)化學(xué)機(jī)械拋光(CMP)來(lái)拋光導(dǎo)電層，從而僅在溝槽T內(nèi)保留導(dǎo)電層。因此，在各個(gè)溝槽T內(nèi)形成源極接觸線(xiàn)131。每個(gè)源極接觸線(xiàn)131耦接到源極區(qū)S并形成為與縫隙110具有相同的高度。在源極接觸線(xiàn)131和縫隙110的內(nèi)壁之間保留塊絕緣層111。盡管未示出，但是在由存儲(chǔ)塊分開(kāi)的第一和第二層疊結(jié)構(gòu)MLl和ML2的每個(gè)的兩端形成臺(tái)階結(jié)構(gòu)，使得下導(dǎo)電層LSG的兩端均延伸超出上導(dǎo)電層106的兩端。通過(guò)使用減薄工藝對(duì)第一和第二層疊結(jié)構(gòu)MLl和ML2進(jìn)行臺(tái)階式圖案化來(lái)形成臺(tái)階結(jié)構(gòu)。通過(guò)重復(fù)執(zhí)行刻蝕工藝來(lái)執(zhí)行減薄工藝，從而在導(dǎo)電層LSG和106的兩端形成臺(tái)階結(jié)構(gòu)，同時(shí)使用光致抗蝕劑圖案作為刻蝕阻擋層在每個(gè)刻蝕工藝中減小光致抗蝕劑圖案的寬度。參照?qǐng)D8A和SB，通過(guò)在第二層疊結(jié)構(gòu)ML2上層疊第三絕緣層113、上選擇柵極層USG和第四絕緣層115來(lái)形成第三層疊結(jié)構(gòu)ML3。接著，通過(guò)刻蝕第三層疊結(jié)構(gòu)ML3形成分別暴露出第二垂直通道層CH2的第三孔。接著，在第三孔的內(nèi)部形成第二柵絕緣層155。不僅在第三孔的內(nèi)壁上，而且在暴露于第三孔的底部的第二垂直通道CH2上和第二層疊結(jié)構(gòu)ML2的頂部上形成第二柵絕緣層155。通過(guò)刻蝕工藝(例如回蝕工藝)去除形成于第二層疊結(jié)構(gòu)ML2的頂部和第三孔的底部的第二柵絕緣層155，從而僅在例如第三孔的內(nèi)壁上保留第二柵絕緣層155。接著，通過(guò)以多晶硅填充第三孔的內(nèi)部來(lái)形成分別耦接到第二垂直通道層CH2的第三垂直通道層CH3。因此，形成上選擇晶體管UST。接著，刻蝕形成有第三垂直通道層CH3的第三層疊結(jié)構(gòu)ML3，從而將第三層疊結(jié)構(gòu)ML3分成多個(gè)存儲(chǔ)塊MB或分成每個(gè)都小于存儲(chǔ)塊的單位。參照?qǐng)D9A和9B,在形成有第三垂直通道層CH3的整個(gè)表面上形成第一層間電介質(zhì)層121。通過(guò)刻蝕第一層間電介質(zhì)層121形成暴露出第三垂直通道層CH3的溝槽。在整個(gè)表面上形成導(dǎo)電材料例如金屬以填充溝槽之后，通過(guò)執(zhí)行化學(xué)機(jī)械拋光(CMP)或圖案化工藝形成彼此隔開(kāi)的多個(gè)位線(xiàn)BL。在各個(gè)溝槽內(nèi)形成位線(xiàn)BL并且將其耦接到第三垂直通道層CH3。此外，在與源極接觸線(xiàn)131交叉的方向上形成位線(xiàn)BL。、
參照?qǐng)DIOA和10B，在形成有位線(xiàn)BL的整個(gè)表面上形成第二層間電介質(zhì)層123?？涛g第二層間電介質(zhì)層123和第一層間電介質(zhì)層121以形成通孔。形成通孔以穿透第二層間電介質(zhì)層123和第一層間電介質(zhì)層121，從而暴露出源極接觸線(xiàn)131的一部分。在通過(guò)沉積以導(dǎo)電材料填充所述通孔之后，通過(guò)拋光工藝，例如化學(xué)機(jī)械拋光(CMP)，拋光導(dǎo)電材料，從而在各個(gè)通孔內(nèi)形成通孔接觸插塞133。形成通孔接觸插塞133以穿透第二層間電介質(zhì)層123和第一層間電介質(zhì)層121，并且耦接到各個(gè)源極接觸線(xiàn)131。將通孔和通孔接觸插塞133耦接到各個(gè)源極接觸線(xiàn)131。形成通孔接觸插塞133的導(dǎo)電材料可以為金屬層、金屬合金層或娃化物層。
參照?qǐng)DIIA和11B，進(jìn)一步在形成有通孔接觸插塞133的整個(gè)表面上形成公共源極線(xiàn)135。平行于源極接觸線(xiàn)131地形成公共源極線(xiàn)135，并且將其耦接到各個(gè)通孔接觸插塞133。通過(guò)公共源極線(xiàn)135向源極接觸線(xiàn)131供應(yīng)電信號(hào)。圖12示出沿位線(xiàn)BL的方向截取的半導(dǎo)體存儲(chǔ)器件的截面圖。盡管未示出，但是經(jīng)由至少一個(gè)層間電介質(zhì)層將在每個(gè)存儲(chǔ)塊的具有臺(tái)階結(jié)構(gòu)的兩端突出的導(dǎo)電層耦接到接觸插塞。如上述，在本發(fā)明的第一實(shí)施例中，耦接到源極區(qū)S的源極接觸線(xiàn)131可以形成為在垂直于半導(dǎo)體襯底101的方向上延伸的薄板，從而使具有寬闊的面積。因此，由于耦接到源極區(qū)S的源極接觸線(xiàn)131的電阻減小，所以可以減少源極線(xiàn)彈跳現(xiàn)象。圖13為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖。如圖13所示，可以在多個(gè)位線(xiàn)BL之間形成圖IOA和IOB所示的通孔和通孔接觸插塞133，從而將多個(gè)通孔和通孔接觸插塞耦接到每個(gè)源極接觸線(xiàn)。圖14A至14E為透視圖，示出根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體存儲(chǔ)器件及其制造方法。參照14A，形成包括源極區(qū)S的半導(dǎo)體襯底201?？梢酝ㄟ^(guò)向半導(dǎo)體襯底201中注入雜質(zhì)，或者通過(guò)在半導(dǎo)體襯底201上形成用雜質(zhì)摻雜了的摻雜多晶硅層并隨后對(duì)摻雜多晶硅層進(jìn)行圖案化，來(lái)形成源極區(qū)S。源極區(qū)S可以彼此隔開(kāi)。在這種情況下，源極區(qū)S的面積大小可以根據(jù)芯片尺寸而改變。可以將用于形成阱區(qū)的雜質(zhì)注入半導(dǎo)體襯底201。若源極區(qū)S是通過(guò)注入雜質(zhì)形成，則源極區(qū)S形成于阱區(qū)內(nèi)。在包括源極區(qū)S的半導(dǎo)體襯底201之上層疊用于第一層疊結(jié)構(gòu)MLl的第一絕緣層203、下選擇柵極層LSG和第二絕緣層205。接著，通過(guò)刻蝕第一層疊結(jié)構(gòu)MLl形成暴露出各個(gè)源極區(qū)的第一孔。接著，在第一孔內(nèi)形成第一柵絕緣層251。此處，不僅在第一孔的內(nèi)壁上、而且在第一孔的底部暴露出的源極區(qū)S上和第一層疊結(jié)構(gòu)MLl的頂部上形成第一柵絕緣層251。通過(guò)刻蝕工藝，例如回蝕，去除形成于第一層疊結(jié)構(gòu)MLl的頂部和第一孔的底部的第一柵絕緣層251，從而僅在例如第一孔的內(nèi)壁上保留第一柵絕緣層251。接著，以多晶硅填充第一孔，從而形成耦接到源極區(qū)S的第一垂直通道層CHl。由此，形成下選擇晶體管。為了將第一層疊結(jié)構(gòu)MLl分成多個(gè)存儲(chǔ)塊，通過(guò)刻蝕第一層疊結(jié)構(gòu)MLl來(lái)形成第一縫隙210a。經(jīng)由第一縫隙210a暴露出源極區(qū)S。第一縫隙210a被形成為從源極區(qū)S的表面延伸到形成有下選擇晶體管的第一層疊結(jié)構(gòu)MLl。
參照14B，以第一塊絕緣層211a填充第一縫隙210a的內(nèi)部。沉積第一塊絕緣層211a以在整個(gè)表面上填充第一縫隙210a的內(nèi)部，并且隨后通過(guò)拋光工藝，例如化學(xué)機(jī)械拋光(CMP)，進(jìn)行拋光。第一塊絕緣層211a可以由氧化物層形成。通過(guò)第一塊絕緣層211a將由存儲(chǔ)塊分離的第一層疊結(jié)構(gòu)MLl彼此絕緣。通過(guò)刻蝕源極區(qū)S頂部的第一塊絕緣層211a，在第一縫隙210a內(nèi)形成從第一塊絕緣層211a暴露出源極區(qū)S的溝槽T。在一些實(shí)施例中，可以通過(guò)在整個(gè)表面上沉積第一塊絕緣層211a并且隨后通過(guò)刻蝕工藝，例如回蝕，去除形成于第一縫隙210a的底部和第二層疊結(jié)構(gòu)ML2的頂部的第一塊絕緣層211a，來(lái)形成第一塊絕緣層211a，從而僅在例如第一縫隙210a的側(cè)壁上保留第一塊絕緣層211a。因此，在塊絕緣層211a之間的第一縫隙210a內(nèi)限定溝槽T。形成導(dǎo)電層以填充溝槽T。導(dǎo)電層可以為多晶硅層、金屬層、金屬合金層或金屬硅、化物層。金屬層可以由具有低電阻的鎢(W)或銅(Cu)制成，而金屬硅化物層可以由具有低電阻的硅化鎳(NiSix)或硅化鎢(WSix)制成。此處，X為自然數(shù)。通過(guò)化學(xué)機(jī)械拋光(CMP)來(lái)拋光導(dǎo)電層，從而僅在例如溝槽T內(nèi)保留導(dǎo)電層。因此，在各個(gè)溝槽T內(nèi)形成源極接觸線(xiàn)231。源極接觸線(xiàn)231耦接到各個(gè)源極區(qū)S并且被形成為具有與第一縫隙210a相同的高度。在源極接觸線(xiàn)231與第一縫隙210a內(nèi)壁之間保留第一塊絕緣層211a。如上所述，在本發(fā)明的第二實(shí)施例中，如在第一實(shí)施例中一樣，在第一縫隙210a內(nèi)形成源極接觸線(xiàn)231。因此，源極接觸線(xiàn)231可以具有寬于在接觸孔內(nèi)形成的接觸插塞的面積。因此，在本發(fā)明的第二實(shí)施例中，因?yàn)樵礃O接觸線(xiàn)231的電阻降低，所以可減少源極線(xiàn)彈跳現(xiàn)象。在本發(fā)明的第二實(shí)施例中，在形成第二層疊結(jié)構(gòu)之前，通過(guò)刻蝕第一縫隙210a內(nèi)的第一塊絕緣層211a來(lái)形成溝槽T,從而可以改善溝槽T的寬高比(aspect ratio)。因此，由于通過(guò)以導(dǎo)電層填充具有小于第一實(shí)施例的寬高比的溝槽T來(lái)形成源極接觸線(xiàn)231，所以可以改善在源極接觸線(xiàn)231內(nèi)形成空隙的現(xiàn)象。參照14C，在形成有源極接觸線(xiàn)231的整個(gè)表面之上交替地層疊用于第二層疊結(jié)構(gòu)ML2的單元柵極層206和絕緣層207。取決于將要層疊的存儲(chǔ)器單元的數(shù)量，單元柵極層206的數(shù)量和絕緣層207的數(shù)量可以改變。每個(gè)單元柵極層206可以為硅層，而每個(gè)絕緣層207可以為氧化物層。通過(guò)刻蝕第二層疊結(jié)構(gòu)ML2形成分別暴露出第一垂直通道層CHl的第二孔。接著，在第二孔的整個(gè)內(nèi)部順循序地形成電荷阻擋層、電荷俘獲層253和隧道電介質(zhì)層。電荷阻擋層和隧道電介質(zhì)層可以由氧化硅層形成，而電荷俘獲層253可以由包括用于束縛電荷的俘獲器的氮化硅層形成。即，在第二孔內(nèi)形成氧化物/氮化物/氧化物(ONO)層。不僅在第二孔的內(nèi)壁上，而且在第二孔的底部暴露出的第一垂直通道CHl上和第二層疊結(jié)構(gòu)ML2的頂部上形成電荷阻擋層、電荷俘獲層253和隧道電介質(zhì)層。接著，通過(guò)刻蝕工藝，例如回蝕，去除形成于第二層疊結(jié)構(gòu)ML2的頂部和第二孔的底部的電荷阻擋層、電荷俘獲層253和隧道電介質(zhì)層，從而僅在例如第二孔的內(nèi)壁上保留電荷阻擋層、電荷俘獲層253和隧道電介質(zhì)層。接著，以多晶硅填充第二孔，從而形成分別耦接到第一垂直通道層CHl的第二垂直通道層CH2。由此，形成多層存儲(chǔ)器單元。為了將第二層疊結(jié)構(gòu)ML2分成多個(gè)存儲(chǔ)塊，通過(guò)刻蝕第二層疊結(jié)構(gòu)ML2形成第二縫隙210b。第二縫隙210b分別與第一縫隙210a重疊，并且經(jīng)由第二縫隙210b暴露出源極接觸線(xiàn)231和第一塊絕緣層211a。參照14D，以第二塊絕緣層211b填充第二縫隙210b的內(nèi)部。沉積第二塊絕緣層211b以填充第二縫隙210b的內(nèi)部，并且隨后通過(guò)拋光工藝，例如化學(xué)機(jī)械拋光(CMP)，進(jìn)行拋光。第二塊絕緣層211b可以由氧化物層形成。可以在第二層疊結(jié)構(gòu)ML2的頂部進(jìn)一步形成在對(duì)第二塊絕緣層211b進(jìn)行拋光時(shí)充當(dāng)刻蝕停止層的氮化物層。通過(guò)第二塊絕緣層211b將由第二縫隙210b彼此隔開(kāi)的第二層疊結(jié)構(gòu)ML2彼此絕緣。參照14E，通過(guò)位于刻蝕源極接觸線(xiàn)231頂部的第二塊絕緣層211b的一部分在第二塊絕緣層211b內(nèi)形成第一通孔。第一通孔被形成為暴露出源極接觸線(xiàn)231的一部分。在形成有第一通孔的整個(gè)表面上形成導(dǎo)電層，從而填充第一通孔。導(dǎo)電層可以為多晶硅層、金屬層、金屬合金層或金屬硅化物層。金屬層可以由具有低電阻的鎢(W)或銅(Cu)制成，而金屬硅化物層可以由具有低電阻的硅化鎳(NiSix)或硅化鎢(WSix)制成。此處，X為自然數(shù)。通過(guò)化學(xué)機(jī)械拋光(CMP)來(lái)拋光導(dǎo)電層，從而僅在例如第一通孔內(nèi)保留導(dǎo)電層。因此， 在第一通孔內(nèi)形成耦接到各個(gè)源極接觸線(xiàn)231的第一通孔接觸插塞233a。盡管未示出，但是在由存儲(chǔ)塊分離的第一和第二層疊結(jié)構(gòu)MLl和ML2的每個(gè)的兩端形成臺(tái)階結(jié)構(gòu)，從而使下導(dǎo)電層LSG的兩端均延伸超出上導(dǎo)電層206的兩端。通過(guò)使用減薄工藝對(duì)第一和第二層疊結(jié)構(gòu)MLl和ML2進(jìn)行臺(tái)階式圖案化來(lái)形成臺(tái)階結(jié)構(gòu)。通過(guò)重復(fù)執(zhí)行刻蝕工藝來(lái)執(zhí)行減薄工藝，從而在導(dǎo)電層LSG和206的兩端形成臺(tái)階結(jié)構(gòu)，并使用光致抗蝕劑圖案作為刻蝕阻擋層在每個(gè)刻蝕工藝中減小光致抗蝕劑圖案的寬度。接著，如上文參照?qǐng)D8A至IlB所述那樣，執(zhí)行形成上選擇晶體管的工藝、形成位線(xiàn)的工藝、形成通孔接觸插塞的工藝(即，形成第二通孔接觸插塞的工藝)以及形成公共源極線(xiàn)的工藝。根據(jù)本發(fā)明第二實(shí)施例的形成上選擇晶體管的工藝、形成位線(xiàn)的工藝和形成公共源極線(xiàn)的工藝與第一實(shí)施例中的工藝相同，因此不再贅述。在根據(jù)第二實(shí)施例的形成第二通孔接觸插塞的工藝中，通過(guò)以導(dǎo)電材料填充分別暴露出第一通孔接觸插塞233a的第二通孔，而不以導(dǎo)電材料填充暴露出各個(gè)源極接觸線(xiàn)231的通孔，來(lái)形成第二通孔接觸插塞。形成第二通孔接觸插塞的導(dǎo)電材料可以為金屬層、金屬合金層或硅化物層。第一和第二通孔以及第一和第二第二通孔接觸插塞可以分別耦接到源極接觸線(xiàn)231，或者可以形成于多個(gè)位線(xiàn)之間，從而將多個(gè)第一和第二通孔以及多個(gè)第一和第二通孔接觸插塞耦接到每個(gè)源極接觸線(xiàn)231。圖15A至15C為截面圖，示出根據(jù)本發(fā)明第四實(shí)施例的制造半導(dǎo)體存儲(chǔ)器件的方法。圖15A至15C示出由摻雜多晶硅層形成了源極區(qū)S的實(shí)例。參照15A，在本發(fā)明的第一至第三實(shí)施例中，可以通過(guò)在半導(dǎo)體襯底301上形成摻雜多晶硅層351并且將其圖案化來(lái)形成源極區(qū)S。參照15B，通過(guò)從各個(gè)源極區(qū)S刻蝕對(duì)應(yīng)于縫隙底部的區(qū)域來(lái)形成源極溝槽353。若將此方法應(yīng)用于第一和第二實(shí)施例，則在與縫隙底部重疊的各個(gè)區(qū)域中形成源極溝槽353。若將此方法應(yīng)用于第三實(shí)施例，則在對(duì)應(yīng)于第一縫隙底部的各個(gè)區(qū)域中形成源極溝槽353。在源極溝槽353的內(nèi)部形成粘合層355。粘合層355可以形成于形成有源極溝槽353的整個(gè)表面上，從而通過(guò)使用刻蝕掩模的刻蝕工藝，僅在例如源極溝槽353的內(nèi)部保留粘合層355。在一些實(shí)施例中，可以在整個(gè)表面上沉積粘合層355，并隨后通過(guò)拋光工藝去除形成于源極區(qū)S的頂部的粘合層355，從而僅在例如源極溝槽353的內(nèi)部保留粘合層355。粘合層355可以由Ti層和TiN層中的至少一種形成。參照15C，在各個(gè)源極溝槽353內(nèi)形成下源極接觸線(xiàn)357?？梢允褂门c隨后形成的源極接觸線(xiàn)相同的材料形成下源極接觸線(xiàn)357。接著，執(zhí)行形成層疊結(jié)構(gòu)的工藝，其與參照?qǐng)D6A至14A所描述的工藝相同。圖16為根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)的示意性框圖。參照?qǐng)D16，本發(fā)明的存儲(chǔ)系統(tǒng)400包括存儲(chǔ)器件420和存儲(chǔ)器控制器410。存儲(chǔ)器件420包括參照?qǐng)D5A至15C所描述的半導(dǎo)體存儲(chǔ)器件中的至少一個(gè)。更具體地說(shuō)，存儲(chǔ)器件420包括多個(gè)存儲(chǔ)塊，其形成于包括源極區(qū)的襯底之上并且由縫隙分
開(kāi)；多個(gè)位線(xiàn)，其耦接到存儲(chǔ)塊的串并設(shè)置在存儲(chǔ)塊之上；以及形成于縫隙內(nèi)的源極接觸線(xiàn)，其耦接到各個(gè)源極區(qū)并形成為與多個(gè)位線(xiàn)交叉?？梢赃M(jìn)一步在源極接觸線(xiàn)之下的源極區(qū)中形成下源極接觸線(xiàn)，并且可以進(jìn)一步地在下源極接觸線(xiàn)和源極區(qū)之間形成粘合層。存儲(chǔ)器控制器410控制主機(jī)Host與存儲(chǔ)器件420之間的數(shù)據(jù)的交換。存儲(chǔ)器控制器410可以包括用于控制存儲(chǔ)系統(tǒng)400的整體操作的中央處理單元(CPU) 412。存儲(chǔ)器控制器410可以包括用作CPU 412的操作存儲(chǔ)器的SRAM 411。存儲(chǔ)器控制器410可以進(jìn)一步包括主機(jī)接口(I/F)413和存儲(chǔ)器I/F 415。主機(jī)I/F 413可以配備有存儲(chǔ)系統(tǒng)400與主機(jī)Host之間的數(shù)據(jù)交換協(xié)議。存儲(chǔ)器I/F 415可以將存儲(chǔ)器控制器410和存儲(chǔ)器件420耦接。存儲(chǔ)器控制器410可以進(jìn)一步包括ECC模塊414。ECC模塊414可以檢測(cè)并糾正從存儲(chǔ)器件420讀出的數(shù)據(jù)中的錯(cuò)誤。盡管未示出，但是存儲(chǔ)系統(tǒng)400可以進(jìn)一步包括用于存儲(chǔ)供主機(jī)Host的接口使用的編碼數(shù)據(jù)的ROM器件。可以將存儲(chǔ)系統(tǒng)400用作便攜式數(shù)據(jù)存儲(chǔ)卡。在一些實(shí)施例中，可以使用能夠代替計(jì)算機(jī)系統(tǒng)的硬盤(pán)的固態(tài)硬盤(pán)(Solid StateDisk ；SSD)來(lái)實(shí)施存儲(chǔ)系統(tǒng)400。根據(jù)例示性實(shí)施例，在縫隙內(nèi)形成耦接到源極區(qū)的源極接觸線(xiàn)，其中縫隙可以將包括具有3D結(jié)構(gòu)的存儲(chǔ)器單元的存儲(chǔ)塊分離。因此，可以改善源極接觸線(xiàn)的電阻，因?yàn)樵礃O接觸線(xiàn)可以具有寬于在接觸孔內(nèi)形成的源極接觸插塞的面積。因此，由于源極接觸線(xiàn)具有低電阻，所以可以減少源極線(xiàn)彈跳現(xiàn)象。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括 多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊形成于包括源極區(qū)的襯底之上并由縫隙彼此隔開(kāi)； 多個(gè)位線(xiàn)，所述多個(gè)位線(xiàn)耦接到存儲(chǔ)塊的串并被設(shè)置在所述存儲(chǔ)塊之上；以及形成于所述縫隙內(nèi)的源極接觸線(xiàn)，所述源極接觸線(xiàn)分別耦接到所述源極區(qū)并被設(shè)置在與所述多個(gè)位線(xiàn)交叉的方向上。
2.如權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)器件，其中，源極接觸線(xiàn)中的每個(gè)都為從所述襯底垂直延伸的薄板的形式。
3.如權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)器件，其中，所述串的每個(gè)包括 形成于所述源極區(qū)之上的下選擇晶體管； 形成于所述下選擇晶體管之上的上選擇晶體管；以及 層疊在所述下選擇晶體管和所述上選擇晶體管之間的多個(gè)存儲(chǔ)器單元。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，所述源極接觸線(xiàn)從所述源極區(qū)垂直延伸到所述多個(gè)存儲(chǔ)器單元。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，還包括 層間電介質(zhì)層，所述層間電介質(zhì)層被形成為覆蓋所述源極接觸線(xiàn)和所述多個(gè)位線(xiàn)；通孔接觸插塞，所述通孔接觸插塞被形成為穿透所述層間電介質(zhì)層并分別耦接到所述源極接觸線(xiàn)；以及 公共源極線(xiàn)，所述公共源極線(xiàn)被形成于所述層間電介質(zhì)層上以在與所述源極接觸線(xiàn)的延伸方向相同的方向上延伸并且耦接到所述通孔接觸插塞。
6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件，其中，所述通孔接觸插塞被設(shè)置在所述多個(gè)位線(xiàn)中的相鄰的位線(xiàn)之間。
7.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器件，還包括在所述縫隙的每個(gè)的內(nèi)壁與所述源極接觸線(xiàn)的每個(gè)之間形成的塊絕緣層。
8.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，所述源極接觸線(xiàn)從所述源極區(qū)垂直地延伸到所述下選擇晶體管。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，還包括形成于所述縫隙的每個(gè)的內(nèi)壁和所述源極接觸線(xiàn)的每個(gè)上的第一塊絕緣層。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，還包括 第二塊絕緣層，所述第二塊絕緣層被形成于所述第一塊絕緣層和所述源極接觸線(xiàn)之上并形成為填充所述縫隙； 第一通孔接觸插塞，所述第一通孔接觸插塞被形成為穿透所述第二塊絕緣層并分別耦接到所述源極接觸線(xiàn)； 層間電介質(zhì)層，所述層間電介質(zhì)層被形成為覆蓋所述第一通孔接觸插塞和所述多個(gè)位線(xiàn). 第二通孔接觸插塞，所述第二通孔接觸插塞被形成為穿透所述層間電介質(zhì)層并分別耦接到所述第一通孔接觸插塞；以及 公共源極線(xiàn)，所述公共源極線(xiàn)被形成于所述層間電介質(zhì)層上以在與所述源極接觸線(xiàn)的延伸方向相同的方向上延伸并且耦接到所述第二通孔接觸插塞。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一通孔接觸插塞和所述第二通孔接觸插塞被設(shè)置在所述多個(gè)位線(xiàn)中的相鄰的位線(xiàn)之間。
12.如權(quán)利要求I所述的半導(dǎo)體存儲(chǔ)器件，其中，所述源極區(qū)的每個(gè)都為形成于所述襯底上的摻雜多晶硅層。
13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器件，還包括 源極溝槽，所述源極溝槽被形成為穿透所述縫隙之下的所述摻雜多晶硅層； 粘合層，所述粘合層被形成于所述源極溝槽的每個(gè)的表面上；以及下源極接觸線(xiàn)，所述下源極接觸線(xiàn)被形成于所述粘合層上并被形成為填充各個(gè)所述源極溝槽。
14.一種制造半導(dǎo)體存儲(chǔ)器件的方法，包括以下步驟 在包括源極區(qū)的襯底上形成由縫隙彼此隔開(kāi)的多個(gè)存儲(chǔ)塊； 形成源極接觸線(xiàn)，所述源極接觸線(xiàn)被設(shè)置在所述縫隙內(nèi)并分別耦接到所述源極區(qū)；以及 在包括所述源極接觸線(xiàn)的結(jié)構(gòu)之上形成多個(gè)位線(xiàn)。
15.如權(quán)利要求14所述的方法，其中，形成由所述縫隙彼此隔開(kāi)的多個(gè)存儲(chǔ)塊的步驟包括以下步驟 在所述源極區(qū)之上形成多個(gè)下選擇晶體管； 在所述多個(gè)下選擇晶體管之上形成多層存儲(chǔ)器單元； 經(jīng)由所述存儲(chǔ)塊的所述縫隙分離所述多個(gè)下選擇晶體管和所述多層存儲(chǔ)器單元；以及 在由所述縫隙分離的所述多層存儲(chǔ)器單元之上形成多個(gè)上選擇晶體管。
16.如權(quán)利要求15所述的方法，其中，形成所述源極接觸線(xiàn)的步驟包括以下步驟 在形成所述上選擇晶體管之前，以塊絕緣層填充所述縫隙； 刻蝕所述塊絕緣層以在所述縫隙內(nèi)形成溝槽，其中經(jīng)由所述溝槽分別暴露處所述源極區(qū)；以及 以導(dǎo)電材料填充所述溝槽。
17.如權(quán)利要求16所述的方法，還包括 在形成所述多個(gè)位線(xiàn)之后，形成層間電介質(zhì)層以覆蓋所述存儲(chǔ)塊、所述源極接觸線(xiàn)和所述多個(gè)位線(xiàn)； 形成通孔接觸插塞，所述通孔接觸插塞被形成為穿透所述層間電介質(zhì)層并耦接到各個(gè)所述源極接觸線(xiàn)；以及 形成公共源極線(xiàn)，所述公共源極線(xiàn)被形成于所述層間電介質(zhì)層之上，耦接到所述通孔接觸插塞并在與所述源極接觸線(xiàn)的延伸方向相同的方向上延伸。
18.如權(quán)利要求17所述的方法，其中，所述通孔接觸插塞被設(shè)置在所述多個(gè)位線(xiàn)中的相鄰的位線(xiàn)之間。
19.如權(quán)利要求14所述的方法，其中，形成由所述縫隙分離的所述多個(gè)存儲(chǔ)塊的步驟包括以下步驟 在所述源極區(qū)之上形成多個(gè)下選擇晶體管； 形成第一縫隙，所述第一縫隙的每個(gè)利用所述存儲(chǔ)塊分離所述多個(gè)下選擇晶體管； 在由所述第一縫隙分離的所述多個(gè)下選擇晶體管的每個(gè)之上形成多層存儲(chǔ)器單元； 形成第二縫隙，所述第二縫隙的每個(gè)利用所述存儲(chǔ)塊分離所述多層存儲(chǔ)器單元；以及在由所述第二縫隙分離的所述多層存儲(chǔ)器單元之上形成多個(gè)上選擇晶體管。
20.如權(quán)利要求19所述的方法，其中，形成所述源極接觸線(xiàn)的步驟包括以下步驟 在形成所述多層存儲(chǔ)器單元之前，以第一塊絕緣層填充所述第一縫隙； 刻蝕所述第一塊絕緣層以在所述第一縫隙內(nèi)形成溝槽，其中所述溝槽分別暴露出所述源極區(qū)；以及 以導(dǎo)電材料填充所述溝槽。
21.如權(quán)利要求20所述的方法，還包括 在形成所述源極接觸線(xiàn)之后，在所述第二縫隙內(nèi)形成第二塊絕緣層；以及形成第一通孔接觸插塞，所述第一通孔接觸插塞被形成為穿透所述第二塊絕緣層并分別耦接到所述源極接觸線(xiàn)。
22.如權(quán)利要求20所述的方法，其中，所述第一通孔接觸插塞被設(shè)置在所述多個(gè)位線(xiàn)中的相鄰的位線(xiàn)之間。
23.如權(quán)利要求20所述的方法，還包括 在形成所述多個(gè)位線(xiàn)之后，形成層間電介質(zhì)層以覆蓋所述存儲(chǔ)塊、所述源極接觸線(xiàn)和所述多個(gè)位線(xiàn)； 形成第二通孔接觸插塞，所述第二通孔接觸插塞被形成為穿透所述層間電介質(zhì)層并分別耦接到所述第一通孔接觸插塞；以及 形成公共源極線(xiàn)，所述公共源極線(xiàn)被形成于所述層間電介質(zhì)層之上，耦接到所述第二通孔接觸插塞并在與所述源極接觸線(xiàn)的延伸方向相同的方向上延伸。
24.如權(quán)利要求14所述的方法，其中，通過(guò)在所述襯底上沉積摻雜多晶硅層來(lái)形成所述源極區(qū)。
25.如權(quán)利要求24所述的方法，還包括以下步驟 在形成由所述縫隙分離的所述多個(gè)存儲(chǔ)塊之前，刻蝕所述摻雜多晶硅層以形成源極溝槽； 在所述源極溝槽的表面上形成粘合層；以及 在所述粘合層上形成下源極接觸線(xiàn)以分別填充所述源極溝槽， 其中，所述源極接觸線(xiàn)被形成在所述下源極接觸線(xiàn)之上。
26.如權(quán)利要求14所述的方法，其中，所述源極接觸線(xiàn)被形成為與所述多個(gè)位線(xiàn)交叉。
全文摘要
一種半導(dǎo)體存儲(chǔ)器件，包括多個(gè)存儲(chǔ)塊，所述多個(gè)存儲(chǔ)塊被形成于包括源極區(qū)的襯底之上并由縫隙彼此隔開(kāi)；多個(gè)位線(xiàn)，所述多個(gè)位線(xiàn)耦接到存儲(chǔ)塊的串并被設(shè)置在存儲(chǔ)塊之上；以及形成于縫隙內(nèi)的源極接觸線(xiàn)，所述源極接觸線(xiàn)分別耦接到源極區(qū)并被設(shè)置在與多個(gè)位線(xiàn)交叉的方向上。
文檔編號(hào)H01L21/8247GK102760739SQ20121012545
公開(kāi)日2012年10月31日 申請(qǐng)日期2012年4月26日 優(yōu)先權(quán)日2011年4月26日
發(fā)明者徐順玉, 李相范, 金世峻 申請(qǐng)人:愛(ài)思開(kāi)海力士有限公司