專利名稱：功率半導體器件及其制作方法
技術領域：
本發(fā)明涉及一種功率半導體器件，尤其涉及ー種具有低導通電阻和高擊穿電壓的功率半導體器件以及制作該半導體器件的方法。
背景技術：
功率半導體器件，例如，用于功率器件的金屬氧化物半導體場效應晶體管 (MOSFET)或絕緣柵雙極型晶體管(IGBT)需要滿足例如高擊穿電壓和低導通電阻之類的特性。

發(fā)明內容
本發(fā)明提供ー種具有高擊穿電壓和低導通電阻的功率半導體器件。本發(fā)明還提供ー種制作具有高擊穿電壓和低導通電阻的功率半導體器件的方法。根據(jù)本發(fā)明的ー個方面，提供一種功率半導體器件，包括第一導電型的漏區(qū);第一導電型的漂移區(qū)，形成在所述漏區(qū)上；第二導電型的第一基體區(qū)，形成在所述漂移區(qū)的上表面下方；第二導電型的第二基體區(qū)，形成在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內，且形成為具有比所述第一基體區(qū)的深度淺的深度；第二導電型的第三基體區(qū)，通過從所述第一基體區(qū)的下端向下突出形成；第一導電型的源區(qū)，形成在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內，且形成為具有比所述第二基體區(qū)的深度淺的深度；柵絕緣層，形成在所述第一基體區(qū)的溝道區(qū)域上和所述第一基體區(qū)之間的漂移區(qū)上；柵極，形成在所述柵絕緣層上；源極，與所述源區(qū)電連接；以及漏極，與所述漏區(qū)電連接。所述第一基體區(qū)可以具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度，且所述第三基體區(qū)可以具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度。所述功率半導體器件可以為金屬氧化物半導體場效應晶體管M0SFET。所述第一導電型可以為η型且所述第二導電型可以為P型，或者所述第一導電型可以為P型且所述第ニ導電型可以為η型。所述第一基體區(qū)可以包括至少ー個條帶型區(qū)域，且還可以包括與所述第一基體區(qū)的兩個端面連接的框架區(qū)域。所述柵絕緣層可以與所述第一基體區(qū)相同的方向形成條帶型。所述第一基體區(qū)的邊緣區(qū)域可以具有大于ΙΟΟμπι的曲率半徑。所述第一基體區(qū)可以包括多邊形的晶胞。所述漏區(qū)可以具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度，且所述源區(qū)可以具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度。
與所述第一基體區(qū)之間的柵極疊置的漂移區(qū)的寬度可具有使從所述第一基體區(qū)延伸形成的耗盡區(qū)形成平面結結構的尺寸。所述功率半導體器件還可以包括形成在所述漂移區(qū)的上表面下方、圍繞所述第一基體區(qū)和所述第三基體區(qū)的第一導電型的附加漂移區(qū)，其中，所述附加漂移區(qū)具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度。所述第三基體區(qū)可以設置在彼此相鄰的柵 極之間。所述第三基體區(qū)可以具有比所述第一基體區(qū)的深度深的深度。所述源區(qū)可以形成在與所述柵極的一部分和所述源極的一部分疊置的位置上。所述第一基體區(qū)可以形成在與所述柵極的一部分和所述源極疊置的位置上。根據(jù)本發(fā)明點的另一方面，提供一種功率半導體器件。所述功率半導體器件包括第二導電型的集電區(qū)；第一導電型的漂移區(qū)，形成在所述集電區(qū)上；第二導電型的第一基區(qū)，形成在所述漂移區(qū)的上表面下方；第二導電型的第二基區(qū)，形成在所述漂移區(qū)的上表面下方且在所述第一基區(qū)內，且形成得比所述第一基區(qū)的深度淺；第二導電型的第三基區(qū)，從所述第一基區(qū)的下端向下突出形成；第一導電型的發(fā)射區(qū)，形成在所述漂移區(qū)的上表面下方且在所述第一基區(qū)內，且形成為具有比所述第二基區(qū)的深度淺的深度；柵絕緣層，形成在所述第一基區(qū)的溝道區(qū)域上和所述第一基區(qū)之間的漂移區(qū)上；柵極，形成在所述柵絕緣層上；發(fā)射極，與所述發(fā)射區(qū)電連接；以及集電極，與所述集電區(qū)電連接。所述第一基區(qū)可以具有低于所述第二基區(qū)的摻雜濃度的第二導電型的摻雜濃度，且所述第三基區(qū)可以具有低于所述第二基區(qū)的摻雜濃度的第二導電型的摻雜濃度。所述功率半導體器件可以為絕緣柵雙極型晶體管IGBT。根據(jù)本發(fā)明的ー個方面，提供ー種制作功率半導體器件的方法。該方法包括形成第一導電型的漏區(qū)；在所述漏區(qū)上形成第一導電型的漂移區(qū)；在所述漂移區(qū)的上表面下方形成第二導電型的第一基體區(qū)；在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內形成第二導電型的第二基體區(qū)，所述第二基體區(qū)具有比所述第一基體區(qū)的深度淺的深度；形成從所述第一基體區(qū)的下端向下突出的第二導電型的第三基體區(qū)；在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內形成第一導電型的源區(qū)，所述源區(qū)具有比所述第二基體區(qū)的深度淺的深度；在所述第一基體區(qū)的溝道區(qū)域上和所述第一基體區(qū)之間的漂移區(qū)上形成柵絕緣層；在所述柵絕緣層上形成柵極；形成與所述源區(qū)電連接的源扱；以及形成與所述漏區(qū)電連接的漏扱。所述第一基體區(qū)可以具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度，且所述第三基體區(qū)可以具有低于所述第一基體區(qū)的摻雜濃度的第二導電型的摻雜濃度。可以在進行所述第三基體區(qū)的形成之后，進行所述第一基體區(qū)的形成，且可以在進行所述第一基體區(qū)的形成之后，進行所述第二基體區(qū)的形成。根據(jù)本發(fā)明的所述功率半導體器件和制作該功率半導體器件的方法中，通過減小邊緣電場同時最小化結型場效應晶體管(JFET)電阻的増加，増大了擊穿電壓且減小了導通電阻。


從以下結合附圖進行的詳細描述中將更加清楚地理解本發(fā)明的示例性實施方式，其中圖I為根據(jù)本發(fā)明的實施方式的功率半導體器件(例如金屬氧化物半導體場效應晶體管M0SFET)的橫斷面視圖；圖2為示出根據(jù)本發(fā)明的實施方式的圖I的功率半導體器件的摻雜分布圖的橫斷面視圖；
圖3為根據(jù)本發(fā)明的另ー實施方式的功率半導體器件的部分布局圖；圖4為示出根據(jù)本發(fā)明的另ー實施方式的功率半導體器件的框架區(qū)域和基體區(qū)的布局圖；圖5為根據(jù)本發(fā)明的另ー實施方式的功率半導體器件的布局圖；圖6為根據(jù)本發(fā)明的另ー實施方式的功率半導體器件(例如M0SFET)的橫斷面視圖；圖7為根據(jù)本發(fā)明的另ー實施方式的功率半導體器件(例如M0SFET)的橫斷面視圖；圖8為根據(jù)本發(fā)明的另ー實施方式的功率半導體器件(例如絕緣柵雙極型晶體管IGBT)的橫斷面視圖；圖9示出根據(jù)本發(fā)明的實施方式的關于功率半導體器件的摻雜濃度的仿真結果；圖10示出根據(jù)本發(fā)明的實施方式的功率半導體器件中所產(chǎn)生的場效應的仿真結果;圖11為示出沿圖10中的線A-A’的電場強度的曲線圖；圖12為示出根據(jù)本發(fā)明的實施方式的功率半導體器件的擊穿電壓和電阻率Rsp之間的關系的測試結果的曲線圖；圖13至16為根據(jù)說明制作根據(jù)本發(fā)明的實施方式的功率半導體器件的方法的橫斷面視圖。
具體實施例方式將參照附圖對本發(fā)明進行更全面的描述，附圖中示出本發(fā)明的示例性實施方式。然而，本發(fā)明可以以多種不同的形式體現(xiàn)，并且不應理解為局限于這里所提出的示例性實施方式。而是，提供這些實施方式從而使得公開全面且完整，并向本領域的技術人員充分表達本發(fā)明的范圍。在圖中，為了清晰，可以夸大層和區(qū)域的長度和尺寸。應當明白，當提到元件或層在另一元件或層“上”時，元件或層可以直接在另一元件或層之上，或者有介入元件或層。相反，當提到元件直接在另一元件或層之上時，不包括有介入的現(xiàn)有的層的元件。圖中的同一參考標號始終指示同一元件。這里所用的術語“和/或”包括一個或多個相關的所列項目的任一和全部組合。應當明白，盡管這里可使用術語第一、第二、第三等描述各種元件，但這些元件不應被這些術語所限制。這些術語只是用于區(qū)分各元件。因此，第一元件可以被叫做第二元件且第二元件可以被叫做第一元件，只要不脫離本發(fā)明的教導。如圖所示，可以使用空間相對術語，例如“下方”或“低”等，以簡化描述一元件或特征與另一元件或特征的關系的說明。應當明白，空間相對術語_在包含使用或操作在的器件的不同方向，除了圖中已描繪的方向。例如，如果將圖中的器件翻轉，則被描述為在其它元件或特征“下方”的元件將被定向為在所述其它元件或特征“上方”。因此，示例性術語“下方”可以同時包含上方和下方的方向。可以以其它方式定向該器件(旋轉90度或位于其它方向)，并相應地解釋所使用的空間相對說明。這里使用術語的目的只是描述特定的實施方式，并不意圖限制本發(fā)明。単數(shù)形式包括復數(shù)形式，上下文另有明確指示的除外。還應當明白，說明書中使用的術語“包括”列舉存在的所述特征、整數(shù)、步驟、操作、元件、和/或部件時，但不排除一個或多個其它特征、整數(shù)、步驟、操作、元件、部件，和/或它們的組合的存在或増加。第一導電型可以為η型且第二導電型可以為P型，且在下文中，為了方便說明，使用這些術語。然而，不能將本發(fā)明的技術精神限制限制于此，例如，第一導電型可以為P型 且第二導電型可以為η型。首先，將根據(jù)金屬氧化物半導體場效應晶體管MOSFET中結的結構描述擊穿電壓的變化。通過下面等式I確定具有無限平面結構的結的理想擊穿電壓BVpp。[等式I]
_8]價如=5.34 X 1013 X Na7其中，Na為漂移層的摻雜濃度。因此，可以看出，具有平面結構耗盡區(qū)的結的理想擊穿電壓BVpp只由摻雜濃度確定。另外，可以通過下面等式2確定穿透型擊穿電壓BVpt。[等式2]BVpt=AOIOX X Wp-Q.5 X 句NaWP—
Si其中，Wp為漂移層的厚度，es為介電常數(shù)。因此，因為根據(jù)漂移層的濃度和厚度確定所述擊穿電壓BVpt，所以穿透型擊穿電壓BVpt可以根據(jù)結的結構的類型變化。下面，描述具有球面型耗盡區(qū)的結的擊穿電壓BVsp。當向具有多邊形結構的晶胞的功率MOSFET施加高電壓時，延伸的耗盡區(qū)具有球面形狀。因為電場集中在具有最小曲率半徑的區(qū)域，所以擊穿電壓BVsp根據(jù)原材料的特性和結的深度變化。實際上通過下面等式3確定球面型結構的擊穿電壓BVSP。[等式3]
613BVsp=BVpp X { +2. W X 長-(備 \ 3 X 備 V }其中，！^為結的深度，W。為決定性的耗盡深度。因此，可以看出，球面型結構的擊穿電壓BVsp比所述理想擊穿電壓BVpp低很多。下面描述具有圓柱型耗盡區(qū)的結的擊穿電壓。在晶胞具有線性結構的情況中，其上形成該晶胞的基體區(qū)也具有線性結構。此時，如果相鄰基體區(qū)之間的距離很遠，所述耗盡區(qū)擴大為圓柱形狀。通過下面等式4確定圓柱型結構的擊穿電壓BVw。[等式4]
權利要求
1.一種功率半導體器件，包括 第一導電型的漏區(qū)； 第一導電型的漂移區(qū)，所述漂移區(qū)形成在所述漏區(qū)上； 第二導電型的第一基體區(qū)，所述第一基體區(qū)形成在所述漂移區(qū)的上表面下方； 第二導電型的第二基體區(qū)，所述第二基體區(qū)形成在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內，且形成為具有比所述第一基體區(qū)的深度淺的深度； 第二導電型的第三基體區(qū)，所述第三基體區(qū)通過從所述第一基體區(qū)的下端向下突出形成； 第一導電型的源區(qū)，所述源區(qū)形成在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內，且形成為具有比所述第二基體區(qū)的深度淺的深度； 柵絕緣層，所述柵絕緣層形成在所述第一基體區(qū)的溝道區(qū)域上和在所述第一基體區(qū)之間的漂移區(qū)上； 柵極，所述柵極形成在所述柵絕緣層上； 源極，所述源極與所述源區(qū)電連接；以及 漏極，所述漏極與所述漏區(qū)電連接。
2.如權利要求I所述的功率半導體器件，其中，所述功率半導體器件為金屬氧化物半導體場效應晶體管MOSFET。
3.如權利要求I所述的功率半導體器件，其中，所述第一導電型為n型且所述第二導電型為P型。
4.如權利要求I所述的功率半導體器件，其中，所述第一導電型為P型且所述第二導電型為n型。
5.如權利要求I所述的功率半導體器件，其中，所述第一基體區(qū)包括至少一個條帶型區(qū)域，且還包括與所述第一基體區(qū)的兩個端面連接的框架區(qū)域。
6.如權利要求5所述的功率半導體器件，其中，所述柵絕緣層以與所述第一基體區(qū)相同的方向形成條帶型。
7.如權利要求5所述的功率半導體器件，其中，所述第一基體區(qū)的邊緣區(qū)域具有大于IOOum的曲率半徑。
8.如權利要求I所述的功率半導體器件，其中，所述第一基體區(qū)包括多邊形的晶胞。
9.如權利要求I所述的功率半導體器件，其中，所述漏區(qū)具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度。
10.如權利要求I所述的功率半導體器件，其中，所述源區(qū)具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度。
11.如權利要求I所述的功率半導體器件，其中，與所述第一基體區(qū)之間的柵極疊置的漂移區(qū)的寬度具有使從所述第一基體區(qū)延伸形成的耗盡區(qū)形成平面結結構的尺寸。
12.如權利要求I所述的功率半導體器件，還包括形成在所述第一基體區(qū)之間的漂移區(qū)的上表面下方的附加漂移區(qū)，其中，所述附加漂移區(qū)具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度。
13.如權利要求12所述的功率半導體器件，其中，所述附加漂移區(qū)具有比所述第一基體區(qū)的深度淺的深度。
14.如權利要求I所述的功率半導體器件，還包括形成在所述漂移區(qū)的上表面下方、圍繞所述第一基體區(qū)和所述第三基體區(qū)的第一導電型的附加漂移區(qū)，其中，所述附加漂移區(qū)具有高于所述漂移區(qū)的摻雜濃度的第一導電型的摻雜濃度。
15.如權利要求I所述的功率半導體器件，其中，所述第三基體區(qū)設置在彼此相鄰的柵極之間。
16.如權利要求I所述的功率半導體器件，其中，所述第三基體區(qū)具有比所述第一基體區(qū)的深度深的深度。
17.如權利要求I所述的功率半導體器件，其中，所述源區(qū)形成在其與所述柵極的一部分和所述源極的一部分疊置的位置上。
18.如權利要求I所述的功率半導體器件，其中，所述第一基體區(qū)形成在其與所述柵極的一部分和所述源極疊置的位置上。
19.如權利要求I所述的功率半導體器件，其中，所述第一基體區(qū)具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度，且所述第三基體區(qū)具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度。
20.如權利要求19所述的功率半導體器件，其中，所述第一基體區(qū)和所述第三基體區(qū)具有相同的第二導電型的摻雜濃度。
21.如權利要求19所述的功率半導體器件，其中，所述第一基體區(qū)具有高于所述第三基體區(qū)的摻雜濃度的第二導電型的摻雜濃度。
22.如權利要求19所述的功率半導體器件，其中，所述第一基體區(qū)具有低于所述第三基體區(qū)的摻雜濃度的第二導電型的摻雜濃度。
23.—種功率半導體器件，包括 第二導電型的集電區(qū)； 第一導電型的漂移區(qū)，所述漂移區(qū)形成在所述集電區(qū)上； 第二導電型的第一基區(qū)，所述第一基區(qū)形成在所述漂移區(qū)的上表面下方； 第二導電型的第二基區(qū)，所述第二基區(qū)形成在所述漂移區(qū)的上表面下方且在所述第一基區(qū)內，且形成得比所述第一基區(qū)的深度淺； 第二導電型的第三基區(qū)，所述第三基區(qū)通過從所述第一基區(qū)的下端向下突出形成；第一導電型的發(fā)射區(qū)，所述發(fā)射區(qū)形成在所述漂移區(qū)的上表面下方且在所述第一基區(qū)內，且形成為具有比所述第二基區(qū)的深度淺的深度； 柵絕緣層，所述柵絕緣層形成在所述第一基區(qū)的溝道區(qū)域上和在所述第一基區(qū)之間的漂移區(qū)上； 柵極，所述柵極形成在所述柵絕緣層上； 發(fā)射極，所述發(fā)射極與所述發(fā)射區(qū)電連接；以及 集電極，所述集電極與所述集電區(qū)電連接。
24.如權利要求23所述的功率半導體器件，其中，所述第一基區(qū)具有低于所述第二基區(qū)的摻雜濃度的第二導電型的摻雜濃度，且所述第三基區(qū)具有低于所述第二基區(qū)的摻雜濃度的第二導電型的摻雜濃度。
25.如權利要求23所述的功率半導體器件，其中，所述功率半導體器件為絕緣柵雙極型晶體管IGBT。
26.—種制作功率半導體器件的方法,該方法包括 形成第一導電型的漏區(qū)； 在所述漏區(qū)上形成第一導電型的漂移區(qū)； 在所述漂移區(qū)的上表面下方形成第二導電型的第一基體區(qū)； 在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內形成第二導電型的第二基體區(qū)，所述第二基體區(qū)具有比所述第一基體區(qū)的深度淺的深度； 形成從所述第一基體區(qū)的下端向下突出的第二導電型的第三基體區(qū)； 在所述漂移區(qū)的上表面下方且在所述第一基體區(qū)內形成第一導電型的源區(qū)，所述源區(qū)具有比所述第二基體區(qū)的深度淺的深度； 在所述第一基體區(qū)的溝道區(qū)域上和所述第一基體區(qū)之間的漂移區(qū)上形成柵絕緣層； 在所述柵絕緣層上形成柵極； 形成與所述源區(qū)電連接的源極；以及 形成與所述漏區(qū)電連接的漏極。
27.如權利要求26所述的方法，其中，所述第一基體區(qū)具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度，且所述第三基體區(qū)具有低于所述第二基體區(qū)的摻雜濃度的第二導電型的摻雜濃度。
28.如權利要求26所述的方法，其中，在進行所述第三基體區(qū)的形成之后，進行所述第一基體區(qū)的形成，且在進行所述第一基體區(qū)的形成之后，進行所述第二基體區(qū)的形成。
全文摘要
本發(fā)明提供了一種功率半導體器件及其制作方法，該器件具有低導通電阻和高擊穿電壓。該功率半導體器件包括第一導電型的漏區(qū)；第一導電型的漂移區(qū)，形成在漏區(qū)上；第二導電型的第一基體區(qū)，形成在漂移區(qū)上表面下方；第二導電型的第二基體區(qū)，形成在漂移區(qū)上表面下方且第一基體區(qū)內；第二導電型的第三基體區(qū)，從第一基體區(qū)的下端向下突出形成；第一導電型的源區(qū)，形成在漂移區(qū)上表面下方且第一基體區(qū)內；柵絕緣層，形成在第一基體區(qū)的溝道區(qū)域上和第一基體區(qū)之間的漂移區(qū)上；柵極，形成在柵絕緣層上；源極，與源區(qū)電連接；以及漏極，與漏區(qū)電連接。該功率半導體器件通過最小化JFET電阻的增加而減小邊緣電場，從而可以增大擊穿電壓且減小導通電阻。
文檔編號H01L29/10GK102738238SQ20121011293
公開日2012年10月17日 申請日期2012年4月16日 優(yōu)先權日2011年4月15日
發(fā)明者吳世雄, 崔嶸澈, 張浩鐵, 李在吉, 金鎮(zhèn)明 申請人:快捷韓國半導體有限公司