專利名稱：一種具有高鍺組分的鍺硅溝道pmos的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，尤其涉及ー種提高鍺硅(SiGe)PMOS器件溝道中鍺 (Ge)組分的方法，來(lái)提高器件性能。
背景技術(shù)：
在現(xiàn)代半導(dǎo)體技術(shù)中，提高半導(dǎo)體器件的性能是ー個(gè)很重要的課題。提高載流子遷移率是提高半導(dǎo)體器件的驅(qū)動(dòng)電流的有效措施之一，而載流子遷移率的提高可以通過(guò)在溝道中引入應(yīng)變來(lái)實(shí)現(xiàn)。在應(yīng)變硅技術(shù)中，MOS晶體管(有時(shí)叫MOS管或MOS器件)溝道區(qū)的張應(yīng)カ能夠提升電子的遷移率，壓應(yīng)カ能夠提升空穴的遷移率。一般而言，在N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(NM0SFET，也叫NM0S)的溝道區(qū)引入張應(yīng)カ來(lái)提升NMOS器件的性能，在P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(PM0SFET，也叫PM0S)的溝道區(qū)引入壓應(yīng)カ來(lái)提升PMOS志的性能。對(duì)于PMOS而言，由于Ge原子的晶格常數(shù)比Si原子大,在Si襯底上外延一層SiGe 層時(shí)，就在SiGe層中引入了壓應(yīng)力，通常利用這層具有壓應(yīng)カ的SiGe層作為PMOS的溝道； 從另一方面來(lái)說(shuō)，和硅相比，鍺材料具有更高的載流子遷移率，所以，SiGe溝道中壓應(yīng)カ越大，Ge組分越大，對(duì)器件性能的提高越有利。但是，當(dāng)Ge組分過(guò)高吋，SiGe層中會(huì)因嚴(yán)重的晶格失配而產(chǎn)生大量的位錯(cuò)、缺陷，導(dǎo)致層中的應(yīng)變部分被弛豫，這樣反而不利于器件性能的提升，所以從折中考慮，傳統(tǒng)制得的SiGe溝道中Ge組分都為30% 40%左右。

發(fā)明內(nèi)容
本發(fā)明的目的是為了更高的提高PMOS器件的性能，在不增加SiGe層中缺陷、位錯(cuò)的情況下，探索新的方法制作Ge組分更高的SiGe溝道PMOS器件。本發(fā)明針對(duì)傳統(tǒng)SiGe溝道PMOS器件對(duì)溝道中Ge組分的限制，特提供一種新的器件制備方法。它的特點(diǎn)是在Si襯底上外延SiGe前，先通過(guò)氮化硅(SiN)薄膜在襯底硅 (Si)中引入張應(yīng)變形成具有張應(yīng)カ的應(yīng)變硅(Si)，并利用淺槽隔離區(qū)(Shallow Trench Isolation，縮寫為STI)記憶應(yīng)變硅(Si)中少量的張應(yīng)變，然后去掉氮化硅(SiN)薄膜， 最后在該應(yīng)變硅(Si)上外延鍺(Ge)組分較高的鍺硅(SiGe)層作為溝道。與傳統(tǒng)制備鍺硅(SiGe)溝道的PMOS器件的方法相比，本發(fā)明的不同之處是在Si 襯底上外延SiGe層前，利用氮化硅(SiN)薄膜在硅(Si)中引入張應(yīng)力，并且用STI記憶Si 中引入的應(yīng)力，然后在具有張應(yīng)變的硅(Si)上外延SiGe溝道。當(dāng)張應(yīng)變硅(Si)中應(yīng)變較小，SiGe層中Ge組分較大時(shí)，Si的晶格常數(shù)<張應(yīng)變Si的晶格常數(shù)< SiGe的晶格常數(shù)， SiGe和張應(yīng)變Si的晶格常數(shù)差不如SiGe和Si的大，這樣在外延SiGe層時(shí)，就不會(huì)因晶格常數(shù)差異大而產(chǎn)生過(guò)多的缺陷、位錯(cuò)等，所以即使外延較高Ge組分的SiGe層，該層也不會(huì)出現(xiàn)因缺陷、位錯(cuò)過(guò)多而使應(yīng)變弛豫的現(xiàn)象，并且由于缺陷、位錯(cuò)較少，SiGe層的質(zhì)量容易控制。這樣外延的SiGe層中Ge組分可以達(dá)到60% 90%，隨著Ge組分的提高，SiGe溝道中的引入的壓應(yīng)カ也越大，在此上制作PMOS器件，可以大大提高PMOS器件溝道中的空穴的遷移率。本發(fā)明エ藝簡(jiǎn)單，與傳統(tǒng)的MOSエ藝兼容，成本較低，溝道中Ge組分提高明顯， 不僅適用于90納米エ藝節(jié)點(diǎn)以下的小尺寸PMOS器件，還可以推至0. 13微米以上的較大尺寸的PMOS器件。該發(fā)明制作的高Ge組分的SiGe溝道層的步驟是①在硅襯底I上淀積SiO2層2 ； ②在SiO2上淀積ー層氮化硅(SiN)薄膜3，并在Si襯底中引入張應(yīng)力，形成應(yīng)變Si層4，如圖I所示；③選擇刻蝕隔離區(qū)STI槽5，如圖2所示用化學(xué)氣相淀積SiO2填充物到STI 槽5，由于SiO2與Si的熱膨脹系數(shù)不匹配，因此STI記憶了部分SiN薄膜向Si襯底引入的張應(yīng)力，如圖3所示；⑤用濕法刻蝕去掉氮化硅(SiN)薄膜以及SiO2層，如圖4所示；⑥在制作好的應(yīng)變Si層4上外延ー層Ge組分較高的SiGe層6作為PMOS的溝道層，如圖5所示在制作好的高Ge組分的SiGe層6上制作PMOS器件，如附圖6所示。


下面結(jié)合圖I 圖5對(duì)外延高Ge組分的SiGe溝道的方法進(jìn)行說(shuō)明。圖I是在Si襯底I上淀積5102層2和SiN層3，并且SiN層3在Si襯底I中引入張應(yīng)カ，形成張應(yīng)變Si層4 ;圖2是選擇刻蝕隔離區(qū)STI 5 ；圖3是將STI 5區(qū)內(nèi)填充SiO2 ；圖4是去掉5102層2和SiN層3，露出應(yīng)變Si層4表面；圖5是在應(yīng)變Si層4上外延高組分的SiGe層6作為PMOS器件的溝道；圖6是在具有高Ge組分的SiGe溝道上制作PMOS器件的剖面圖。
實(shí)施例結(jié)合附圖，通過(guò)制作一個(gè)溝道長(zhǎng)度為ISOnm的PMOS器件的過(guò)程進(jìn)行進(jìn)ー步說(shuō)明本發(fā)明，制作過(guò)程如下一，清洗硅襯底；ニ，在硅襯底上用等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)淀積ー層SiO2薄膜2，其厚度可為20 nm 50nm，如圖I所示；三，通過(guò)PECVD在SiO2薄膜2上淀積ー層lOOnm，具有-3. 5 _2Gpa壓應(yīng)カ的氮化硅(SiN)薄膜3，并通過(guò)氮化硅(SiN)薄膜在Si襯底中引入張應(yīng)力，形成具有張應(yīng)カ的應(yīng)變娃(Si)層4,如圖I所示；四，用干法刻蝕刻蝕出隔離區(qū)STI 5，如圖2所示；五，用等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)淀積SiO2填充物到STI，此時(shí)STI記憶了部分SiN薄膜向Si襯底引入的張應(yīng)力，如圖3所示；六，用化學(xué)機(jī)械拋光法去掉SiN薄膜3以及SiO2層2，如圖4所示；七，利用PECVD，在制作好的具有張應(yīng)カ的應(yīng)變Si層4上外延ー層Ge組分為65% 的SiGe層6作為PMOS的溝道層，如圖5所示；ノV，溝道摻雜，形成N阱向SiGe層6中離子注入濃度為1+E17cm_2的磷離子；九，制作Si蓋帽層，作為形成柵氧的犧牲層用等離子體增強(qiáng)化學(xué)氣相沉積法 (PECVD)在SiGe層6上外延厚度約為5nm的Si層，然后對(duì)這層硅進(jìn)行氧化，形成柵氧化層
十，形成多晶硅柵8，用低壓化學(xué)氣象淀積設(shè)備，在柵氧上淀積厚度為150nm的多晶娃柵，柵長(zhǎng)為180nm ;^一，制作 SiN 側(cè)墻 9;十二，源10、漏11區(qū)摻雜，在源⑶、漏⑶區(qū)離子注入濃度為5+E19cnT2的硼離子;十三，制作鈍化層12完成器件制作。
權(quán)利要求
1.ー種具有高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于在制作PMOS期間的硅(Si)襯底上在外延鍺硅(SiGe)之前，先通過(guò)氮化硅(SiN)薄膜在Si中引入張應(yīng)變，形成具有張應(yīng)カ的應(yīng)變硅，并利用淺槽隔離區(qū)(STI)記憶應(yīng)變硅中少量的張應(yīng)變，然后去掉SiN 薄膜，最后在該應(yīng)變硅上外延鍺(Ge)組分較高的SiGe層作為溝道，在其上制作PMOS器件， 制備的步驟如下步驟ー選用Si襯底，井清洗干凈；步驟ニ 在Si襯底⑴上淀積SiO2層⑵和SiN層(3)，則在Si襯底⑴中引入少量張應(yīng)力，形成張應(yīng)變Si層(4)；步驟三刻蝕出隔離區(qū)STI (5)；步驟四在隔離區(qū)STI (5)中填充SiO2 ；步驟五去掉SiO2層⑵和SiN層(3)，露出張應(yīng)變Si層⑷表面；步驟六在應(yīng)變Si層⑷上外延高Ge組分形成壓應(yīng)變SiGe層(6)作為PMOS器件的溝道；步驟七在具有壓應(yīng)變SiGe層(6)溝道上，按已有技術(shù)制作PMOS器件。
2.根據(jù)權(quán)利要求I所述的高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于在硅襯底⑴上淀積SiO2薄膜(2)，其厚度為20 nm 50nm。
3.根據(jù)權(quán)利要求I所述的高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于通過(guò)等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)在SiO2薄膜(2)上淀積ー層具有-3. 5 _2Gpa壓應(yīng)力的氮化硅(SiN)薄膜(3)，并通過(guò)氮化硅(SiN)薄膜在Si襯底中引入張應(yīng)力，形成具有張應(yīng)カ的應(yīng)變Si層(4)。
4.根據(jù)權(quán)利要求I所述的高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于用干法刻蝕、或用各向異性刻蝕方法刻蝕出隔離區(qū)STI (5)。
5.根據(jù)權(quán)利要求I所述的高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于用化學(xué)機(jī)械拋光方法去掉SiN薄膜(3)以及SiO2層(2)，露出具有張應(yīng)カ的應(yīng)變Si層(4)。
6.根據(jù)權(quán)利要求I所述的高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于采用 PECVD、MBE外延設(shè)備，在應(yīng)變Si層⑷上外延Ge組分為60% 90%的SiGe層(6)作為器件的溝道層。
7.根據(jù)權(quán)利要求I所述的高鍺組分的鍺硅溝道PMOS的制備方法，其特征在于同常規(guī) PMOS的制作方法一致，先后形成柵氧化層(7)、多晶硅柵(8)、側(cè)墻(9)、對(duì)源區(qū)(10)、漏區(qū)(11)進(jìn)行摻雜并退火、形成鈍化層(12)，完成器件的制作。
全文摘要
一種具有高鍺組分的鍺硅溝道的PMOS的制備方法，屬于半導(dǎo)體器件領(lǐng)域，尤其涉及一種提高鍺硅(SiGe)PMOS溝道中鍺(Ge)組分的方法，來(lái)提高器件性能。它的特征是利用氮化硅(SiN)薄膜在硅(Si)中引入應(yīng)變形成應(yīng)變硅(Si)，并利用淺槽隔離區(qū)(縮寫為STI)記憶應(yīng)變硅(Si)中的應(yīng)變，然后去掉氮化硅(SiN)薄膜，最后在該應(yīng)變硅(Si)上外延鍺(Ge)組分較高的鍺硅(SiGe)層作為溝道，在上制作晶體管。本發(fā)明工藝簡(jiǎn)單，與傳統(tǒng)的MOS工藝兼容，成本較低，溝道中Ge組分提高明顯，不僅適用于90內(nèi)米工藝節(jié)點(diǎn)以下的小尺寸器件，還可以推至0.13微米以上的較大尺寸的器件。
文檔編號(hào)H01L21/336GK102610530SQ201210107600
公開日2012年7月25日 申請(qǐng)日期2012年4月13日 優(yōu)先權(quán)日2012年4月13日
發(fā)明者劉斌, 曾慶平, 王向展, 王微, 甘程, 羅謙, 鄭良辰 申請(qǐng)人:電子科技大學(xué)