專利名稱：用于在處理晶片中形成隔離裝置的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本申請涉及集成電路，其中所述集成電路的處理晶片中形成有多個裝置。發(fā)明背景技術(shù) 瞬態(tài)電壓抑制(TVS)電路保護集成電路免遭損害。通常使用分立二極管實施這些TVS電路。因為分立二極管較大，所以TVS電路中的二極管消耗大量可用板空間、增加負載電容且使信號完整性降級。

發(fā)明內(nèi)容
在一個實施方案中，一種瞬態(tài)電壓抑制電路包括處理晶片、形成于處理晶片中的二極管、附著至處理晶片及二極管的隔離層，以及附著至隔離層的電路晶片。一個電氣連接連接至二極管，該電氣連接延伸通過隔離層及電路晶片。此外，第一鉗位二極管形成于電路晶片中，該第一鉗位二極管電連接至電路晶片的表面。此外，第二鉗位二極管形成于電路晶片中，該第二鉗位二極管電連接至電路晶片的表面。附圖簡述應(yīng)當(dāng)理解圖示僅僅描繪示例性實施方案且因此不應(yīng)被視為在范疇上有所限制，將通過使用附圖利用額外特征及細節(jié)描述示例性實施方案，其中圖I是形成于處理晶片中的裝置的一個實施方案的方框圖。圖2是圖解說明具有形成于處理晶片中的二極管的瞬態(tài)電壓抑制二極管的一個實施方案的方框圖。圖3A-3E是圖解說明用于在處理晶片中形成二極管的制程的一個實施方案的方框圖。圖4A-4B是圖解說明形成于處理晶片中的二極管的一個實施方案的方框圖。圖5A-5B是圖解說明用于在處理晶片中形成二極管的制程的一個實施方案的方框圖。圖6是圖解說明形成于處理晶片中的二極管的一個實施方案的方框圖。圖7A-7F是圖解說明用于在處理晶片中形成二極管的制程的一個實施方案的方框圖。圖8是圖解說明制造于處理晶片上的電阻器的一個實施方案的方框圖。圖9是圖解說明制造于處理晶片上的二極管或電容器的一個實施方案的方框圖。

圖10是圖解說明制造于處理晶片上的雙極晶體管的一個實施方案的方框圖。圖11是圖解說明制造于處理晶片上的雙極晶體管的一個實施方案的方框圖。圖12是圖解說明制造于處理晶片上的雙極晶體管的一個實施方案的方框圖。
圖13是圖解說明形成于具有伴隨的通過式處理晶片通孔的處理晶片上的裝置的一個實施方案的方框圖。圖14是圖解說明形成于處理晶片中且布置成堆疊配置的裝置的一個實施方案的方框圖。圖15A是根據(jù)一個實施方案的用于接收用于調(diào)制解調(diào)器的信號的系統(tǒng)的方框圖。圖15B是用于如圖15A所不的系統(tǒng)的一個實 施方案的不意圖。圖15C是圖解說明實施形成于處理晶片中的裝置的瞬態(tài)電壓抑制電路的一個實施方案的方框圖。圖16是展示根據(jù)一個實施方案的用于在處理晶片上形成多個裝置的方法的流程圖。根據(jù)一般慣例，各個所述特征部未按比例繪制而是經(jīng)過繪制以強調(diào)與示例性實施方案有關(guān)的特定特征部。
具體實施例方式在下列詳細描述中，參考形成本文部分的附圖，且其中以舉例方式展示特定說明性實施方案。然而，應(yīng)當(dāng)理解可利用其它實施方案且可作出邏輯、機械及電氣改變。此外，所繪制的圖示及說明書中所呈現(xiàn)的方法不應(yīng)視為限制可實行個別動作的順序。因此，不應(yīng)以限制性意義對待下列詳細描述。圖I是圖解說明電氣裝置100的一個實施方案的方框圖。在特定實施方案中，電氣裝置100形成為集成電路。當(dāng)電氣裝置100形成為集成電路時，電氣裝置100包含處理晶片102、隔尚層110及電路晶片104。處理晶片102提供結(jié)構(gòu)強度給集成電路且電路晶片104通常含有多個層，該多個層形成構(gòu)成集成電路的部分的多個半導(dǎo)體裝置。隔離層110使電路晶片104與處理晶片102電絕緣。此外，電氣裝置100包含金屬化層112以在該電路晶片104中所含有的半導(dǎo)體裝置之間提供電氣連接。在至少一個實施方案中，使用絕緣體上硅技術(shù)制造處理晶片101、隔離層110及電路晶片104。在特定實施方案中，處理晶片102由例如鍺、硅及類似材料的半導(dǎo)體材料制造。此夕卜，處理晶片102可包含具有不同摻雜程度的硅的多層半導(dǎo)體。舉例而言，處理晶片102可包含摻雜P+的半導(dǎo)體基板，其中摻雜P-的磊晶層形成于該半導(dǎo)體基板的頂部上。此外，在特定實施方案中，處理晶片102包含半導(dǎo)體裝置。舉例而言，摻雜區(qū)106表示處理晶片102中已經(jīng)經(jīng)過摻雜以在處理晶片102中形成半導(dǎo)體裝置的區(qū)?？赏ㄟ^在處理晶片102中使用摻雜區(qū)106而形成不同半導(dǎo)體裝置，例如擴散電阻器、電容器、BJT、FET及類似裝置。此外，可使用多個摻雜區(qū)而在處理晶片102中形成多個半導(dǎo)體裝置。在其它實施方案中，隔離層110使處理晶片102中由摻雜區(qū)106形成的電氣裝置與電路晶片104中形成的半導(dǎo)體裝置隔離。舉例而言，隔離層110為接合式氧化物層，以及類似層。當(dāng)在處理晶片102與電路晶片104之間形成隔離層110時，該隔離層110使處理晶片102中形成的半導(dǎo)體裝置與電路晶片104中形成的半導(dǎo)體裝置電絕緣。處理晶片102與電路晶片104的隔離容許在彼此的頂部上更有效地制造半導(dǎo)體裝置，同時防止由摻雜區(qū)106形成的半導(dǎo)體裝置的操作干擾電路晶片104中形成的半導(dǎo)體裝置。舉例而言，當(dāng)處理晶片102中形成的半導(dǎo)體裝置為大型二極管時，隔離層110將防止該大型二極管不利影響電路晶片104中形成的半導(dǎo)體裝置的操作，且該大型二極管可至多為處理晶片102的表面積的大小。此外，在一些實施方案中，通孔108延伸通過隔離層110以將摻雜區(qū)106連接至金屬化層112及電路晶片104。在至少一個實施方案中，電路晶片104包含含有且連接半導(dǎo)體裝置的不同層及片段。舉例而言，電路晶片104可包含金屬間介電質(zhì)、電氣接觸件、摻雜區(qū)及類似物。在一些實施方案中，形成通過電路晶片104及隔離層110的通孔以提供對處理晶片102中形成的摻雜區(qū)106的電氣連接。通孔108為延伸通過電路晶片104且將摻雜區(qū)106電連接至電路晶片104的頂表面并且電連接至電路晶片104中形成的半導(dǎo)體裝置的導(dǎo)電材料。在一些實施方案中，沉積于電路晶片104的頂部上的金屬化層112也電連接至通孔108。因為通孔108電連接至金屬化層112，所以摻雜區(qū)106可電連接至在電路晶片104中形成且沒有通過電路晶片104而電連接至通孔108的其它半導(dǎo)體裝置。圖2是圖解說明其中在處理晶片中形成至少一個裝置的瞬態(tài)電壓抑制(TVS)電路的一個實施方案的方框圖。集成電路200實施具有多個二極管207-1-207-3的TVS電路230，這些二極管至少一個形成于處理晶片201中。所實施的二極管包含齊納二極管207-1、 第一鉗位二極管207-2，以及第二鉗位二極管207-3。如電路230中所示，第一鉗位二極管
207-3連接至電壓源(VCC) 203且第二鉗位二極管207-2連接至接地209。輸入/輸出(I/O) 205在第一鉗位二極管207-3與第二鉗位二極管207-3之間連接。齊納二極管207-1與第一鉗位二極管207-3及第二鉗位二極管207-2并聯(lián)且連接于接地與電壓源之間。在這個特定示例性實施方案中，集成電路200通過在處理晶片201中形成齊納二極管207-1，且在電路晶片213中的有源層212中形成第一鉗位二極管207-3及第二鉗位二極管207-2而實施電路230。在一些實施方案中，處理晶片201包含比如基板層202及磊晶層204的多個摻雜層，其中基板層202支撐磊晶層204。在特定實施方案中，基板層202及磊晶層204具有類似極性但是以不同水平摻雜。舉例而言，基板層202為摻雜N+的基板且磊晶層204為N-磊晶層?；蛘撸胰缭趯嵤╇娐?30時所不，基板層202為慘雜P+的基板且嘉晶層204為P-嘉晶層。集成電路200還包含摻雜區(qū)206，在這個實施方案中，該摻雜區(qū)206由具有與基板層202的極性相反的極性的摻雜材料形成。舉例而言，當(dāng)基板層202為P+基板時，摻雜區(qū)206通過利用N+摻雜在嘉晶層204中摻雜材料而形成。此外,摻雜區(qū)206包含重摻雜區(qū)222,該重摻雜區(qū)222搭配摻雜區(qū)206而用作齊納二極管207-1。重摻雜區(qū)222與摻雜區(qū)206為相同極性但是更重摻雜以改善與比如金屬的導(dǎo)電材料的電氣接觸。在摻雜區(qū)206上面，隔離層210使重摻雜區(qū)222、摻雜區(qū)206、基板層202及磊晶層204與由基板層202支撐的電路晶片213隔離。在一些實施方案中，隔離層210為將處理晶片201接合至電路晶片213的接合式氧化物層。在另一實施方案中，在隔離層210上面，電路晶片213含有用來形成集成電路的多個層。舉例而言，電路晶片213包含有源層212、深溝道隔離物(DTI) 208-1-208-3、局部氧化硅(LOCOS)層214，以及層間介電(ILD)層220。有源層212為含有多個電氣裝置的半導(dǎo)體層。使用比如硅、鍺及類似材料的材料來形成有源層212的半導(dǎo)體。在特定實施方案中，二極管207-2及二極管207-3形成于有源層212中。此外，使用DTI 208-1-208-3而使有源層212中形成的裝置彼此隔離以防止多個裝置通過導(dǎo)電有源層212而與其它裝置電接觸。在這個特定示例性實施方案中，DTI 208-2使有源層212內(nèi)的二極管207-2與二極管207-3電隔離，且DTI 208-1及DTI 208-3使電路230與有源層212中形成的其它電氣裝置隔離。在特定實施方案中，在將有源層212接合至隔離層210之前形成有源層212中的不同裝置。或者，在將有源層212接合至接合層210之后形成不同裝置。舉例而言，通過將具有與用來形成有源層212的材料不同的極性的材料植入摻雜接觸區(qū)而在有源層212中形成二極管207-2-207-3。在一個實施方案中，含有二極管207-3的有源層212的部分具有P-極性，同時用于二極管207-3的接觸區(qū)具有N+極性。為了進一步使二極管彼此電絕緣且使二極管與其它電子裝置電絕緣，在DTI
208-1-208-3及有源層212的頂部上形成LOCOS層214。為了將齊納二極管207-1連接至電路晶片213中的其它電子裝置，形成通過LOCOS層214、有源層212及隔離層210的溝道以暴露形成齊納二極管207-1的摻雜區(qū)206的部分。當(dāng)暴露摻雜區(qū)206的該部分時，可更重摻雜摻雜區(qū)206的該部分來形成重摻雜區(qū)222以促進導(dǎo)電性。此外，在溝道內(nèi)沉積導(dǎo)電材料以形成從重摻雜區(qū)222延伸至LOCOS層214的頂表面的通孔217。 在另一實施方案中，在LOCOS層214上面形成ILD層220且形成通過ILD層220及LOCOS層214的接觸溝道以暴露有源層212上的接觸區(qū)。有源層212上的接觸區(qū)為連接至在有源層212中建立的電氣裝置的區(qū)。舉例而言，接觸區(qū)為連接至電氣裝置的暴露的電氣裝置或暴露的通孔(例如通孔217)。當(dāng)暴露接觸區(qū)時，以導(dǎo)電材料填充接觸溝道以在有源層212上的接觸區(qū)與ILD層220的頂表面之間形成電氣接觸件216_1_216_4。由接觸溝道提供的電氣連接連接至形成為在ILD層220的頂部上形成的金屬化層215的部分的端子218-1-218-3，其中端子218-1-218-3使二極管207-1-207-3互相連接，連接至集成電路及其它電路中形成的其它電路。舉例而言，端子218-1將二極管207-2連接至接地(GND) 209，端子218-2將二極管207-2及二極管207-3連接至輸入/輸出205，且端子218-3將二極管207-1及二極管207-3連接至電壓源203。通過在處理晶片201中制造比如二極管207-1的電氣裝置，可將鉗位二極管制造成如處理晶片201本身般大，而不會明顯增加集成電路的有源表面積。此外，可將二極管調(diào)整成特定需要的ESD/浪涌容限而不會有與有源層212中的其它電路的設(shè)計相關(guān)的閂鎖或隔離問題。此外，在有源層212中使用二極管207-2及二極管207-3在小型集成方案內(nèi)確保將低電容增加至輸入/輸出端子，以造成導(dǎo)引二極管與處理晶片201中形成的二極管207-1一起發(fā)揮功用。圖3A-3E是圖解說明用于在處理晶片中形成二極管的制程300的一個實施方案的方框圖。圖3A圖解說明在制程300于基板層302上形成磊晶層304時處理晶片301的構(gòu)造。在一個實施方案中，制程300以摻雜材料制造基板層302。舉例而言，利用P+摻雜材料或N+摻雜材料制造基板層302。在一些實施方案中，在二極管用作鉗位二極管之處，基板層302的極性確定二極管鉗位是否為接地或電壓。此外，基板層302及磊晶層304足夠厚以在結(jié)構(gòu)上支撐沉積于處理晶片301的頂部上的電路晶片313的層。在特定實施方案中，當(dāng)制程300在基板層302上形成磊晶層304時，磊晶層304和基板層302為相同極性，但是沒有經(jīng)過重摻雜。舉例而言，當(dāng)基板層302具有P+摻雜時，磊晶層304具有P-摻雜?；蛘?，當(dāng)基板層302摻雜N+材料時，磊晶層304摻雜N-材料。磊晶層304的摻雜及厚度取決于處理晶片302中所形成的二極管的希望特性。舉例而言，當(dāng)在處理晶片302中形成齊納二極管時，該齊納二極管具有特定電壓需求。齊納二極管的電壓需求確定磊晶層304的摻雜的量及厚度。二極管的電壓需求愈大，磊晶層304的厚度愈大。在圖3B中，制程300在磊晶層304中形成摻雜區(qū)306。在實施方案中，為了形成摻雜區(qū)306，將具有與磊晶層304的極性相反的極性的材料植入磊晶層304的區(qū)。舉例而言，當(dāng)磊晶層304摻雜P-材料時，以N+材料形成摻雜區(qū)306。相反，當(dāng)磊晶層304摻雜N-材料時，以P+材料形成摻雜區(qū)306。在一些實施方案中，當(dāng)在磊晶層304中形成齊納二極管時，高度摻雜摻雜區(qū)306以在該齊納二極管處于飽和時降低該齊納二極管的電阻。在特定實施方案中，摻雜區(qū)306形成為大體上覆蓋磊晶層304的整個表面。當(dāng)在磊晶層304的整個表面上形成摻雜區(qū)306時，根據(jù)處理晶片301中形成的電氣裝置的需求來確定磊晶層304的邊緣及相關(guān)容限。或者，在其它實施方案中，在磊晶層304的選擇位置形成摻雜區(qū)306。當(dāng)在選擇位置形成摻雜區(qū)306時，光阻308遮蔽磊晶層304以暴露受限于將形成摻雜區(qū)306的選擇位置的磊晶層304的區(qū)。接著在該選擇位置形成摻雜區(qū)306且在完成慘雜區(qū)306的形成后移除光阻308?！ぴ趫D3C中，制程300形成由磊晶層304支撐的其它層。舉例而言，在磊晶層304及摻雜區(qū)306上形成隔離層310。在特定實施方案中，隔離層310由接合式氧化物形成且提供用于將電路晶片313接合至隔離層310的平滑表面?；蛘?，使用絕緣體上硅技術(shù)形成隔離層310及電路晶片313。舉例而言，將電路晶片313接合至隔離層310，因此將隔離層310接合至處理晶片302。此外，隔離層310使隔離層310上形成的電路晶片313與處理晶片302的層電隔離。作為電路晶片的部分，有源層312形成于隔離層310上。有源層312為在其中形成電氣裝置的一層半導(dǎo)體材料。舉例而言，有源層312為一層硅、鍺及類似者。當(dāng)將用于有源層312的材料沉積于隔離層310上時，形成有源層312的半導(dǎo)體材料被拋光，或回蝕成用于在其中建立電氣裝置所需的厚度。在替代實施方案中，將預(yù)制造的有源層312直接接合至由處理晶片301支撐的隔離層310。當(dāng)將有源層312接合至隔離層310時，不論在隔離層310上形成有源層312或?qū)㈩A(yù)制造的有源層312接合至隔離層310，皆使用標準制造技術(shù)在有源層312中形成有源電路。舉例而言，通過有源層312中的植入及擴散而形成二極管。在特定實施方案中，形成通過有源層312的DTI 314以電隔離硅層312中形成的電氣裝置以及可通過有源層312而得到的任何電氣連接。舉例而言，通過對有源層312的頂表面涂布光阻而形成DTI 314，因此將溝道蝕刻至作用層312中形成的電氣裝置之間的有源層312中。當(dāng)形成溝道時，在溝道內(nèi)沉積電絕緣材料以形成DTI 314。當(dāng)在有源層312中形成DTI 314及電氣裝置時，接著在有源層312的頂部上沉積LOCOS層316以使有源層312與在LOCOS層316的頂部上沉積的層電隔離。在圖3d中，制程300形成通孔317以將處理晶片301中的裝置連接至LOCOS層316的頂表面。在特定實施方案中，為了形成通孔317，形成通過LOCOS層316及有源層312的溝道以暴露摻雜區(qū)306的部分。舉例而言，對LOCOS層316涂布掩膜，且通過在將暴露摻雜區(qū)306的部分的LOCOS層316上的位置蝕刻通過LOCOS層316、硅層312及隔離層310而形成溝道。在至少一個實施方案中，當(dāng)暴露摻雜區(qū)306時，更重摻雜摻雜區(qū)306的暴露部分以形成重摻雜區(qū)307。舉例而言，通過以與摻雜區(qū)306相同的極性摻雜摻雜區(qū)306的暴露部分而形成重摻雜區(qū)307。通過更重摻雜摻雜區(qū)306的暴露部分，在溝道內(nèi)沉積的導(dǎo)電材料形成與重摻雜區(qū)307的更高質(zhì)量的電氣接觸。舉例而言，在溝道內(nèi)沉積的導(dǎo)電材料包含鎢、銅、金及類似材料。此外，導(dǎo)電材料的沉積形成將重摻雜區(qū)307連接至LOCOS層316的頂表面的通孔317。此外，DTI 314使通孔317與有源層312中的其它電子裝置隔離。在圖3E中，制程300將其它層沉積于LOCOS層316及通孔317上。在一個實施方案中，制造制程將ILD 320沉積于LOCOS層316的頂部上。當(dāng)沉積ILD 320時，形成通過ILD320的溝道以暴露通孔317的部分。此外，形成通過ILD 320及LOCOS 316的溝道以暴露有源層312中形成的電氣裝置的部分。當(dāng)形成溝道時，在溝道內(nèi)沉積導(dǎo)電材料以形成接觸件322。接觸件322將通孔317電連接至ILD 320的頂表面。此外，接觸件322將有源層312中形成的電氣裝置連接至ILD 320的頂表面。當(dāng)形成接觸件322時，在ILD 320的頂表面上圖案化且蝕刻金屬化層324以電連接有源層312中的不同裝置及處理晶片301中形成的裝置以形成電氣電路。圖4A是使用關(guān)于圖3A-3E所述的制程制造的第一鉗位二極管400a及第二鉗位二極管400b的圖。舉例而言，隔離層410a及隔離層410b類似于隔離層310，有源層412a及有源層412b類似于有源層312，通孔417a及通孔417b類似于通孔317，且接觸件422a及接觸件422b類似于接觸件322。此外，ILD 420a及ILD 420b類似于ILD320且LOCOS 416a及LOCOS 416b類似于LOCOS 316。在特定實施方案中，除了處理晶片401a、401b中及電路晶片413a及電路晶片313b中的各個層的極性彼此相反之外，第一鉗位二極管400a及第二鉗位二極管400b彼此類似。舉例而言,在第一鉗位二極管400a上,基板層402a具有P+極性且磊晶層404a具有P-極性。相較之下，在第二鉗位二極管400b上，基板層402b具有N+極性且磊晶層404b具有N-極性。類似地，摻雜區(qū)406a及重摻雜區(qū)407a的極性與摻雜區(qū)406b及重摻雜區(qū)407b的極性相反。此外，當(dāng)在瞬態(tài)電壓抑制電路中實施二極管400a及二極管400b時,二極管400a及二極管400b的連接不同。舉例而言,第一鉗位二極管400a的金屬化層424a連接至接地，同時基板層402a連接至電壓源。相較之下，第二鉗位二極管400b的金屬化層424b連接至電壓源，同時基板層402b連接至接地。本文忽略第一鉗位二極管400a及第二鉗位二極管400b的其它組件。圖4B是圖解說明裝置400c的一個實施方案的方框圖，其中圖4的第一鉗位二極 管400a及第二鉗位二極管400b形成于相同基板中。電路晶片413c中的裝置如關(guān)于圖3A-3E所述般形成。舉例而言，隔離層410c類似于隔離層310，有源層412c類似于有源層312，通孔417c類似于通孔317且接觸件422c類似于接觸件322。此外，ILD 420c類似于ILD 320且LOCOS 416c類似于LOCOS 316。在處理晶片401中，基板層402c類似于基板層302。然而，第一鉗位二極管400a形成于磊晶層404a中，該磊晶層具有與含有第二鉗位二極管400b的磊晶層404b不同的極性。為了在單個磊晶層404c中形成兩個不同鉗位二極管，其中一個二極管形成于具有與另一二極管的極性相反的極性的周圍磊晶層404c中，在第一摻雜區(qū)406a或第二摻雜區(qū)406b之一下面的磊晶層404c中形成阱430c。舉例而言，在磊晶層404c中直接形成摻雜區(qū)406a，同時在摻雜區(qū)406c下面的磊晶層404c中形成阱430c。此外，根據(jù)圍繞重摻雜區(qū)407a及重摻雜區(qū)407c的摻雜區(qū)406a及摻雜區(qū)406c摻雜重摻雜區(qū)407a及重摻雜區(qū)407c。此外，當(dāng)在磊晶層404c中形成阱430c時，阱430c足夠大，使得阱中的二極管的操作不會與基板層402c相互作用。舉例而言，當(dāng)在磊晶層404c中形成阱430c時，阱430c足夠大使得阱430c中通過摻雜區(qū)406c的第二鉗位二極管的操作不會與磊晶層404a相互作用。圖5A-5B是圖解說明用于在處理晶片中形成二極管的制程500的一個實施方案的方框圖。制程500類似于圖3A-3c所述的制程300。舉例而言，制程500以與關(guān)于制程300所述相同的方式制造處理晶片501、隔離層510、DTI 514、有源層512，以及LOCOS層516。然而，如圖5A所示，在形成溝道且隨后沉積導(dǎo)電材料以形成通孔517之前在LOCOS層516上沉積 ILD 520。在特定實施方案中，通過遮蔽ILD 520，保留ILD 520的暴露區(qū)用于蝕刻、切割及類似者而形成溝道。接著將溝道形成為通過ILD520、L0C0S層516、有源層512，以及隔離層510以暴露磊晶層504中的摻雜區(qū)506的部分。當(dāng)暴露摻雜區(qū)506時，更重摻雜摻雜區(qū)506的暴露部分以形成重摻雜區(qū)507。舉例而言，通過以與摻雜區(qū)506相同的極性摻雜摻雜區(qū)506的暴露部分而形成重摻雜區(qū)506。通過更重摻雜摻雜區(qū)506的暴露部分,在溝道內(nèi)沉積的導(dǎo)電材料形成與摻雜區(qū)506的更高質(zhì)量的電氣接觸。舉例而言，溝道內(nèi)沉積的導(dǎo)電材料類似于用來制作圖3d中的通孔317的材料。此外，導(dǎo)電材料的沉積形成將重摻雜區(qū)507連接至ILD 520的頂表面的通孔517。此外，DTI 514使通孔517與集成電路上的其它裝置電 隔離。在圖5B中，當(dāng)形成通孔517時，在ILD 520及通孔517上沉積金屬化層524以在處理晶片501中形成的裝置與集成電路上的其它電裝置之間形成電氣連接。圖6是使用關(guān)于圖5A-5B所述的制程制造的第一鉗位二極管600a及第二鉗位二極管600b的圖。舉例而H，隔尚層610a及隔尚層610b類似于隔尚層510，有源層612a及有源層612b類似于有源層512，通孔617a及通孔617b類似于通孔517。此外，ILD 620a及ILD620b類似于ILD 520且LOCOS 616a及LOCOS 616b類似于L0C0S516。除了處理晶片401a及處理晶片401b中和電路晶片413a及電路晶片313b中的各個層的極性彼此相反之夕卜，第一鉗位二極管600a及第二鉗位二極管600b彼此類似。舉例而言,在第一鉗位二極管600a上，基板層602a具有P+極性且磊晶層604a具有P-極性。相較之下，在第二鉗位二極管600b上，基板層602b具有N+極性且磊晶層604b具有N-極性。類似地，摻雜區(qū)606a及重摻雜區(qū)607a的極性與摻雜區(qū)606b及重摻雜區(qū)607b的極性相反。此外，當(dāng)在瞬態(tài)電壓抑制電路中實施二極管600a及二極管600b時，二極管600a及二極管600b的連接不同。舉例而言，第一鉗位二極管600a的金屬化層624a連接至接地，同時基板層602a連接至電壓源。相較之下，第一鉗位二極管600b的金屬化層624b連接至電壓源，同時基板層602b連接至接地。此外，在一些實施方案中，第一鉗位二極管600a及第二鉗位二極管600b建在與關(guān)于圖4B所述相同的基板上。圖7A-7F圖解說明用于在處理晶片中制造二極管的制程700，其中多晶硅通孔717電連接摻雜區(qū)與金屬化層。在圖7A中，制程700在處理晶片701的磊晶層704中形成摻雜區(qū)706，其中該處理晶片701還包含支撐磊晶層704的基板層702?；鍖?02的形成、磊晶層704，以及磊晶層704中的摻雜區(qū)706類似于圖3A-3B所述的基板層302的形成、磊晶層304及摻雜區(qū)306。在一些實施方案中，在磊晶層704中沉積銻以形成摻雜區(qū)706。此外，在一些實施方案中，當(dāng)掩膜用于植入物706時，該掩膜暴露大面積磊晶層70，使得磊晶層704被暴露至磊晶層704的邊緣的預(yù)定距離內(nèi)。大面積磊晶層704的暴露引起二極管產(chǎn)生高電容。在一些實施方案中，使用退火、擴散、植入及類似者在磊晶層704中形成摻雜區(qū)706。在圖7B中，制程700繼續(xù)在處理晶片701上形成多個層。舉例而言，在處理晶片701上形成隔尚層710、接合輔助層711、有源層712，以及埋入層714。隔尚層710類似于如圖3c所述的接合式氧化物層310。然而，與接合式氧化物層310不同，還在處理晶片701的底部上沉積接合輔助層711以防止處理晶片701在材料的接合期間翹曲。在一些實施方案中，隔離層710和隔離層711具有相同厚度，同時在其它實施方案中，厚度在隔離層710和接合輔助層711之間變化。此外，在準備在電路晶片213中建造電子裝置時，隔離層經(jīng)過研磨、拋光、蝕刻及類似者。當(dāng)沉積接合層710及接合層711時，將有源層712接合至接合層710。接著將有源層712拋光或回蝕至用于建立電氣裝置所需的厚度，且可通過沉積或植入于由隔離層710支撐的有源層712上而形成埋入層714。埋入層714包含p型集極層、第一磊晶層、第二磊晶層、N沈降及P沈降及類似層。在一些實施方案中，埋入層714是通過退火、擴散、植入及類似者而形成。在圖7C中，制程700暴露摻雜區(qū)706的部分。在特定實施方案中，在裝置上沉積氧化物層且涂布暴露氧化物層的區(qū)的光阻716用于蝕刻。當(dāng)將光阻716涂布至氧化物層時，將溝道蝕刻成通過裝置的多個層以暴露摻雜區(qū)706的部分。舉例而言，溝道形成為通過埋入層714、有源層712及隔離層710。當(dāng)由于蝕刻而暴露摻雜區(qū)706的部分時，移除光阻716。在圖7D中，制程700形成多晶通孔717。舉例而言，當(dāng)溝道暴露摻雜區(qū)706的部分時，在該 溝道內(nèi)沉積例如摻P0C13的多晶的多晶材料以形成多晶通孔717。在特定實施方案中，多晶通孔717經(jīng)過回蝕以形成具有埋入層714的平滑表面。多晶通孔717在磊晶層704中形成的摻雜區(qū)706與埋入層714的頂表面之間提供電氣連接。在圖7E中，制程700電隔離多晶通孔717與摻雜區(qū)706。為了電隔離多晶通孔717與摻雜區(qū)706，形成隔離溝道720。為了形成隔離溝道720，從晶粒中剝除氧化物層，涂布光阻，并且蝕刻圍繞多晶通孔717的隔離溝道720以垂直暴露隔離層720的部分。當(dāng)蝕刻隔離溝道720且暴露隔離層710的部分時，從該晶粒中剝除所涂布的光阻。此外，在溝道720內(nèi)且在該晶粒上沉積溝道隔離層722。舉例而言，在一些實施方案中，在電路上沉積側(cè)壁氧化物、退火溝道、沉積薄多晶、沉積多晶SPEB、沉積溝道低壓力正硅酸四乙酯(LPTEOS)，并且增加正硅酸四乙酯(TEOS)的濃度。此外，當(dāng)形成溝道隔離層722時，用聚合材料填充隔離溝道720。在特定實施方案中，在隔離溝道720內(nèi)沉積多晶材料且通過CMP平坦化而使頂表面平滑以移除沉積在隔離溝道中的額外多晶。此外，在一些實施方案中，還沉積LoTren植入物。在于隔離溝道720內(nèi)沉積多晶后，在集成電路上沉積場TEOS層且應(yīng)用場退火。在圖7F中，制程700將多晶通孔717電連接至電路。舉例而言，對集成電路的頂部層涂布掩膜且蝕刻該頂部層以暴露連接至摻雜區(qū)706的多晶通孔717。此外，可使用標準溝道接觸布局。當(dāng)暴露多晶通孔717時，多晶通孔717可通過所沉積的接觸件及金屬化層而連接至其它層，使得處理晶片701中形成的摻雜區(qū)706可用作集成電路內(nèi)的二極管或其它電氣裝置。在特定實施方案中，可在處理晶片內(nèi)制造除二極管之外的裝置。舉例而言，圖8-12圖解說明處理晶片中形成的電子裝置的不同實施方案的橫截面。舉例而言，圖8圖解說明處理晶片801中形成的擴散電阻器800的橫截面。在一些實施方案中，擴散電阻器800根據(jù)關(guān)于圖5A-5B所示的相同制程來制造。舉例而言，DTI 814、LOCOS層816、ILD層824及有源層812以與圖5A-5B中的對應(yīng)結(jié)構(gòu)DTI 514,LOCOS層516、ILD層520及有源層512類似的方式來制造。為了制造擴散電阻器800，形成兩個隔離通孔817及820，該兩個隔離通孔817及820延伸通過電路晶片813及隔離層810以將高度摻雜區(qū)807及高度摻雜區(qū)809與金屬化層815中的端子826-1及端子826-2電連接。第一通孔817通過端子826-1而將高度摻雜區(qū)807與Vl連接，且第二通孔820通過端子826-2而將高度摻雜區(qū)809與V2連接。此外，將高度摻雜區(qū)807及高度摻雜區(qū)809摻雜成具有與摻雜區(qū)806相同的極性，該摻雜區(qū)806具有與磊晶層804及基板層802的極性不同的極性。高度摻雜區(qū)807及高度摻雜區(qū)809以及摻雜區(qū)806的摻雜的量控制由擴散電阻器800提供的電阻的量。圖9是在處理晶片901中形成 且可為集成二極管或接面電容器的裝置900的一個實施方案的橫截面圖。裝置900根據(jù)關(guān)于圖5A-5B所示的相同制程以與擴散電阻器800類似的方式來制造。舉例而言，DTI 914、L0C0S層916、ILD層924及有源層912以與圖5A-5B中的對應(yīng)結(jié)構(gòu)DTI 514、LOCOS層516、ILD層520及有源層512類似的方式來制造。此外，為裝置900形成兩個隔離通孔917及920,該兩個隔離通孔917及920延伸通過電路晶片913及隔離層910以將摻雜區(qū)906與金屬化層915中的端子926-1及端子926-2電連接。摻雜區(qū)906及高度摻雜區(qū)907如上文關(guān)于圖5A-5B所述般來制造。然而，為了制造高度摻雜區(qū)909，蝕刻溝道以暴露定位成靠近摻雜區(qū)906的磊晶層904的區(qū)。當(dāng)暴露磊晶層904的區(qū)時，以相同極性的磊晶層904及基板層902更重摻雜重摻雜區(qū)906。當(dāng)摻雜重摻雜區(qū)909時，填充溝道以形成第二通孔920，該第二通孔920在一些實施方案中通過金屬化層915中的端子926-2將接觸區(qū)909與GND電連接。在其它裝置實施方案中，圖示10-12圖解說明集成雙極晶體管的不同實施方案的橫截面。圖10是處理晶片1001中形成的集成雙極晶體管1000的一個實施方案的橫截面圖，其中該集成雙極晶體管具有兩個端子。集成雙極晶體管1000包含兩個不同的高度摻雜區(qū)1009及1007。為了形成集成雙極晶體管1000的高度摻雜區(qū)1009及高度摻雜區(qū)1007，如關(guān)于摻雜區(qū)506所述般形成摻雜區(qū)1006且摻雜區(qū)1006具有與如關(guān)于圖5A-5B所述的磊晶層1004及基板層1002的極性相反的極性。此外，DTI 1014、L0C0S層1016、ILD層1024及有源層1012以與圖5A-5B中的對應(yīng)結(jié)構(gòu)DTI 514、L0C0S層516、ILD層520及有源層512類似的方式來制造。當(dāng)在暴露摻雜區(qū)1006之后摻雜高度摻雜區(qū)1007及高度摻雜區(qū)1009時，將高度摻雜區(qū)1007摻雜成具有與摻雜區(qū)1006的極性相反的極性，同時在具有與摻雜區(qū)1006相同的極性時更重摻雜高度摻雜區(qū)1009。此外，金屬化層1015中的端子延伸通過電路晶片1013及隔離層1010以電連接高度摻雜區(qū)1007及高度摻雜區(qū)1009。舉例而言，金屬化層1015中的射極端子1026-1通過第一通孔1018而連接至高度摻雜區(qū)1007且基極端子1026-2通過第二通孔1020而連接至高度摻雜區(qū)1009。圖11是處理晶片1101中形成的集成雙極晶體管1100的一個實施方案的橫截面圖，其中該集成雙極晶體管具有三個端子。集成雙極晶體管1100包含基極端子1126-3、射極端子1126-2，以及集極端子1126-1。該三個端子1126-1、1126-2及1126-3經(jīng)由通孔1117、1120及1122而延伸通過電路晶片1113及隔離層1110，以將重摻雜區(qū)1107、1109及1111電連接至金屬化層1115。連接至射極端子1126-2及基極端子1126-3的重摻雜區(qū)1109及重摻雜區(qū)1111以與如上文關(guān)于圖10所述的高度摻雜區(qū)1007及高度摻雜區(qū)1009相同的方式形成。此外，類似于圖9的重摻雜區(qū)909形成連接至集極端子1126-1的重摻雜區(qū)1107，使得重摻雜區(qū)1107在磊晶層1104中形成為接近摻雜區(qū)1106。此外，重摻雜區(qū)1107具有與磊晶層1104及基板層1102相同的極性。此外，類似于圖5A-5B所述的電路晶片513中的層制造電路晶片1113中的層。因此，DTI 1114、11)0)5層1116、10)層1124及有源層1112類似于圖5A-5B中的對應(yīng)結(jié)構(gòu)DTI 514、LOCOS層516、ILD層520，以及有源層512。圖12是處理晶片1201中形成的集成雙極晶體管1200的一個實施方案的橫截面圖，其中該集成雙極晶體管具有三個端子。集成雙極晶體管1200包含基極端子1226-3、射極端子1226-2及集極端子1226-1。該三個端子1226-1、1226-2及1226-3經(jīng)由通孔1217、1220及1222而延伸通過電路晶片1213及隔離層1210，以將重摻雜區(qū)1207,1209及1211電連接至金屬化層1215。連接至射極端子1226-2及基極1226-3的重摻雜區(qū)1209及重摻雜區(qū)1211以與如上文關(guān)于圖10所述的高度摻雜區(qū)1007及高度摻雜區(qū)1009相同的方式形成于摻雜區(qū)1206中。此外，連接至集極端子1226-1的重摻雜區(qū)1207還形成于摻雜區(qū)1206中。此外，重摻雜區(qū)1207具有與磊晶層1204及基板層1202相同的極性。此外，類似于圖5A-5B所述的電路晶片513中的層制造電路晶片1213中的層。因此，DTI 1214、LOCOS層1216、ILD層1224及有源層1212類似于圖5A-5B的對應(yīng)結(jié)構(gòu)DTI 514、LOCOS層516、ILD層520及有源層512。圖13是處理晶片1402中形成的裝置1300的橫截面的一個實施方案，其中裝置 1300還包含將金屬化層1312連接至處理層1302的底側(cè)的通孔1314。類似于圖IB中的裝置IOOb形成裝置1300。在特定實施方案中，為了形成通孔1314，在沉積金屬化層1312之前，蝕刻通過電路晶片1310、隔離層1310，以及處理晶片1302的溝道。當(dāng)溝道形成為從電路晶片1304的頂部延伸至處理晶片1302的底部時，在該溝道的表面上形成隔離涂層1316。隔離涂層1316隔離溝道中的材料使其不與電路晶片1304及處理晶片1302中的其它電氣裝置電氣接觸。舉例而言，隔離涂層1316防止溝道1314中的材料與通孔1308及摻雜區(qū)1306之間的電氣連接。當(dāng)形成溝道時，在該溝道內(nèi)沉積導(dǎo)電材料以形成通孔1314。當(dāng)形成通孔1314時，在將通孔1308及通孔1314連接至集成或外部電路的其它部分的電路晶片1304的頂部上沉積金屬化層1312。圖14是由處理晶片1402及1422中形成的多個電子組件形成的裝置1400的一個實施方案。在特定實施方案中，處理晶片中形成的不同裝置堆疊于彼此的頂部上。舉例而言，裝置1400包含如圖13所述堆疊于圖IB所述的裝置IOOb的頂部上的裝置1300。通過在彼此的頂部上堆疊諸裝置，裝置1400節(jié)省了空間。在至少一個實施方案中，裝置1300通過隔離層1418而與裝置IOOb分開。隔離層1418使裝置1300與裝置1400電隔離。當(dāng)在裝置1300與裝置IOOb之間進行連接時，延伸通過處理晶片1322的通孔1414也延伸通過隔離層1418以電接觸金屬化層1412。因此，裝置1300及裝置IOOb僅是在所希望的位置彼此電連接。圖15A是用于從DSL調(diào)制解調(diào)器接收及發(fā)射信號的系統(tǒng)1500的一個實施方案的方框圖。系統(tǒng)1500包含集成電路1502，該集成電路1502包含在處理晶片內(nèi)制造的裝置。集成電路1502包含DSL線路驅(qū)動器1504及TVS電路1506。集成電路1502從DSL調(diào)制解調(diào)器模擬前端1540接收模擬信號，該DSL線路驅(qū)動器1504在跨越尖塞與振鈴線路1508發(fā)射信號之前放大。此外，DSL調(diào)制解調(diào)器模擬前端1540從DSL接收器1530接收輸入信號，其中DSL接收器1530從尖塞與振鈴線路1508接收輸入。此外，混合變壓器1510將從DSL線路驅(qū)動器1504發(fā)射的信號與從尖塞與振鈴線路1508接收的信號分開以防止所發(fā)射的信號過載或?qū)⒃肼曉黾又了邮盏男盘枴?br> 圖15B是系統(tǒng)1500的部分的示意圖的一個實施方案，該系統(tǒng)1500包含集成電路1502、混合變壓器1510及尖端與振鈴線路1508。在特定實施方案中，集成電路1502包含DSL線路驅(qū)動器1504及TVS電路1506。集成電路耦合至混合變壓器1510，該混合變壓器1510繼而耦合至DSL尖端與振鈴線路1508。DSL線路驅(qū)動器1504驅(qū)動跨越DSL尖端與振鈴線路1508的信號。為了保護連接至DSL線路1508的裝置，耦合于DSL線路1508與DSL線路驅(qū)動器1504之間的TVS電路1506防止在DSL線路1508上驅(qū)動電力浪涌。TVS電路1506從DSL線路驅(qū)動器1504接收兩個電壓(VI及V2)且TVS電路1506包含二極管1507-1-1507-3，其中二極管1507-1-1507-3通過將Vl及V2上的浪涌鉗位在接地而回應(yīng)電力浪涌。此外，TVS電路1506的二極管1507-1-1507-3制造于含有DSL線路驅(qū)動器1504的集成電路1502上，其中至少一個二極管制造于處理晶片中。圖15C是TVS電路1506的橫截面圖的一個實施方案，且該TVS電路1506耦合至Vl 1553及V2 1555。在特定實施方案中，類似于圖2的集成電路200而制造集成電路1506。 舉例而言，處理晶片1551、隔離層1560、電路晶片1563類似于圖2中的處理晶片201、隔離層210及電路晶片213。在特定實施方案中，二極管1507-1通過在磊晶層1554中形成摻雜區(qū)1556及高度摻雜區(qū)1557-1而形成于處理晶片1551中，其中摻雜區(qū)1556及高度摻雜區(qū)1557-1的極性與磊晶層1554及基板層1552的極性相反。此外，通孔1567-1延伸通過有源層1562及隔離層1560以在高度摻雜區(qū)1557-1與有源層1562的頂部之間提供電氣連接。在至少這個特定示例性實施方案中，通孔1567-1連接至接觸件1566-1，該接觸件1566-1提供從通孔1567-1至金屬化層1565中的端子1568-1的電氣連接且延伸通過LOCOS層1564及ILD層1570。端子1568-1連接至V11553同時基板層1552耦合至V21555。此外，在特定實施方案中，二極管1507-2及二極管1507-3形成于有源層1562中作為有源層1562中的摻雜區(qū)1557-2及摻雜區(qū)1557-3。在特定實施方案中，DTI 1558形成于二極管1507-2與二極管1507-3之間中，該DTI 1558使二極管1507-2及通孔1567與二極管1507-3電隔離。接觸件1566-2及接觸件1566-3通過LOCOS層1564及ILD層1570而將二極管1507-2及二極管1507-3連接至端子1568-2，其中端子1568-2連接至接地1559。此外，接觸件1566-4從含有二極管1507-3的有源層1562的部分延伸至連接至V2 1555的端子1568-3。因此，圖15C中的集成電路1506實施圖15B中的電路1506。圖16圖解說明展示用于在處理晶片中形成電氣裝置的方法1600的流程圖。方法1600以在處理晶片中形成半導(dǎo)體裝置的1602開始。在1604，在處理晶片及半導(dǎo)體裝置上沉積隔離層。在1606，將電路晶片結(jié)合至隔離層。在一個實施方案中，電路晶片和已經(jīng)界定的作用裝置接合?；蛘?，在將活性硅基板接合至接合層之后加工該電路晶片。在1608，形成通過電路晶片及隔離層的至少一個溝道以暴露處理晶片的部分。在1610，在至少一個溝道中沉積導(dǎo)電材料，該導(dǎo)電材料通過電路晶片而對電氣裝置提供電氣連接。如本申請中所使用的相對定位的術(shù)語根據(jù)平行于晶片或基板的常規(guī)平面或工作表面的平面來定義，而無關(guān)于該晶片或基板的定向。如本申請中所使用的術(shù)語“水平”或“橫向”定義為平行于晶片或基板的常規(guī)平面或工作表面的平面，而無關(guān)于該晶片或基板的定向。術(shù)語“垂直”指垂直于水平面的方向。例如“上”、“側(cè)”(如“側(cè)壁”中)、“更高”、“更低”、“上面”、“頂部”及“下面”的術(shù)語相對于晶片或基板的頂表面上的常規(guī)平面或工作表面來定義，而無關(guān)于該晶片或基板的定向。盡管本文已圖解說明且描述特定實施方案，然而所屬領(lǐng)域技術(shù)人員將明白計劃用來達成相同目的的任何布置可置換所示的特定實施方案。因此，顯然期望本發(fā)明僅僅受申請專利范圍及其等效物限制。元件清單100電氣裝置102處理晶片104電路晶片106摻雜區(qū)108通孔 110隔離層112金屬化層200集成電路201處理晶片202基板層203電壓源 /vcc204磊晶層205輸入 / 輸出(i/o)206摻雜區(qū)207-1二極管207-3二極管207-2二極管208-1深溝道隔離物208-2深溝道隔離物208-3深溝道隔離物209接地 /gnd210隔離層212有源層213電路晶片214局部氧化硅層215金屬化層216-1電氣接觸件216-2電氣接觸件216-3電氣接觸件216-4電氣接觸件217通孔218-1端子218-2端子218-3端子
220層間介電層222重摻雜區(qū)230電路300制程301處理晶片302基板層304嘉晶層306摻雜區(qū)
307重摻雜區(qū)308光阻310隔離層312有源層313電路晶片314深溝道隔離物316局部氧化硅層317通孔320層間介電層322接觸件324金屬化層400a第一鉗位二極管400b第二鉗位二極管400c裝置401a處理晶片401b處理晶片401c處理晶片402a基板層402b基板層402c基板層404a磊晶層404b磊晶層404c磊晶層406a摻雜區(qū)406b摻雜區(qū)406c摻雜區(qū)407a重摻雜區(qū)407b重摻雜區(qū)407c重摻雜區(qū)410a隔離層410b隔離層
410c隔離層412a有源層412b有源層

412c有源層413a電路晶片413b電路晶片413c電路晶片414a深溝道隔離物414b深溝道隔離物414c深溝道隔離物416a局部氧化娃層416b局部氧化娃層416c局部氧化娃層417a通孔417b通孔417c通孔420a層間介電層420b層間介電層420c層間介電層422a接觸件422b接觸件422c接觸件424a金屬化層424b金屬化層424c金屬化層430c阱500制程501處理晶片502基板層504磊晶層506摻雜區(qū)507重摻雜區(qū)510隔離層512有源層513電路晶片514深溝道隔離物516局部氧化娃層517通孔520層間介電層
524金屬化層600a第一鉗位二極管600b第二鉗位二極管601b處理晶片601a處理晶片602a基板層602b基板層 604a磊晶層604b磊晶層606a摻雜區(qū)606b摻雜區(qū)607a重摻雜區(qū)607b重摻雜區(qū)610a隔離層610b隔離層613a電路晶片613b電路晶片612a有源層612b有源層614a深溝道隔離物614b深溝道隔離物616a局部氧化娃層616b局部氧化硅層617a通孔617b通孔620a層間介電層620b層間介電層624a金屬化層624b金屬化層700制程701處理晶片702基板層704磊晶層706摻雜區(qū)710隔離層711接合輔助層712有源層713電路晶片714埋入層
716光阻717聚合通孔720隔離溝道722隔離層800擴散電阻器801處理晶片802基板層804嘉晶層 806摻雜區(qū)807高摻雜區(qū)809高摻雜區(qū)810隔離層812有源層813電路晶片814深溝道隔離物815金屬化層
816局部氧化硅層817通孔820通孔824層間介電層826-1端子826-2端子900裝置901處理晶片902基板層904磊晶層906摻雜區(qū)907高摻雜區(qū)909高摻雜區(qū)910隔離層912有源層913電路晶片914深溝道隔離物915金屬化層916局部氧化硅層917通孔920通孔924層間介電層926-1端子
926-2端子1000集成雙極晶體管1001處理晶片1002基板層1004磊晶層1006摻雜區(qū)1007高摻雜區(qū)
1009高摻雜區(qū)1010隔離層1012有源層1013電路晶片1014深溝道隔離物1015金屬化層1016局部氧化硅層1017通孔1020通孔1024層間介電層1026-1端子1026-2端子1100集成雙極晶體管1101處理晶片1102基板層1104磊晶層1106摻雜區(qū)1107高摻雜區(qū)1109高摻雜區(qū)1110隔離層1111高摻雜區(qū)1112有源層1113電路晶片1114深溝道隔離物1115金屬化層1116局部氧化硅層1117通孔1120通孔1122通孔1124層間介電層1126-1端子1126-2端子
1126-3端子1200集成雙極晶體管1201處理晶片1202基板層1204磊晶層1206摻雜區(qū)
1207高摻雜區(qū)1209高摻雜區(qū)1210隔離層1211高摻雜區(qū)1212有源層1213電路晶片1214深溝道隔離物1215金屬化層1216局部氧化硅層1217通孔1220通孔1222通孔1224層間介電層1226-1端子1226-2端子1226-3端子1300裝置1302處理晶片1304電路1306摻雜區(qū)1308通孔1310隔離層1312金屬化層1314通孔1316隔離涂層IOOb裝置1400裝置1414通孔1418隔離層1500收發(fā)信號系統(tǒng)1502集成電路1502集成電路1504數(shù)字用戶線路/dsl線路驅(qū)動器
1504DSL線路驅(qū)動器1507-1二極管1507-2二極管1507-3二極管1506瞬態(tài)電壓抑制電路1506瞬態(tài)電壓抑制1506TVS 電路
1508DSL 線路1510混合變壓器1530dsl 接收器1540dsl調(diào)制解調(diào)器模擬前端1551處理晶片1552基板層1553電壓 vl1554磊晶層1555電壓 v21557-1高摻雜區(qū)1557-2高摻雜區(qū)1557-3高摻雜區(qū)1556摻雜區(qū)1558深溝道隔離物1559接地 /GND1560隔離層1562有源層1563電路晶片1564局部氧化娃層1565金屬化層1566-1接觸件1566-2接觸件1566-3接觸件1566-4接觸件1567通孔1568-1端子1568-2端子1568-3端子1570層間介電層
權(quán)利要求
1.一種用于在處理晶片中形成電氣裝置的方法，所述方法包括 在處理晶片中形成半導(dǎo)體裝置； 在所述處理晶片及所述半導(dǎo)體裝置上形成隔離層； 將電路晶片結(jié)合至所述隔離層； 形成通過所述電路晶片及所述隔離層的至少一 個溝道以暴露所述處理晶片的部分；及在所述至少一個溝道中沉積導(dǎo)電材料，所述導(dǎo)電材料通過所述電路晶片提供對所述電氣裝置的電氣連接。
2.根據(jù)權(quán)利要求I的方法，其中在所述處理晶片中形成所述電氣裝置包括在所述處理晶片中形成摻雜區(qū)。
3.根據(jù)權(quán)利要求2的方法，在所述處理晶片中形成阱，其中所述阱與所述處理晶片極性不同且所述摻雜區(qū)形成于所述阱中。
4.根據(jù)權(quán)利要求2的方法，其中形成所述摻雜區(qū)包括 對所述處理晶片的頂表面涂布光阻，所述光阻暴露所述處理晶片的選擇性位置； 在所述暴露選擇性位置中形成所述摻雜區(qū)； 移除所述光阻。
5.根據(jù)權(quán)利要求2的方法，其中所述摻雜區(qū)具有與所述處理晶片的極性相反的極性。
6.根據(jù)權(quán)利要求2的方法，其還包括在所述摻雜區(qū)中形成高度摻雜區(qū)，其中所述高度摻雜區(qū)是經(jīng)由通過所述活性硅基板中的所述至少一個溝道來摻雜所述摻雜區(qū)而形成。
7.根據(jù)權(quán)利要求6的方法，其中所述高度摻雜區(qū)具有與所述摻雜區(qū)相同的極性。
8.根據(jù)權(quán)利要求I的方法，其中所述電氣裝置為下列至少一種 二極管； 電阻器； 場效應(yīng)晶體管； 雙極晶體管；及 電容器。
9.根據(jù)權(quán)利要求I的方法，其還包括在所述處理晶片中形成高度摻雜區(qū)，其中所述高度摻雜區(qū)是經(jīng)由通過所述活性硅基板中的所述至少一個溝道來摻雜所述處理晶片而形成。
10.根據(jù)權(quán)利要求I的方法，其中所述導(dǎo)電材料為下列至少一種 金屬；及 多晶填充物。
11.根據(jù)權(quán)利要求I的方法，其還包括在所述導(dǎo)電材料上沉積金屬化層。
12.根據(jù)權(quán)利要求I的方法，其還包括將所述電氣連接連接至集成電路。
13.根據(jù)權(quán)利要求12的方法，其中將所述電氣連接連接至集成電路包括 形成通過所述電路晶片、所述隔離層及所述處理晶片的通孔； 在將所述通孔電連接至所述電氣連接的所述電路晶片上沉積金屬化層。
14.根據(jù)權(quán)利要求12的方法，其中將所述電氣連接連接至集成電路包括 在所述電路晶片的頂部上堆疊第二集成電路使得所述電氣連接耦合至所述集成電路。
15.根據(jù)權(quán)利要求I的方法，其還包括當(dāng)將所述電路晶片結(jié)合至所述隔離層時，在所述電路晶片中形成電氣裝置。
16.根據(jù)權(quán)利要求I的方法，其中所述電路晶片包含下列至少一種 層間介電層； 有源層； 溝道隔離物；及 局部氧化硅層。
17.一種實施在處理晶片中形成的裝置的電路，所述電路包括 處理晶片的部分； 至少一個摻雜區(qū)，其形成于所述處理晶片的所述部分中； 電路晶片的部分，其接合至所述處理晶片的所述部分； 隔離層的部分，其使所述處理晶片與所述電路晶片電隔離；及至少一個通孔，所述至少一個通孔將所述至少一個摻雜區(qū)電連接至形成于所述電路晶片的所述部分上的金屬化層。
18.根據(jù)權(quán)利要求17的電路，其中所述處理晶片包括基板層及磊晶層。
19.根據(jù)權(quán)利要求18的電路，其中所述至少一個摻雜區(qū)形成于所述磊晶層的頂表面上。
20.根據(jù)權(quán)利要求19的電路，其中在所述磊晶層的所述頂表面上形成阱，所述阱具有與所述磊晶層的極性相反的極性且所述至少一個摻雜區(qū)形成于所述阱中。
21.根據(jù)權(quán)利要求17的電路，其中所述至少一個摻雜區(qū)中的摻雜區(qū)大體上與所述處理晶片的所述頂表面相同大小。
22.根據(jù)權(quán)利要求17的電路，其中所述隔離層包括氧化物。
23.根據(jù)權(quán)利要求17的電路，其中所述電路晶片包括深溝道隔離物以使所述至少一個通孔與所述有源層中的其它裝置電隔離。
24.根據(jù)權(quán)利要求17的電路，其還包括第二通孔，所述第二通孔將所述金屬化層電連接至所述處理晶片的底表面。
25.根據(jù)權(quán)利要求17的電路，其中所述至少一個通孔通過所述電路晶片電連接至其它電氣裝置。
26.—種瞬態(tài)電壓抑制電路,所述電路包括 處理晶片； 形成于所述處理晶片中的二極管； 附著至所述處理晶片及所述二極管的隔離層； 附著至所述隔離層的電路晶片； 連接至所述二極管的電氣連接，所述電氣連接延伸通過所述隔離層及所述電路晶片；形成于所述電路晶片中的第一鉗位二極管，所述第一鉗位二極管電連接至所述電路晶片的所述表面；及 形成于所述電路晶片中的第二鉗位二極管，所述第二鉗位二極管電連接至所述電路晶片的所述表面。
27.根據(jù)權(quán)利要求26的電路，其中所述瞬態(tài)電壓抑制電路從數(shù)字用戶線路驅(qū)動器接收信號。
28.根據(jù)權(quán)利要求26的電路，其中所述隔離層將所述處理晶片接合至所述電路晶片。
29.一種用于接收數(shù)字用戶線路調(diào)制解調(diào)器上的信號的系統(tǒng)，所述系統(tǒng)包括 經(jīng)過配置以處理模擬信號的模擬前端； 線路驅(qū)動器，其耦合至所述模擬前端且放大來自所述模擬前端且要在通信網(wǎng)絡(luò)上發(fā)射的信號； 耦合至所述線路驅(qū)動器的瞬態(tài)電壓抑制電路，所述瞬態(tài)電壓抑制電路經(jīng)過配置以鉗位放大的接收信號中的電力浪涌，所述瞬態(tài)電壓抑制電路包括 第一鉗位二極管、第二鉗位二極管及齊納二極管，其中所述第一鉗位二極管、所述第二鉗位二極管及所述齊納二極管中的至少一個形成于集成電路的處理晶片上，且具有延伸通過電路晶片的部分的電氣連接，所述電路晶片經(jīng)由隔離層而接合至所述處理晶片； 接收器，其經(jīng)過配置以放大從電話線路接收的信號；及 變壓器，其經(jīng)過配置以防止來自所述線路驅(qū)動器的放大信號干擾來自所述通信網(wǎng)絡(luò)的接收信號。
全文摘要
本發(fā)明提供一種用于活性硅通孔集成的方法。所述方法包括在處理晶片中形成電氣裝置。所述方法還包括在處理晶片及電氣裝置上形成隔離層，以及將有源層結(jié)合至隔離層。此外，所述方法包括形成通過有源層及隔離層的至少一個溝道以暴露處理晶片的部分，以及在至少一個溝道中沉積導(dǎo)電材料，該導(dǎo)電材料通過有源層提供對電氣裝置的電氣連接。
文檔編號H01L21/762GK102779778SQ20121005082
公開日2012年11月14日 申請日期2012年2月29日 優(yōu)先權(quán)日2011年5月13日
發(fā)明者F·希伯特, I-S·孫, R·C·杰羅姆 申請人:英特賽爾美國股份有限公司