專利名稱：自對準導電凸塊結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本披露涉及集成電路制造，并且更特別地，涉及具有導電凸塊結(jié)構(gòu)的半導體器件。
背景技術(shù)：
現(xiàn)代化集成電路(IC)形成在半導體芯片(還稱為管芯)上。為了增加制造生產(chǎn)量和降低制造成本，在半導體晶圓中制造1C，半導體晶圓中的每個都包括多個相同半導體芯片。在制造IC之后，半導體芯片可以從晶圓上切割下并且在它們被使用之前被封裝。在典型封裝處理中，半導體芯片首先被附著至封裝基板。這包括將半導體芯片物理固定在封裝基板上，并且將半導體芯片上的接合凸塊(bonding bump)連接至封裝基板上的接合凸塊。通常包括環(huán)氧樹脂的底層填料(underfill)被用于進一步保證接合。半導體芯片可以使用倒裝芯片接合或引線接合來接合。所得到的封裝被稱為球柵陣列(ball gate array,BGA) I旲塊。具有不冋功能的多個芯片可以集成在冋一 BGA I旲塊中，以形成系統(tǒng)級封裝(system in package, SIP)模塊。倒裝芯片接合利用導電凸塊在芯片的接觸焊盤和封裝基板之間建立電接觸?；谒褂玫牟牧?，凸塊本身被分類為焊料凸塊、金凸塊、銅柱凸塊和具有混合金屬的凸塊。然而，在IC制造中存在實現(xiàn)這種特征和處理的挑戰(zhàn)。例如，如果凸塊被回流，則很難準確地實現(xiàn)芯片的凸塊與封裝基板(兩者都具有凸塊)的對準，從而增加了開路的可能性。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提供一種半導體器件，包括基板，包括主表面；以及導電凸塊，分布在所述基板的所述主表面之上，其中，所述導電凸塊的第一子集中的每個都包括規(guī)則體，并且所述導電凸塊的第二子集中的每個都包括環(huán)形體。優(yōu)選地，所述規(guī)則體具有第一厚度，并且所述環(huán)形體具有大于所述第一厚度的第
二厚度。優(yōu)選地，所述環(huán)形體包括基本垂直的側(cè)壁。優(yōu)選地，所述環(huán)形體包括錐形側(cè)壁。優(yōu)選地，所述環(huán)形體的自頂向下的視圖包括選自圓形、正方形和矩形的形狀。優(yōu)選地，所述導電凸塊是熱可回流材料。優(yōu)選地，所述導電凸塊包括Sn、SnAg> Sn-Pb> SnAgCu> SnAgZn> SnZn> SnBi-In、Sn-In、Sn-Au> SnPb> SnCu> SnZnln、或 SnAgSb0優(yōu)選地，所述導電凸塊是不可回流材料。優(yōu)選地，所述導電凸塊包括Cu、Ag、Au、Cu合金、Ag合金、或Au合金。根據(jù)本發(fā)明的另一方面，提供一種半導體器件，包括基板，包括主表面；以及導電凸塊，分布在所述基板的所述主表面之上，其中，所述導電凸塊的第一子集中的每個都包括規(guī)則體，并且所述導電凸塊的第二子集中的每個都包括均勻地分布在中心開口外圍周圍的一組獨立的導電凸塊。
優(yōu)選地，所述規(guī)則體具有第一厚度，并且所述獨立的導電凸塊中的每個都具有基本等于所述第一厚度的第二厚度。優(yōu)選地，所述一組獨立的導電凸塊包括至少三個導電凸塊。優(yōu)選地，所述獨立的導電凸塊中的每個都包括基本垂直的側(cè)壁。優(yōu)選地，所述獨立的導電凸塊中的每個 都包括錐形側(cè)壁。優(yōu)選地，所述導電凸塊是熱可回流材料。優(yōu)選地，所述導電凸塊是不可回流材料。根據(jù)本發(fā)明的再一方面，提供一種制造導電凸塊結(jié)構(gòu)的方法，包括提供包括主表面的基板；在所述主表面之上形成感光層；圖案化所述感光層，以形成分布在所述基板的所述主表面之上的開口，其中，所述開口的第一子集中的每個都包括規(guī)則開口，并且所述開口的第二子集中的每個都包括中心定位體；電鍍開口的所述第一子集中的導電凸塊的第一子集和開口的所述第二子集中的導電凸塊的第二子集；以及去除所述感光層。優(yōu)選地，所述導電凸塊的所述第二子集中的每個都包括環(huán)形體。優(yōu)選地，所述中心定位體包括多個徑向延伸的肋。優(yōu)選地，所述導電凸塊的所述第二子集中的每個都包括均勻地分布在中心開口外圍周圍的一組獨立的導電凸塊。


當讀取附圖時，將從以下詳細描述中最好地理解本披露。需要強調(diào)，根據(jù)工業(yè)中的標準實踐，多種特征不按比例繪制并且僅用于說明目的。實際上，為了論述的清楚起見，多種特征的尺寸可以任意增加或減小。圖I是根據(jù)本披露的多個方面的制造包括導電凸塊結(jié)構(gòu)的半導體器件的方法的流程圖；圖2至圖6B是根據(jù)本披露的多個方面的在制造的多個階段的半導體器件的導電凸塊結(jié)構(gòu)的示意性自頂向下視圖和橫截面圖；圖7是根據(jù)本披露的多個方面的接合到封裝基板的半導體器件的橫截面圖；圖8是根據(jù)本披露的多個方面的制造包括導電凸塊結(jié)構(gòu)的半導體器件的方法的流程圖；圖9A至圖IlB是根據(jù)本披露的多個方面的在制造的多個階段的半導體器件的導電凸塊結(jié)構(gòu)的示意性自頂向下視圖和橫截面圖；以及圖12是根據(jù)本披露的多個方面的接合到封裝基板的半導體器件的橫截面圖。
具體實施例方式將理解，以下公開提供了多種不同實施例或?qū)嵗?，用于實現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實例以簡化本發(fā)明。當然，這些僅是實例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實施例。為了簡單和清楚起見，多種部件按照不同比例被任意地繪制。
圖I是根據(jù)本公開的多個方面的制造包括導電凸塊結(jié)構(gòu)的半導體器件的方法100的流程圖。方法100開始于步驟102，其中，提供包括主表面的基板。方法100繼續(xù)步驟104，其中，在主表面之上形成感光層。方法100繼續(xù)步驟106，其中，感光層被圖案化，以形成分布在基板的主表面之上的開口，其中，開口的第一子集中的每個都包括規(guī)則開口，并且開口的第二子集中的每個都包括中心定位體。方法100繼續(xù)步驟108，其中，導電凸塊的第一子集在開口的第一子集中被電鍍，并且導電凸塊的第二子集在開口的第二子集中被電鍍。方法100繼續(xù)步驟110，其中，去除感光層。以下論述示出根據(jù)圖I的方法的實施例。圖2至圖6B是根據(jù)本披露的多個方面的在制造的多個階段的半導體器件200的導電凸塊結(jié)構(gòu)220的示意性自頂向下視圖和橫截面圖。圖I的方法不產(chǎn)生完整的半導體器件。從而，將理解，可以在圖I的方法之前、期間、和/或之后提供附加處理，并且一些其他處理在此僅被簡單地描述。而且，圖I至圖6B被簡化用于更好地理解本披露的發(fā)明思想。例如，雖然附圖示出了半導體器件200的導電凸塊結(jié)構(gòu)220，但是將理解，半導體器件200可以是集成電路(IC)封裝的一部分，其進一步包括多個其他組件，諸如，底部填充、引線框等。參考圖2,提供包括王表面20s的基板20。基板20可以包括娃基板?；?0可·以可選擇地包括硅鍺、鎵砷、或其他合適半導體材料。基板20可以進一步包括其他部件，諸如，多種摻雜區(qū)、掩埋層、和/或外延層。而且，基板20可以是絕緣體上半導體，諸如，絕緣體上硅(SOI)或藍寶石上硅。在其他實施例中，基板20可以包括摻雜外延層、梯度半導體層、和/或可以進一步包括疊加在不同類型的另一半導體層之上的半導體層，諸如，在硅鍺層上的娃層。在其他實例中，化合物半導體基板20可以包括多層娃基板,或者娃基板可以包括多層化合物半導體結(jié)構(gòu)。基板20進一步包括多個隔離區(qū)(未示出)。隔離區(qū)可以利用隔離技術(shù)，諸如，硅的局部氧化(LOCOS)或淺溝槽隔離(STI)，以限定和電隔離多種微電子元件(未示出)。在本實施例中，隔離區(qū)包括STI。隔離區(qū)可以包括氧化硅、氮化硅、氮氧化硅、攙氟硅酸鹽玻璃(FSG)、低-K介電材料、其他合適材料、和/或其結(jié)合。隔離區(qū)以及在本實施例中的STI可以由任何合適處理形成。作為一個實例，STI的形成可以包括通過申請人已知的光刻處理圖案化半導體基板20，在基板20中蝕刻溝槽(例如，通過使用干蝕刻、濕蝕刻、和/或等離子體蝕刻處理)，并且通過介電材料填充溝槽(例如，通過使用化學氣相沉積處理)。在一些實施例中，填充的溝槽可以具有多層結(jié)構(gòu)，諸如，通過氮化硅或氧化硅填充的熱氧化襯墊層?？梢栽诨?0中形成的多種微電子元件的實例包括晶體管(例如，P-溝道/η-溝道金屬氧化物半導體場效應(yīng)晶體管(pMOSFET/nMOSFET)、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管等)；二極管；電阻器；電容器；電感器；熔絲；和/或其他合適元件。多種處理被執(zhí)行，以形成多種微電子元件，包括沉積、光刻、注入、蝕刻、退火、以及其他合適處理。微電子元件被互連，以形成IC器件，諸如，邏輯器件、存儲器件(例如，靜態(tài)隨機存取存儲器或SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)器件、其結(jié)合、以及其他合適類型的器件?；?0進一步包括層間介電(ILD)層、金屬間介電(IMD)層和疊加在集成電路(未不出)上的互連結(jié)構(gòu)。互連結(jié)構(gòu)中的IMD層包括低介電常數(shù)(低_k)介電材料、未摻雜硅酸鹽玻璃(USG)、攙氟硅酸鹽玻璃(FSG)、攙碳硅酸鹽玻璃、氮化硅、氮氧化硅、或其他通用材料。低_k介電材料的介電常數(shù)可以小于約3. 9或者小于約2. 3?；ミB結(jié)構(gòu)中的金屬線可以由銅或銅合金形成。本領(lǐng)域技術(shù)人員將認識到互連結(jié)構(gòu)的形成詳情。多個接觸焊盤202 (表示為202_1、202_2、202_3、和202_4)是形成在頂層MD層204中的頂部互連層，其是導電布線的一部分，并且如果需要，具有通過平坦化處理(諸如，化學機械拋光(CMP))處理后的暴露表面。用于多個接觸焊盤202的合適材料可以包括但不限于例如Cu、Al、AlCu、Al合金、Cu合金、或其他導電材料。在接合處理中使用多個接觸焊盤202，以將各自芯片中的集成電路連接至外部部件。然后，導電凸塊形成在多個接觸焊盤202之上，以在封裝基板上建立到導電凸塊的電連接和機械連接，形成封裝組件。在一個實例中，焊劑(flux)可以設(shè)置在凸塊的端部，以便于在兩個基板的凸塊之間形成連接(joint)。兩個凸塊都可以通過可回流材料(諸如，焊料)形成，或者凸塊中的一個或另一個可以由不可回流材料(諸如，銅)(其還可以用作兩個基板之間的均衡件(standoff))形成。然而，在將凸塊芯片放在封裝基板上的處理中，甚至在沒有芯片滑動的情況下將芯片放在封裝基板上的同時，也很可能發(fā)生一些問題，從而引起與封裝基板的不對齊，并進而增加開路的可能性。例如，如果焊接凸塊的一個集合或兩個集合已被回流，芯片的對準包含使一個焊接凸塊球在另一焊接凸塊球的頂部上平衡。明顯地，基于申請人的觀察，焊球不想靠在另一球上，并且該不穩(wěn)定配置使得芯片與基板不對準。從而，以下參考圖3至圖6B和圖9A至圖IlB描述的處理可以通過牢固地夾住芯 片在芯片和封裝基板之間提供機械對齊(即，在組裝處理期間使其與封裝基板準確機械對準)，以在凸塊被回流的同時，避免芯片的運動(不對準)。這可以減少開路的發(fā)生。參考圖3，在多個接觸焊盤202形成處理之后，導電層206形成在多個接觸焊盤202和MD層204之上。任何標準導電材料都可以在本發(fā)明的實施例中被采用。在一個實施例中，導電層206通過物理氣相沉積(PVD)或濺射由Cu形成。在另一實施例中，導電層206可以由包括Ag、Cr、Ni、Sn、Au、及其結(jié)合的Cu合金形成。導電層206被沉積至在約O. 4 μ m至O. 6 μ m之間的厚度。然后，感光層208形成在導電層206之上，從而在基板20的主表面20s之上。在一些實施例中，感光層208可以是干膜或光刻膠膜。感光層208可以通過申請人已知的沉積處理施加在導電層206之上。在至少一個實施例中，感光層208通過將干膜層層壓在導電層206之上來形成，使得厚度從約20 μ m到約30 μ m。在另一實施例中，感光層208通過將光刻膠膜旋涂在導電層206之上形成，以獲得從約20 μ m至約30 μ m的厚度。將理解，感光層206的厚度可以被控制和選擇為預定值，這特別與將形成的導電凸塊材料的柱狀物的厚度相關(guān)。在本實施例中，圖4A至圖6A是根據(jù)本披露的多個方面的在制造的多個階段的半導體器件200的導電凸塊結(jié)構(gòu)220的示意性自頂向下視圖。圖4B至圖6B是沿著圖4A至圖6A的線a-a截取的半導體器件200的導電凸塊結(jié)構(gòu)200的橫截面圖。圖4A和圖4B示出在圖案化感光層208以形成分布在基板20的主表面20s之上的開口 212a/212b之后的圖3的半導體器件200，其中，開口 212a的第一子集(即，212a_2和212a_3)中的每個包括規(guī)則開口，并且開口 212b的第二子集(S卩，212b_l和212b_4)中的每個包括中心定位體212b_lx/212b_4x。在本實施例中，中心定位體212b_lx/212b_4x的寬度W1可以基本等于開口 212a的第一子集中的每個的寬度W2，但是寬度W1可以大于或小于w2。在至少一個實施例中，第一感光層208通過申請人已知的處理被圖案化，以形成分布在基板20的主表面20s之上(即，在多個接觸焊盤202的一部分之上)的開口212a/212b,使用于限定導電凸塊結(jié)構(gòu)220的窗口的導電層206的一部分暴露。參考圖5A和圖5B，在圖案化感光層208之后，導電凸塊220a的第一子集(220_a2和220_a3)在開口 212a的第一子集中被電鍍，并且導電凸塊220b的第二子集(220_bl和220_b4)在開口 212b的第二子集中被電鍍。從而，導電凸塊220a/220b( S卩，導電凸塊結(jié)構(gòu)220)被分布在基板20的主表面20s之上，其中，導電凸塊220a的第一子集中的每個都包括規(guī)則體220a_2/220a_3，并且導電凸塊220b的第二子集中的每個都包括環(huán)形體220b_l/220b_4。在至少一個實施例中，環(huán)形體220b_l/220b_4包括基本垂直的側(cè)壁。在另一實施例中，環(huán)形體220bj/220b_4包括錐形側(cè)壁。在一 些實施例中，環(huán)形體220b_l/220b_4的自頂向下視圖包括選自圓形、正方形、以及矩形的形狀。在本實施例中，導電凸塊220a的第一子集和導電凸塊220b的第二子集被結(jié)合，并且稱為半導體器件200的導電凸塊結(jié)構(gòu)220。在一些實施例中，開口 212a/212b通過合適形成方法由導電凸塊220結(jié)構(gòu)部分地或全部填充。在至少一個實施例中，使用導電層206作為種子層，沿著開口 212a/212b向上形成導電凸塊結(jié)構(gòu)220。在典型實施例中，規(guī)則體220a_2/220a_3的第一厚度tl大于15 μ m。例如，規(guī)則體220a_2/220a_3具有約15-29 μ m的厚度，但是厚度可以更大或更小。理論上，由于較大電流聚集，導致較大面積開口比較小面積開口可以容納更多電鍍材料。由于開口 212b的第二子集中的每個的面積都大于開口 212a的第一子集中的每個的面積，環(huán)形體220b_l/220b_4具
有大于第一厚度h的第二厚度t2。在至少一個實施例中，導電凸塊220a/220b包括熱可回流材料。例如，導電凸塊220a/220b 可以包括 Sn、SnAg, Sn-Pb, SnAgCu, SnAgZn, SnZn, SnBi-In, Sn-In, Sn-Au, SnPb,SnCu、SnZnIn、或SnAgSb等。在另一實施例中，導電凸塊220a/220b包括不可回流材料。例如，導電凸塊220a/220b可以包括Cu、Ag、Au、Cu合金、Ag合金、或Au合金。在一些實施例中，形成方法可以包括濺射、印刷、電鍍、非電鍍、和/或通用化學氣相沉積(CVD)方法。例如，執(zhí)行電化學鍍(ECP)，以形成導電凸塊220a/200b。參考圖6A和圖6B，在電鍍導電凸塊結(jié)構(gòu)220之后，感光層208被去除。在本實施例中，感光層208可以使用濕蝕刻或干蝕刻處理被去除。然后，使用導電凸塊結(jié)構(gòu)220作為硬掩模，如圖6A和圖6B中所述，導電層206的一部分被去除，以使MD層204和接觸焊盤202的一部分暴露。使用濕蝕刻處理執(zhí)行去除導電層206的一部分的步驟。例如，濕蝕刻處理包括在包括H3PO3和H2O2的溶液中去除導電層206的一部分。在結(jié)構(gòu)上，導電凸塊結(jié)構(gòu)220實際上包括導電凸塊結(jié)構(gòu)220本身和位于導電凸塊結(jié)構(gòu)220和接觸焊盤202之間的其余導電層206。圖7示出根據(jù)本披露的多個方面的半導體器件200到封裝基板22的接合。在形成導電凸塊220時應(yīng)用環(huán)形體220b_l/220b_4。導電凸塊220在封裝基板22上與凸塊230中的各個凸塊準確地對準。在形成圖7中所示的結(jié)構(gòu)之后，凸塊220、230被回流或熔化至另一個，以形成封裝組件700。這可以減少開路的發(fā)生。接合技術(shù)還對在封裝組件中管芯到管芯、管芯到基板、或封裝件到基板的連接很有用。圖8是根據(jù)本披露的多個方面的制造包括導電凸塊結(jié)構(gòu)的半導體器件的可替換方法800的流程圖。方法800開始于步驟802，其中，提供包括主表面的基板。方法800繼續(xù)步驟804，其中，感光層被形成在主表面之上。方法800繼續(xù)步驟806，其中，感光層被圖案化，以形成分布在基板的主表面之上的開口，其中，開口的第一子集中的每個都包括規(guī)則開口，并且開口的第二子集中的每個都包括中心定位體，其中，中心定位體包括多個徑向上延伸的肋。方法800繼續(xù)步驟808，其中，導電凸塊的第一子集在開口的第一子集中被電鍍，并且導電凸塊的第二子集在開口的第二子集中被電鍍。方法800繼續(xù)步驟810，其中，感光層被去除。以下論述示出根據(jù)圖8的方法的實施例。圖9A至圖IlB是根據(jù)本披露的多個方面的在制造的多個階段的半導體器件900的導電凸塊結(jié)構(gòu)920的示意性自頂向下視圖和橫截面圖。圖8的方法不產(chǎn)生完整半導體器件。從而，將理解，可以在圖8的方法之前、期間、和/或之后提供附加處理，并且在此僅簡單地描述一些其他處理。而且，圖8至圖IlB被簡化用于更好地理解本披露的發(fā)明思想。例如，雖然附圖示出了半導體器件900的導電凸塊結(jié)構(gòu)920，但是將理解，半導體器件900可以是進一步包括多個其他部件(諸如，底層填料、引線框等)的集成電路(IC)封裝的一部·分。而且，半導體器件900類似于圖2的半導體器件200。從而，為了清楚和簡單起見，圖2和圖9中的類似特征被同樣編號。在本實施例中，圖9A至圖IlA是根據(jù)本披露的多個方面的在制造的多個階段的半導體器件900的導電凸塊結(jié)構(gòu)920的示意性自頂向下視圖。圖9B至圖IlB是沿著圖9A至圖IlA的線b-b截取的半導體器件900的導電凸塊結(jié)構(gòu)920的橫截面圖。圖9A和圖9B示出在圖案化感光層208以形成分布在基板20的主表面20s之上的開口 912a/912b之后的半導體器件900 (類似于圖3中所示的器件200)，其中，開口 912a的第一子集(即，912a_2和912a_3)中的每個都包括規(guī)則開口，并且開口 912b的第二子集(即，912b_l和912b_4)中的每個都包括中心定位體912b_lx/912b_4x，其中，中心定位體912b_lx/912b_4x包括多個徑向上延伸的肋912b_ly/912b_4y。而且，開口 912b的第二子集中的每個(即，912b_l和912b_4)包括獨立開口組912b_lz/912b_4z。該獨立開口組912b_lz/912b_4z包括至少三個開口。在本實施例中，獨立開口 912b_lz/912b_4z的寬度W3可以基本等于開口 112a的第一子集中的每個的寬度W4，但是寬度胃3可以大于W4。在至少一個實施例中，第一感光層208通過申請人已知的處理被圖案化，以形成分布在基板20的主表面20s之上(即，在多個接觸焊盤202的一部分之上)的開口912a/912b,使用于限定導電凸塊結(jié)構(gòu)920的窗口的導電層206的一部分暴露。參考圖IOA和圖10B，在圖案化感光層208之后，導電凸塊920a的第一子集在開口 912a的第一子集中被電鍍，并且導電凸塊920b的第二子集在開口 912b的第二子集中被電鍍。從而，導電凸塊920a/920b( S卩，導電凸塊結(jié)構(gòu)920)被分布在基板20的主表面20s之上，其中，導電凸塊920a的第一子集中的每個包括規(guī)則體920a_2/920a_3，并且導電凸塊920b的第二子集中的每個包括均勻地分布在中心開口 920c_l/920c_4外圍周圍的獨立的導電凸塊組920b_l/920b_4(如圖IlA中所示)。在一些實施例中，該獨立的導電凸塊組920b_l/920b_4包括至少三個導電凸塊。在至少一個實施例中，獨立導電凸塊920b_l/920b_4中的每個都包括基本垂直的側(cè)壁。在另一實施例中，獨立導電凸塊920b_l/920b_4中的每個都包括錐形側(cè)壁。在本實施例中，規(guī)則體920a_2/920a_3具有第三厚度t3，并且獨立導電凸塊920b_l/920b_4中的每個具有基本等于第一厚度t3的第四厚度
七4 0在本實施例中，導電凸塊920a的第一子集和導電凸塊920b的第二子集被結(jié)合，并且稱為半導體器件900的導電凸塊結(jié)構(gòu)920。在一些實施例中，通過合適形成方法用導電凸塊結(jié)構(gòu)920部分地或全部填充開口 912a/912b。在至少一個實施例中，使用導電層206作為種子層，沿著開口 912a/912b向上形成導電凸塊結(jié)構(gòu)920。在至少一個實施例中，導電凸塊920a/920b包括熱可回流材料。例如，導電凸塊920a/920b 可以包括 Sn、SnAg> Sn-Pb> SnAgCu> SnAgZn> SnZn> SnBi-In、Sn_In、Sn-Au> SnPb>SnCu、SnZnIn、或SnAgSb等。在另一實施例中，導電凸塊920a/920b包括不可回流材料。例如，導電凸塊920a/920b可以包括Cu、Ag、Au、Cu合金、Ag合金、或Au合金。在一些實施例中，形成方法可以包括濺射、印刷、電鍍、非電鍍、和通用化學氣相沉積(CVD)方法。例如，電化學鍍(ECP)被執(zhí)行，以形成導電凸塊920a/920b。參考圖IlA和圖11B，在電鍍導電凸塊結(jié)構(gòu)920之后，感光層208被去除。在本實施例中，感光層208可以使用濕蝕刻或干蝕刻處理被去除。然后，使用導電凸塊結(jié)構(gòu)920作為硬掩模，如圖IlA和圖IlB中所示，導電層206的一部分被去除，以使MD層204和接觸焊盤202的一部分暴露。使用濕蝕刻處理執(zhí)行去除導電層206的一部分的步驟。例如，濕蝕刻處理包括在包括H3PO3和H2O2的溶液中去除導電層206的一部分。在結(jié)構(gòu)上，導電凸塊結(jié)構(gòu)920實際上包括導電凸塊結(jié)構(gòu)920本身和位于導電凸塊結(jié)構(gòu)920和接觸焊盤202之間的其余導電層206。圖12示出根據(jù)本披露的多個方面的半導體器件900到封裝基板24的接合。在導電凸塊920的形成中應(yīng)用該組獨立導電凸塊920b_l/920b_4。導電凸塊920在封裝基板24上與凸塊930中的各個凸塊準確地對準。在形成圖12中所示的結(jié)構(gòu)之后，凸塊920、930被回流或者熔化至另一個，以形成封裝組件1200。這可以減少開路的發(fā)生。接合技術(shù)還對在封裝組件中管芯到管芯、管芯到基板、或封裝件到基板的連接很有用。將理解，封裝組件700、1200可以經(jīng)受進一步互補金屬氧化物半導體(CMOS)處理，以完成IC制造。 雖然本發(fā)明已經(jīng)通過實例并且根據(jù)實施例進行了描述，但是將理解，本發(fā)明不限于所披露的實施例。相反地，其旨在覆蓋多種修改和類似布置(對于本領(lǐng)域技術(shù)人員來說是顯而易見的)。從而，所附權(quán)利要求的范圍應(yīng)該符合最廣泛的解釋，以包括所有這種修改和類似布置。
權(quán)利要求
1.一種半導體器件，包括 基板，包括主表面；以及 導電凸塊，分布在所述基板的所述主表面之上，其中，所述導電凸塊的第一子集中的每個都包括規(guī)則體，并且所述導電凸塊的第二子集中的每個都包括環(huán)形體。
2.根據(jù)權(quán)利要求I所述的半導體器件，其中，所述規(guī)則體具有第一厚度，并且所述環(huán)形體具有大于所述第一厚度的第二厚度，或者其中，所述環(huán)形體包括基本垂直的側(cè)壁，或者 其中，所述環(huán)形體包括錐形側(cè)壁，或者 其中，所述環(huán)形體的自頂向下的視圖包括選自圓形、正方形和矩形的形狀。
3.根據(jù)權(quán)利要求I所述的半導體器件，其中，所述導電凸塊是熱可回流材料，或者 其中，所述導電凸塊包括 Sn、SnAg> Sn-Pb> SnAgCu> SnAgZn> SnZn> SnBi-In、Sn_In、Sn-Au、SnPb、SnCu、SnZnIn、或 SnAgSb0
4.根據(jù)權(quán)利要求I所述的半導體器件，其中，所述導電凸塊是不可回流材料，或者其中，所述導電凸塊包括Cu、Ag、Au、Cu合金、Ag合金、或Au合金。
5.一種半導體器件，包括 基板，包括主表面；以及 導電凸塊，分布在所述基板的所述主表面之上，其中，所述導電凸塊的第一子集中的每個都包括規(guī)則體，并且所述導電凸塊的第二子集中的每個都包括均勻地分布在中心開口外圍周圍的一組獨立的導電凸塊。
6.根據(jù)權(quán)利要求5所述的半導體器件，其中，所述規(guī)則體具有第一厚度，并且所述獨立的導電凸塊中的每個都具有基本等于所述第一厚度的第二厚度，或者其中，所述一組獨立的導電凸塊包括至少三個導電凸塊，或者其中，所述獨立的導電凸塊中的每個都包括基本垂直的側(cè)壁，或者其中，所述獨立的導電凸塊中的每個都包括錐形側(cè)壁。
7.根據(jù)權(quán)利要求5所述的半導體器件，其中，所述導電凸塊是熱可回流材料，或者其中，所述導電凸塊是不可回流材料。
8.—種制造導電凸塊結(jié)構(gòu)的方法，包括 提供包括主表面的基板； 在所述主表面之上形成感光層； 圖案化所述感光層，以形成分布在所述基板的所述主表面之上的開口，其中，所述開口的第一子集中的每個都包括規(guī)則開口，并且所述開口的第二子集中的每個都包括中心定位體； 電鍍開口的所述第一子集中的導電凸塊的第一子集和開口的所述第二子集中的導電凸塊的第二子集；以及 去除所述感光層。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述導電凸塊的所述第二子集中的每個都包括環(huán)形體，其中，所述中心定位體包括多個徑向延伸的肋。
10.根據(jù)權(quán)利要求8所述的方法，其中，所述導電凸塊的所述第二子集中的每個都包括均勻地分布在中心開口外圍周圍的一組獨立的導電凸塊。
全文摘要
本披露涉及半導體器件的導電凸塊結(jié)構(gòu)。用于半導體器件的典型結(jié)構(gòu)包括基板，其包括主表面和在基板的主表面之上分布的導電凸塊。導電凸塊的第一子集中的每個都包括規(guī)則體，并且導電凸塊的第二子集中的每個都包括環(huán)形體。
文檔編號H01L23/498GK102903696SQ20121004789
公開日2013年1月30日 申請日期2012年2月27日 優(yōu)先權(quán)日2011年7月28日
發(fā)明者黃震麟, 陳依婷, 施應(yīng)慶, 蔡柏豪, 盧思維, 林俊成, 鄭心圃, 余振華 申請人:臺灣積體電路制造股份有限公司