專利名稱：具有超級(jí)接口的功率晶體管組件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率晶體管組件及其制作方法，特別涉及一種具有超級(jí)接口的功率晶體管組件及其制作方法。
背景技術(shù)：
在功率晶體管組件中，漏極與源極間導(dǎo)通電阻RDS(on)的大小是與組件的功率消耗成正比，因此降低導(dǎo)通電阻RDS(on)的大小可減少功率晶體管組件所消耗的功率。于導(dǎo)通電阻RDS(on)中，用于耐壓的外延層所造成的電阻值所占的比例為最高。雖然增加外延層中導(dǎo)電物質(zhì)的摻雜濃度可降低外延層的電阻值，但外延層的作用為用于承受高電壓。若增加摻雜濃度會(huì)降低外延層的崩潰電壓，因而降低功率晶體管組件的耐壓能力。為了維持或提升功率晶體管組件的耐壓能力，并降低外延層的電阻值，目前已發(fā)展出一種具有超級(jí)接口(super junction)的功率晶體管組件，以兼具高耐壓能力以及低導(dǎo)通電阻。于現(xiàn)有功率晶體管組件中，基底上是形成有沿著水平方向交替設(shè)置P型外延層與N型外延層，使P型外延層與N型外延層形成多個(gè)PN接面，彼此平行且垂直于基底表面?，F(xiàn)有制作功率晶體管組件的方法是利用刻蝕工藝于N型外延層中形成多個(gè)深溝槽，然后于深溝槽中填入P型外延層。然而，深溝槽的深寬比具有一定大小，且現(xiàn)有的刻蝕工藝所制作出的溝槽的深寬比有一定的限制，因此P型外延層也不易完整填充于溝槽中，而容易于其中產(chǎn)生空隙，使超級(jí)接口有缺陷。尤其是當(dāng)功率晶體管組件的尺寸逐漸縮小化時(shí)，深溝槽的深寬比更會(huì)增加，而更容易產(chǎn)生有缺陷的超級(jí)接口。有鑒于此，提供一種具有超級(jí)接口的功率晶體管組件及其制作方法，來降低利用刻蝕工藝制作深溝槽所造成的限制，且降低沉積外延層的困難度，以避免形成有缺陷的超級(jí)接口實(shí)為本領(lǐng)域的技術(shù)人員努力的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種具有超級(jí)接口的功率晶體管組件及其制作方法，以降低利用刻蝕工藝制作深溝槽所造成的限制，且降低沉積外延層的困難度。為達(dá)上述的目的，本發(fā)明提供一種具有超級(jí)接口的功率晶體管組件，其包括一基底、一第一外延層、一第二外延層以及一第三外延層。基底具有一第一導(dǎo)電類型。第一外延層設(shè)于基底上，且具有多個(gè)溝槽。第二外延層填滿溝槽，且第二外延層的上表面高于第一外延層的上表面。第二外延層具有多個(gè)穿孔，貫穿第二外延層并位于第一外延層上，其中第二外延層與第一外延層具有不同導(dǎo)電類型。第三外延層填滿穿孔，并與第一外延層相接觸，其中第三外延層與第一外延層具有相同導(dǎo)電類型。為達(dá)上述的目的，本發(fā)明提供一種制作具有超級(jí)接口的功率晶體管組件的方法。首先，提供具有一第一導(dǎo)電類型的一基底，且于基底上形成一第一外延層。接著，圖案化第一外延層，以于第一外延層中形成多個(gè)溝槽。然后，于第一外延層上形成一第二外延層，且第二外延層填滿溝槽，其中第二外延層與第一外延層具有不同導(dǎo)電類型。隨后，圖案化第二外延層，以于第二外延層中形成多個(gè)第一穿孔，分別暴露出第一外延層。接著，于第二外延層上形成一第三外延層，且第三外延層填滿第一穿孔，而與第一外延層相接觸，其中第三外延層與第一外延層具有相同導(dǎo)電類型。本發(fā)明通過重復(fù)于基底上進(jìn)行N型外延工藝、圖案化工藝、P型外延工藝、圖案化工藝來達(dá)到分別堆疊N型外延層與P型外延層，使所堆疊的N型外延層與P型外延層形成具有一定高度的超級(jí)接口。借此，本實(shí)施例可避免因一次于外延層中制作出深溝槽而造成填入溝槽中的P型外延層具有空隙，進(jìn)而制作出具有缺陷的超級(jí)接口，且可降低利用刻蝕工藝制作深溝槽所造成的限制，以及降低沉積外延層的困難度。


圖1至圖8為本發(fā)明一第一優(yōu)選實(shí)施例的功率晶體管組件的制作方法示意圖。圖9為本發(fā)明一第二優(yōu)選實(shí)施例的功率晶體管組件剖面示意圖。圖10與圖11為本發(fā)明一第三優(yōu)選實(shí)施例的功率晶體管組件的制作方法示意圖。圖12與圖13為本發(fā)明一第四優(yōu)選實(shí)施例的功率晶體管組件的制作方法示意圖。其中，附圖標(biāo)記說明如下:100功率晶體管組件 102基底104第一外延層104a溝槽106第一圖案化掩模層106a 第一開口108第二外延層108a第一穿孔110第二圖案化掩模層IlOa第二開口112第三外延層112a第二穿孔114第四外延層116絕緣層118柵極導(dǎo)電層120柵極結(jié)構(gòu)122基體摻雜區(qū)124源極摻雜區(qū)126介電層128接觸洞130源極金屬層132漏極金屬層200功率晶體管組件 300功率晶體管組件302第五外延層 400功率晶體管組件402第五外延層 404第六外延層
具體實(shí)施例方式請(qǐng)參考圖1至圖8，圖1至圖8為本發(fā)明一第一優(yōu)選實(shí)施例的功率晶體管組件的制作方法示意圖，其中圖8為本發(fā)明第一優(yōu)選實(shí)施例的功率晶體管組件的剖面示意圖。如圖1所示，首先提供一基底102，例如:硅晶圓，且基底102具有一第一導(dǎo)電類型。然后，進(jìn)行一第一外延工藝，于基底102上形成一第一外延層104。隨后，于第一外延層104上形成一第一圖案化掩模層106，且第一圖案化掩模層106具有多個(gè)第一開106a，暴露出第一外延層104。接著，以第一圖案化掩模層106為掩模，進(jìn)行一第一圖案化工藝，圖案化第一外延層104，以于第一外延層104中形成多個(gè)溝槽104a。于本發(fā)明中，外延工藝可為例如物理氣相沉積工藝或化學(xué)氣相沉積工藝等沉積工藝，但不以此為限。并且，各溝槽104a貫穿第一外延層104而暴露出基底102。如圖2所示，接著，移除第一圖案化掩模層106，進(jìn)行一第二外延工藝，于第一外延層104上覆蓋一第二外延層108，且第二外延層108填滿各溝槽104a，使第二外延層108的上表面高于第一外延層104的上表面。隨后，于第二外延層108上形成一第二圖案化掩模層110，具有多個(gè)第二開口 110a，且各第二開IlOa的位置位于第一外延層104的正上方，以暴露出第一外延層104上的第二外延層108。接著，以第二圖案化掩模層110為掩模,進(jìn)行一第二圖案化工藝，圖案化第二外延層108，以于第二外延層108中形成多個(gè)第一穿孔108a，貫穿第二外延層108,并分別暴露出第一外延層104。于本實(shí)施例中，第一外延層104具有第一導(dǎo)電類型，且第二外延層108具有不同于第一導(dǎo)電類型的一第二導(dǎo)電類型。并且，本實(shí)施例的第一導(dǎo)電類型與第二導(dǎo)電類型分別為N型與P型，但不限于此，也可互換。由于本實(shí)施例的N型第一外延層104與N型基底102具有相同導(dǎo)電類型，因此溝槽104a并不限需貫穿N型第一外延層104，而也可未貫穿N型第一外延層104。此外，本發(fā)明的第一開106a與溝槽104a的數(shù)量不限為多個(gè)，也可分別僅為單一個(gè)。此外，第一穿孔108a的寬度大體上與位于兩相鄰溝槽104a之間的N型第一外延層104的寬度相同，但本發(fā)明并不限于此，第一穿孔108a的寬度也可大于或小于位于兩相鄰溝槽104a之間的N型第一外延層104的寬度。此外，為了使P型第二外延層108填滿各溝槽104a，P型第二外延層108的沉積厚度大于各溝槽104a的寬度的二分的一。如圖3所示，然后，移除第二圖案化掩模層110，進(jìn)行一第三外延工藝，于P型第二外延層108上覆蓋一 N型第三外延層112，且N型第三外延層112填滿各第一穿孔108a，而與N型第一外延層104相接觸。至此N型第一外延層104與其上的N型第三外延層112分別與P型第二外延層108形成多個(gè)垂直N型基底102表面的PN接面，也稱為超級(jí)接口，作為功率晶體管組件的耐壓結(jié)構(gòu)，可用于承受從N型基底102來的高電壓，且PN接面沿著水平方向依序交替設(shè)置。于本實(shí)施例中，由于第一穿孔108a的寬度與位于兩相鄰溝槽104a之間的N型第一外延層104的寬度相同，使填入第一穿孔108a的N型第三外延層112與其下方的N型第一外延層104具有相同寬度，因此為了使N型第一外延層104與P型第二外延層108所構(gòu)成的超級(jí)接口以及N型第三外延層112與P型第二外延層108所構(gòu)成的超級(jí)接口具有相同電荷分布，以具有相同耐壓能力，N型第三外延層112與N型第一外延層104大體上具有相同的摻雜濃度。不過，本發(fā)明的N型第三外延層112與其下方的N型第一外延層104也可具有不同寬度。于本發(fā)明的其它實(shí)施例中，當(dāng)N型第三外延層112與其下方的N型第一外延層104具有不同寬度時(shí)，為了使N型第一外延層104與P型第二外延層108所構(gòu)成的超級(jí)接口以及N型第三外延層112與P型第二外延層108所構(gòu)成的超級(jí)接口具有相同耐壓能力，N型第三外延層112與其下方的N型第一外延層104具有不同摻雜濃度。舉例來說，當(dāng)N型第一外延層104的寬度大于N型第三外延層112的寬度時(shí)，N型第一外延層104的摻雜濃度小于N型第三外延層112的摻雜濃度，使N型第一外延層104與P型第二外延層108所構(gòu)成的超級(jí)接口的電荷分布以及N型第三外延層112與P型第二外延層108所構(gòu)成的超級(jí)接口的電荷分布具有相同耐壓能力。反之也然。 值得一提的是，由于P型第二外延層108的位置對(duì)應(yīng)于N型第一外延層104的溝槽104a，且P型第二外延層108的第一穿孔108a對(duì)應(yīng)于N型第一外延層104的位置，因此本實(shí)施例可通過于N型基底102上依序進(jìn)行N型外延工藝、圖案化工藝、P型外延工藝、圖案化工藝以及N型外延工藝來分別堆疊N型外延層與P型外延層，進(jìn)而制作出具有一預(yù)定高度的超級(jí)接口。借此，本實(shí)施例可避免因一次于外延層中制作出深溝槽而造成填入溝槽中的P型外延層具有空隙，進(jìn)而制作出具有缺陷的超級(jí)接口，且可降低利用刻蝕工藝制作深溝槽所造成的限制，以及降低沉積外延層的困難度。如圖4所示，接著，進(jìn)行一研磨工藝以及一回刻蝕工藝，以移除位于P型第二外延層108上的N型第三外延層112，使P型第二外延層108的上表面與N型第三外延層112的上表面位于同一平面上。隨后，進(jìn)行一第四外延工藝，于P型第二外延層108與N型第三外延層112上覆蓋一 N型第四外延層114。接下來，于N型第四外延層114上覆蓋一絕緣層116,例如氧化娃(SiO2)。然后,進(jìn)行一沉積工藝與一光刻工藝,于絕緣層116上形成多個(gè)柵極導(dǎo)電層118，例如多晶硅，作為功率晶體管組件的柵極，且各柵極導(dǎo)電層118位于N型第三外延層112的正上方，其中各柵極導(dǎo)電層118與其下方的部分絕緣層116構(gòu)成一柵極結(jié)構(gòu)120。如圖5所示，接著，以柵極導(dǎo)電層118為掩模，進(jìn)行一 P型離子注入工藝以及一熱趨入工藝，于任兩相鄰柵極結(jié)構(gòu)120之間的N型第四外延層114中形成一 P型基體摻雜區(qū)122，且P型基體摻雜區(qū)122與P型第二外延層108相接觸，并與柵極結(jié)構(gòu)120部分重疊，以作為功率晶體管組件的基極。于本發(fā)明其它實(shí)施例中，第一外延層也可與基底具有不同導(dǎo)電類型，而為P型，且第二外延層可與基底具有相同導(dǎo)電類型，而為N型。并且，柵極結(jié)構(gòu)的位置對(duì)應(yīng)于N型第二外延層，使所形成的P型基體摻雜區(qū)位于P型第三外延層上，且與P型第三外延層相接觸。如圖6所示，然后，利用一光罩(圖未示)，進(jìn)行一 N型離子注入工藝以及一熱趨入工藝，于各P型基體摻雜區(qū)122中形成二 N型源極摻雜區(qū)124，分別與各柵極結(jié)構(gòu)120部分重疊，以作為功率晶體管組件的源極。本發(fā)明的柵極結(jié)構(gòu)120、P型基體摻雜區(qū)122以及N型源極摻雜區(qū)124并不限分別具有多個(gè)，且也可僅具有單一個(gè)，并可依據(jù)實(shí)際需求來作相對(duì)應(yīng)調(diào)整。如圖7所示，接著，于柵極導(dǎo)電層118以及絕緣層116上覆蓋一介電層126，例如氧化硅。然后，進(jìn)行一光刻工藝，于介電層126與絕緣層116中形成多個(gè)接觸洞128，且各接觸洞128暴露出N型源極摻雜區(qū)124與P型基體摻雜區(qū)122。此外，此接觸洞128也形成于柵極導(dǎo)電層118上，以形成柵極接觸洞(圖未示)。于本發(fā)明的其它實(shí)施例中，形成接觸洞之后可進(jìn)行一 P型離子注入工藝與一熱趨入工藝，以于各P型基體摻雜區(qū)中形成一 P型接觸摻雜區(qū)，但不限于此。如圖8所不,然后，于介電層126上與接觸洞128中形成一源極金屬層130。并且，于N型基底102下形成一漏極金屬層132。于本實(shí)施例中，形成源極金屬層130與漏極金屬層132的步驟可分別包含進(jìn)行等離子體濺鍍或電子束沉積等工藝，且源極金屬層130與漏極金屬層132可分別包括鈦、氮化鈦、鋁、鎢等金屬或金屬化合物，但不限于此。至此已完成本實(shí)施例的功率晶體管組件100。于本發(fā)明的其它實(shí)施例中，于形成源極金屬層130之前也可先于接觸洞128中形成接觸插塞，或先于接觸洞128底部的N型第四外延層114上形成一阻障層。本發(fā)明的功率晶體管組件及其制作方法并不以上述實(shí)施例為限。下文將繼續(xù)揭示本發(fā)明的其它實(shí)施例或變化形，然為了簡(jiǎn)化說明并突顯各實(shí)施例或變化形之間的差異，下文中使用相同標(biāo)號(hào)標(biāo)注相同組件，并不再對(duì)重復(fù)部分作贅述。請(qǐng)參考圖9，且一并參考圖1至圖3。圖9為本發(fā)明一第二優(yōu)選實(shí)施例的功率晶體管組件的剖面示意圖。如圖1至圖3所示，本實(shí)施例的制作方法于形成N型第三外延層之前的步驟與第一實(shí)施例相同，因此在此不再贅述。接著，如圖9所示，相較于第一實(shí)施例，本實(shí)施例的制作方法于形成N型第三外延層112之后不進(jìn)行研磨工藝與回刻蝕工藝，使N型第三外延層112的上表面高于P型第二外延層108的上表面。然后，直接于N型第三外延層112上形成絕緣層116。并且，本實(shí)施例位于第一穿孔112a中的N型第三外延層112的寬度小于其下方的N型第一外延層104的寬度，且位于第一穿孔112a中的N型第三外延層112的摻雜濃度大于其下方的N型第一外延層104的摻雜濃度，但不限于此。然后，于P型第二外延層108上的N型第三外延層112中形成P型基體摻雜區(qū)122。為使P型基體摻雜區(qū)122可與P型第二外延層相接觸，N型第三外延層的上表面與P型第二外延層的上表面的距離可根據(jù)離子注入工藝與熱趨入工藝的條件來作調(diào)整。由于本實(shí)施例的后續(xù)步驟與第一實(shí)施例也相同，因此不再在此贅述。由此可知，本實(shí)施例的功率晶體管組件200是直接將P型基體摻雜區(qū)122設(shè)于P型第二外延層108上的N型第三外延層112中，可減少研磨工藝與回刻蝕工藝以及形成N型第四外延層114的制作成本。請(qǐng)參考圖10與圖11，且一并參考圖1至圖3。圖10與圖11為本發(fā)明一第三優(yōu)選實(shí)施例的功率晶體管組件的制作方法示意圖，其中圖11為本發(fā)明第三優(yōu)選實(shí)施例的功率晶體管組件的剖面示意圖。相較于第一實(shí)施例，本實(shí)施例的第一外延層與第三外延層與基底具有不同導(dǎo)電類型，而為P型，且第二外延層與基底具有相同導(dǎo)電類型，而為N型。如圖1至圖3所示，本實(shí)施例的制作方法于形成第三外延層之前的步驟是與第一實(shí)施例相同，因此在此不再贅述。接著，如圖10所示，相較于第一實(shí)施例，本實(shí)施例的制作方法于第三外延工藝之后，進(jìn)行一第三圖案化工藝，圖案化P型第三外延層112，以于P型第三外延層112中形成多個(gè)第二穿孔112a，分別暴露出N型第二外延層108。然后，進(jìn)行一第五外延工藝，于P型第三外延層112上形成一 N型第五外延層302，且N型第五外延層302填滿各第二穿孔112a，而堆疊于N型第二外延層108上。隨后，進(jìn)行研磨工藝與回刻蝕工藝，移除位于P型第三外延層112上的N型第五外延層302，使P型第三外延層112的上表面與N型第五外延層302的上表面位于同一平面上。如圖11所示，接著，進(jìn)行第四外延工藝，于P型第三外延層112與N型第五外延層302上形成N型第四外延層114。由于本實(shí)施例的后續(xù)步驟與第一實(shí)施例也相同，因此不再在此贅述。于本實(shí)施例中，功率晶體管組件300的P型基體摻雜區(qū)122與P型第三外延層112相接觸。于本發(fā)明的其它實(shí)施例中，第一外延層與第三外延層也可與基底具有相同導(dǎo)電類型，而為N型，且第二外延層與第五外延層可與基底具有相反導(dǎo)電類型，而為P型。并且，柵極結(jié)構(gòu)的位置對(duì)應(yīng)于N型第三外延層，使所形成的P型基體摻雜區(qū)位于P型第五外延層上，且與P型第五外延層相接觸?；蛘?，于形成N型第五外延層之后不進(jìn)行研磨工藝與回刻蝕工藝，使N型第五外延層的上表面高于P型第三外延層的上表面。借此，P型基體摻雜區(qū)可形成于N型第五外延層中。請(qǐng)參考圖12與圖13，且一并參考圖1至圖3。圖12與圖13為本發(fā)明一第四優(yōu)選實(shí)施例的功率晶體管組件的制作方法示意圖，其中圖13為本發(fā)明第四優(yōu)選實(shí)施例的功率晶體管組件的剖面示意圖。如圖1至圖3所示，本實(shí)施例的制作方法于形成N型第三外延層之前的步驟是與第一實(shí)施例相同，因此在此不再贅述。接著，如圖12所示，相較于第一實(shí)施例，本實(shí)施例的制作方法是于第三外延工藝之后，圖案化N型第三外延層112，以于N型第三外延層112中形成多個(gè)第二穿孔112a，分別暴露出P型第二外延層108。然后，至少重復(fù)一次形成P型第二外延層108、圖案化P型第二外延層108以及形成N型第三外延層112的步驟，以于P型第二外延層108上形成至少一 P型第五外延層402以及于N型第三外延層112上形成至少一 N型第六外延層404，且N型第六外延層404覆蓋P型第五外延層402。隨后，進(jìn)行研磨工藝與回刻蝕工藝，移除位于P型第五外延層402上的N型第六外延層404，使N型第六外延層404的上表面與P型第五外延層402的上表面位于同一平面上。如圖13所示，然后，進(jìn)行第四外延工藝，于N型第六外延層404與P型第五外延層402上形成N型第四外延層114。由于本實(shí)施例的后續(xù)步驟與第一實(shí)施例也相同，因此不再在此贅述。于本實(shí)施例中，功率晶體管組件400的P型基體摻雜區(qū)122與P型第五外延層402相接觸。由于本實(shí)施例的后續(xù)步驟與第一實(shí)施例也相同，因此不再在此贅述。于本發(fā)明的其它實(shí)施例中，第一外延層、第三外延層與第六外延層也可與基底具有不同導(dǎo)電類型，而為P型，且第二外延層與第五外延層可與基底具有相同導(dǎo)電類型，而為N型。并且，柵極結(jié)構(gòu)的位置對(duì)應(yīng)于N型第五外延層，使所形成的P型基體摻雜區(qū)位于P型第六外延層上，且與P型第六外延層相接觸。綜上所述，本發(fā)明通過重復(fù)于基底上進(jìn)行N型外延工藝、圖案化工藝、P型外延工藝、圖案化工藝來達(dá)到分別堆疊N型外延層與P型外延層，使所堆疊的N型外延層與P型外延層形成具有一定高度的超級(jí)接口。借此，本實(shí)施例可避免因一次于外延層中制作出深溝槽而造成填入溝槽中的P型外延層具有空隙，進(jìn)而制作出具有缺陷的超級(jí)接口，且可降低利用刻蝕工藝制作深溝槽所造成的限制，以及降低沉積外延層的困難度。并且，各層的N型外延層的摻雜濃度可根據(jù)其所具有的寬度來作相對(duì)應(yīng)調(diào)整，使各層的N型外延層與P型外延層所構(gòu)成的超級(jí)接口具有相同電荷分布，進(jìn)而具有相同耐壓能力。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。凡在本發(fā)明的精神和原則的內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍的內(nèi)。
權(quán)利要求
1.一種具有超級(jí)接口的功率晶體管組件，其特征在于，包括: 一基底，具有一第一導(dǎo)電類型； 一第一外延層，設(shè)于所述基底上，且具有多個(gè)溝槽； 一第二外延層，填滿所述溝槽，所述第二外延層的上表面高于所述第一外延層的上表面，且所述第二外延層具有多個(gè)穿孔，貫穿所述第二外延層并位于所述第一外延層上，其中所述第二外延層與所述第一外延層具有不同導(dǎo)電類型；以及 一第三外延層，填滿所述穿孔，并與所述第一外延層相接觸，其中所述第 三外延層與所述第一外延層具有相同導(dǎo)電類型。
2.如權(quán)利要求1所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第一外延層具有所述第一導(dǎo)電類型，且所述第二外延層具有不同于所述第一導(dǎo)電類型的一第二導(dǎo)電類型。
3.如權(quán)利要求2所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第二外延層的上表面與所述第三外延層的上表面位于同一平面上，且所述功率晶體管組件還包括: 一第四外延層，設(shè)于所述第二外延層與所述第三外延層上，并與所述第二外延層與所述第三外延層相接觸，且所述第四外延層具有所述第一導(dǎo)電類型； 至少一柵極結(jié)構(gòu)，設(shè)于所述第四外延層上； 至少一基體摻雜區(qū)，設(shè)于所述柵極結(jié)構(gòu)一側(cè)的所述第四外延層中，并與所述柵極結(jié)構(gòu)部分重疊，且所述基體摻雜區(qū)具有 所述第二導(dǎo)電類型，其中所述基體摻雜區(qū)與所述第二外延層相接觸；以及 至少一源極摻雜區(qū)，設(shè)于所述基體摻雜區(qū)中，并與所述柵極結(jié)構(gòu)部分重疊，且所述源極摻雜區(qū)具有所述第一導(dǎo)電類型。
4.如權(quán)利要求2所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第三外延層延伸至覆蓋所述第二外延層，且所述功率晶體管組件還包括: 至少一柵極結(jié)構(gòu)，設(shè)于所述第三外延層上； 至少一基體摻雜區(qū)，設(shè)于所述柵極結(jié)構(gòu)一側(cè)的所述第三外延層中，并與所述柵極結(jié)構(gòu)部分重疊，且所述基體摻雜區(qū)具有所述第二導(dǎo)電類型，其中所述基體摻雜區(qū)與所述第二外延層相接觸；以及 至少一源極摻雜區(qū)，設(shè)于所述基體摻雜區(qū)中，并與所述柵極結(jié)構(gòu)部分重疊， 且所述源極摻雜區(qū)具有所述第一導(dǎo)電類型。
5.如權(quán)利要求2所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第三外延層的上表面高于所述第二外延層的上表面，且所述功率晶體管組件還包括至少一第五外延層以及至少一第六外延層，分別設(shè)于所述第二外延層上以及設(shè)于所述第三外延層上，其中所述第五外延層具有所述第二導(dǎo)電類型，且所述第六外延層具有所述第一導(dǎo)電類型。
6.如權(quán)利要求1所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第一外延層具有不同于所述第一導(dǎo)電類型的一第二導(dǎo)電類型，且所述第二外延層具有所述第一導(dǎo)電類型。
7.如權(quán)利要求6所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第二外延層的上表面與所述第三外延層的上表面位于同一平面上，且所述功率晶體管組件還包括:一第四外延層，設(shè)于所述第二外延層與所述第三外延層上，并與所述第二外延層與所述第三外延層相接觸，且所述第四外延層具有所述第一導(dǎo)電類型；以及 一基體摻雜區(qū)，設(shè)于所述第四外延層中，并與所述第三外延層相接觸，且所述基體摻雜區(qū)具有所述第二導(dǎo)電類型。
8.如權(quán)利要求6所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第三外延層的上表面高于所述第二外延層的上表面，且所述功率晶體管組件還包括至少一第五外延層，設(shè)于所述第二外延層上，并具有所述第一導(dǎo)電類型。
9.如權(quán)利要求1所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第一外延層與所述第三外延層具有不同摻雜濃度。
10.如權(quán)利要求9所述的具有超級(jí)接口的功率晶體管組件，其特征在于，所述第一外延層與所述第三外延層具有不同寬度。
11.一種制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，包括: 提供一基底，具有一第一導(dǎo)電類型； 于所述基底上形成一第一外延層； 圖案化所述第一外延層，以于所述第一外延層中形成多個(gè)溝槽； 于所述第一外延層上形成一第二外延層，且所述第二外延層填滿所述溝槽，其中所述第二外延層與所述第一外延層具有不同導(dǎo)電類型； 圖案化所述第二外延層，以于所述第二外延層中形成多個(gè)第一穿孔，分別 暴露出所述第一外延層；以及 于所述第二外延層上形成一第三外延層，且所述第三外延層填滿所述第一穿孔，而與所述第一外延層相接觸，其 中所述第三外延層與所述第一外延層具有相同導(dǎo)電類型。
12.如權(quán)利要求11所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，所述第一外延層具有所述第一導(dǎo)電類型，且所述第二外延層具有不同于所述第一導(dǎo)電類型的一第二導(dǎo)電類型。
13.如權(quán)利要求12所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，于形成所述第三外延層的步驟之后，所述方法還包括進(jìn)行一研磨工藝與一回刻蝕工藝，移除位于所述第二外延層上的所述第三外延層，使所述第三外延層的上表面與所述第二外延層的上表面位于同一平面上。
14.如權(quán)利要求13所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，于所述研磨工藝與所述回刻蝕工藝的步驟之后，所述方法還包括: 于所述第二外延層與所述第三外延層上覆蓋一第四外延層，且所述第四外延層具有所述第一導(dǎo)電類型； 于所述第四外延層上形成至少一柵極結(jié)構(gòu)； 于所述柵極結(jié)構(gòu)一側(cè)的所述第四外延層中形成一基體摻雜區(qū)，且所述基體摻雜區(qū)與所述柵極結(jié)構(gòu)部分重疊，并與所述第二外延層相接觸，其中所述基體摻雜區(qū)具有所述第二導(dǎo)電類型；以及 于所述基體摻雜區(qū)中形成一源極摻雜區(qū)，且所述源極摻雜區(qū)與所述柵極結(jié) 構(gòu)部分重疊，其中所述源極摻雜區(qū)具有所述第一導(dǎo)電類型。
15.如權(quán)利要求12所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，于形成所述第三外延層的步驟之后，所述方法還包括: 于所述第三外延層上形成至少一柵極結(jié)構(gòu)；以及 于所述柵極結(jié)構(gòu)一側(cè)的所述第三外延層中形成一基體摻雜區(qū)，且所述基體摻雜區(qū)與所述柵極結(jié)構(gòu)部分重疊，并與所述第二外延層相接觸，其中 所述基體摻雜區(qū)具有所述第二導(dǎo)電類型。
16.如權(quán)利要求12所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，還包括至少重復(fù)一次形成所述第二外延層、圖案化所述第二外延層以及形成所述第三外延層的步驟，于所述第二外延層上形成至少一第五外延層以及于所述第三外延層上形成至少一第六外延層，其中所述第五外延層具有所述第二導(dǎo)電類型，且所述第六外延層具有所述第一導(dǎo)電類型。
17.如權(quán)利要求11所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，所述第一外延層具有不同于所述第一導(dǎo)電類型的一第二導(dǎo)電類型，且所述第二外延層具有所述第一導(dǎo)電類型。
18.如權(quán)利要求17所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，于形成所述第三外延層的步驟之后，所述方法還包括圖案化所述第三外延層，以于所述第三外延層中形成多個(gè)第二穿孔，分別暴露出所述第二外延層。
19.如權(quán)利要求18所述的制作具有超級(jí)接口的功率晶體管組件的方法，其特征在于，于圖案化所述第三外延層的步驟之后，所述方法還包括于所述第二外延層上形成至少一第五外延層，其中所述第五外延層具有所述第一導(dǎo)電類型。
全文摘要
本發(fā)明公開了一種具有超級(jí)接口的功率晶體管組件，其包括一基底、一第一外延層、一第二外延層以及一第三外延層。第一外延層設(shè)于基底上，并具有多個(gè)溝槽。第二外延層填滿溝槽，且第二外延層的上表面高于第一外延層的上表面。第二外延層具有多個(gè)穿孔，貫穿第二外延層并位于第一外延層上，其中第二外延層與第一外延層具有不同導(dǎo)電類型。第三外延層填滿穿孔，并與第一外延層相接觸，其中第三外延層與第一外延層具有相同導(dǎo)電類型。
文檔編號(hào)H01L29/772GK103137680SQ20121001620
公開日2013年6月5日 申請(qǐng)日期2012年1月18日 優(yōu)先權(quán)日2011年11月29日
發(fā)明者林永發(fā), 徐守一, 吳孟韋, 張家豪 申請(qǐng)人:茂達(dá)電子股份有限公司