專利名稱：分布式金屬布線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及金屬層布局的系統(tǒng)和方法，更具體地，涉及布局半導(dǎo)體器件中的第一金屬層的系統(tǒng)和方法。
背景技術(shù)：
隨著半導(dǎo)體元件和布線的微型化發(fā)展到了 20nm技術(shù)節(jié)點(diǎn)，為了提供附加的布線資源，產(chǎn)生出了一種被稱為金屬_0的與基板本身相接觸的新式金屬化層。引入金屬_0層，從而在不必將連接布線到位于上方的第一金屬層(通過(guò)層間介電層與基板間隔開)中的情況下，將基板的部分與基板周圍的其他部分電連接。同樣，曾經(jīng)在先前的技術(shù)節(jié)點(diǎn)(比如28nm技術(shù)節(jié)點(diǎn))中位于原來(lái)的金屬_1層中的連接移動(dòng)到了新的金屬_0層中，曾經(jīng)位于原來(lái)的金屬_2層中的連接移動(dòng)到新的金屬_1層中，曾經(jīng)位于原來(lái)的金屬_3層中的連接移動(dòng)到新的金屬_2層中，以此類推。然而，隨著金屬_0層的引入，還引入了金屬_0層中對(duì)應(yīng)的寄生電阻。因?yàn)殡S著尺寸的減小(例如，從28nm技術(shù)節(jié)點(diǎn)到20nm技術(shù)節(jié)點(diǎn))，電流變得擁擠,所以該寄生電流導(dǎo)致產(chǎn)生了 IR降低和較大的RC延遲。這種阻抗退化(IR降低和RC延遲)導(dǎo)致的器件性能退化成為了對(duì)于器件的最小運(yùn)行電壓的最主要的限制。另外，金屬_0的引入對(duì)于新產(chǎn)生的金屬_2也有影響。因?yàn)橹辽傩枰獌蓚€(gè)通孔將金屬_2層連接到金屬_1層來(lái)解決產(chǎn)量和信號(hào)問(wèn)題(yield and signal concern),所以金屬_2層中的單個(gè)軌跡(或者線)可能需要延展其自身的期望連接來(lái)適應(yīng)這兩個(gè)通孔。這種通孔連接上的延展稱為“錘頭(hammer head) ”并且實(shí)際上可能會(huì)將期望連接上的軌跡的寬度加倍。這種寬度的加倍可能會(huì)導(dǎo)致比較嚴(yán)重的設(shè)計(jì)問(wèn)題(由于金屬_2層中的其他軌跡要符合突然增大的寬度)，或者為了容納該“錘頭”而要將金屬_2層中的整個(gè)軌跡徹底清除。

發(fā)明內(nèi)容
此外，為解決上述問(wèn)題，本發(fā)明提供了一種半導(dǎo)體器件，包括有源區(qū)域，位于基板中；第一金屬層，與基板相接觸，第一金屬層包括至少一條第一導(dǎo)線；以及第二金屬層，位于第一金屬層上方，第二金屬層具有第一并聯(lián)線的分布式布局，其中，第一并聯(lián)線中的至少兩條單獨(dú)的線與第一導(dǎo)線相接觸。
該半導(dǎo)體器件進(jìn)一步包括第三金屬層，位于第二金屬層上方，并且與第二金屬層相接觸，第三金屬層包括第二多條并聯(lián)線，其中，第二多條并聯(lián)線中的至少一條與第一并聯(lián)線中的兩條單獨(dú)的線相接觸。其中，第三金屬層中的第二多條并聯(lián)線中的每一條的寬度都相同。其中，第一并聯(lián)線包括至少一條第一并聯(lián)線、一條第二并聯(lián)線、和一條第三并聯(lián)線，一條第三并聯(lián)線位于一條第一并聯(lián)線和一條第二并聯(lián)線之間，其中，一條第三并連線所連接到的源與一條第一并聯(lián)線或者一條第二并聯(lián)線所連接到的源不同。
其中，一條第一并聯(lián)線 和一條第二并聯(lián)線是Vss線，一條第三并聯(lián)線是信號(hào)線。其中，第一并聯(lián)線進(jìn)一步包括一條第四并聯(lián)線，一條第四并聯(lián)線與一條第二并聯(lián)線分別位于一條第三并聯(lián)線的兩側(cè)，一條第四并聯(lián)線所連接到的源與一條第一并聯(lián)線、一條第二并聯(lián)線、和一條第三并聯(lián)線所連接到的源不同。其中，第一并聯(lián)線的分布式布局的間距相同。此外，本發(fā)明還提供了一種半導(dǎo)體器件，包括基板的有源區(qū)域；第一金屬層，位于有源區(qū)域上方，并且與有源區(qū)域相接觸；以及第二金屬層，位于第一金屬層上方，第二金屬層包括第一導(dǎo)線，連接至第一源；第二導(dǎo)線，連接至與第一源不同的第二源；以及第三導(dǎo)線，連接到第一源，其中，第一導(dǎo)線、第二導(dǎo)線以及第三導(dǎo)線并聯(lián)連接，并且其中，第二導(dǎo)線位于第一導(dǎo)線和第三導(dǎo)線之間。其中，第一導(dǎo)線和第三導(dǎo)線都電連接到有源區(qū)域的第一區(qū)域。其中，第一源是Vss源，第二源是第一信號(hào)源。其中，第二金屬層進(jìn)一步包括第四導(dǎo)線，連接到第三源，第四導(dǎo)線與第三導(dǎo)線位于第二導(dǎo)線的兩側(cè)，第三源與第一源和第二源不同。該半導(dǎo)體器件進(jìn)一步包括第三金屬層，位于第二金屬層上方，第三金屬層包括第四導(dǎo)線，第四導(dǎo)線與第五導(dǎo)線相并聯(lián)，第四導(dǎo)線與第一導(dǎo)線和第三導(dǎo)線電接觸。其中，在有源區(qū)域上方，第三金屬層中的導(dǎo)線中的每一條的寬度都相同。其中，第一導(dǎo)線、第二導(dǎo)線、以及第三導(dǎo)線的間距相同。此外，本發(fā)明還提供了一種制造半導(dǎo)體器件的方法，該方法包括在基板的有源區(qū)域上形成第一金屬層，第一金屬層與基板的有源區(qū)域相接觸，第一金屬層包括連續(xù)的第一導(dǎo)電區(qū)域；形成第一接觸插頭和第二接觸插頭，與第一導(dǎo)電區(qū)域相接觸；以及在第一接觸插頭和第二接觸插頭上方形成第二金屬層，第二金屬層包括第一組并聯(lián)線，連接到第一源；以及第二組并聯(lián)線，連接到第二源，其中，第一組并聯(lián)線和第二組并聯(lián)線相互交錯(cuò)，并且其中，第一組并聯(lián)線中的第一并聯(lián)線連接到第一接觸插頭，第一組并聯(lián)線中的第二并聯(lián)線連接到第二接觸插頭。該方法進(jìn)一步包括在第二金屬層上方形成第三金屬層，第三金屬層包括第三組并聯(lián)線，第三組并聯(lián)線位于第一組并聯(lián)線上方，其中，第三組并聯(lián)線中的至少一條并聯(lián)線連接到第一組并聯(lián)線中的多條并聯(lián)線。其中，在有源區(qū)域上方，第三組并聯(lián)線中的每一條的寬度都相同。其中，形成第二金屬層進(jìn)一步包括形成第三組并聯(lián)線，第三組并聯(lián)線連接到第三源，其中，第三組并聯(lián)線與第一組并聯(lián)線相互交錯(cuò)。其中，第一組并聯(lián)線和第二組并聯(lián)線之間的間距相同。其中，第一源是Vss源，第二源是信號(hào)源。


為了全面理解本公開及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖進(jìn)行以下描述作為參考，其中圖I示出了根據(jù)實(shí)施例的有源區(qū)域、金屬_0層和通孔_0 ；圖2示出了根據(jù)實(shí)施例的金屬_1層布局；
圖3A-圖4C不出了根據(jù)實(shí)施例的金屬_1層布局的橫截面圖；圖5示出了根據(jù)實(shí)施例的金屬_1層布局的一部分的電路圖；圖6不出了根據(jù)實(shí)施例的金屬_2層布局；圖7A-圖7B示出了根據(jù)實(shí)施例的利用分布式電源布 局實(shí)現(xiàn)的NOR門。除非另有說(shuō)明，否則在不同的附圖中，對(duì)應(yīng)數(shù)字和符號(hào)通常指對(duì)應(yīng)部分。繪制附圖，從而清晰地示出各個(gè)實(shí)施例的相關(guān)方面，并且，沒(méi)有必要將這些附圖按比例繪制。
具體實(shí)施例方式下面，詳細(xì)討論本發(fā)明各實(shí)施例的制造和使用。然而，應(yīng)該理解，本實(shí)施例提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅說(shuō)明性的，而不用于限制本公開的范圍。將通過(guò)參考具體環(huán)境中的優(yōu)選實(shí)施例來(lái)描述本發(fā)明，即在20nm技術(shù)節(jié)點(diǎn)中位于有源區(qū)域上的金屬_0層上方的金屬_1層。然而，實(shí)施例還可以應(yīng)用到其他技術(shù)節(jié)點(diǎn)中的其他金屬布局?，F(xiàn)在參考圖1，圖I示出了基板100的俯視圖，該基板100帶有有源區(qū)域101 (例如，氧化物限定區(qū)域(oxide definition area)),該有源區(qū)域101被隔離區(qū)域103 (例如，淺溝槽隔離件)包圍。有源區(qū)域101可以是硅區(qū)域，為了以特定方式導(dǎo)電，通過(guò)例如植入摻雜的方式，而將該硅區(qū)域激活。為了形成一種或者多種半導(dǎo)體器件，比如圖I中所示的多指晶體管(multi-finger transistor),可以通過(guò)p型摻雜(比如硼、招、鎵、或者銦)和n型摻雜(比如磷、砷、或者銻)來(lái)?yè)诫s有源區(qū)域101。然而，有源區(qū)域101還可以形成其他器件，比如單指晶體管、電阻器等，或者可以形成更復(fù)雜的半導(dǎo)體結(jié)構(gòu)，比如SRAM單元、NOR門、OR門、驅(qū)動(dòng)器、上述的組合等等。可以通過(guò)一個(gè)或者多個(gè)系列的植入來(lái)形成有源區(qū)域101，在植A p型摻雜和n型摻雜的同時(shí)，不希望進(jìn)行摻雜的區(qū)域可以通過(guò)例如掩模層進(jìn)行保護(hù)。隔離區(qū)域103可以是淺溝槽隔離件(STI)。通常，可以通過(guò)以下方式來(lái)形成STI 利用本領(lǐng)域所公知的技術(shù)蝕刻有源區(qū)域101周圍的基板100，從而形成溝槽，并且利用介電材料填充溝槽。優(yōu)選地，通過(guò)本領(lǐng)域公知的傳統(tǒng)方法，利用諸如氧化物材料、高密度等離子體(HDP)氧化物等等的介電材料來(lái)填充溝槽。然而，可選地，可以利用其他類型的隔離結(jié)構(gòu)來(lái)隔離有源區(qū)域101。另外，盡管在圖I中沒(méi)有明確示出，但是隔離區(qū)域103并不限于有源區(qū)域101的外邊緣。相反，為了將有源區(qū)域101的不同區(qū)域相互間隔開，隔離區(qū)域103可以位于將有源區(qū)域101的不同區(qū)域相互間隔開的位置上。例如，如果想要將多指晶體管的不同源極和不同漏極相互間隔開，則為了提供期望的隔離，可以形成間隔區(qū)域103或者將間隔區(qū)域103延展到有源區(qū)域101的內(nèi)部?？蛇x地，可以在這些實(shí)施例中利用有源區(qū)域101和隔離區(qū)域103的任何組合和布局，隔離區(qū)域103包圍有源區(qū)域101的實(shí)施例并不旨在限制于任何方式。圖I還示出了柵電極105和金屬_0層107，其位于有源區(qū)域101上方，從而在有源區(qū)域中形成了例如溝道區(qū)域，進(jìn)而形成了工作器件，比如晶體管。柵電極105可以包含導(dǎo)電材料，比如Ta、Ti、Mo、W、Pt、Al、Hf、Ru、上述的硅化物或者氮化物、摻雜多晶硅、其他導(dǎo)電材料、或者上述的組合。例如，可以將非晶硅置于柵電極(被圖I中所示的柵電極105遮住)上方，并且將非晶硅重結(jié)晶，從而形成聚合晶體硅(多晶硅)。在柵電極105是多晶硅的實(shí)施例中，可以通過(guò)低壓化學(xué)氣相沉積(LPCVD)沉積摻雜多晶硅或者未摻雜多晶硅，從而形成柵電極105，沉積厚度處于大約400人到大約2500人的范圍內(nèi)，優(yōu)選地，該沉積厚度為大約1500人金屬_0層107可以用于在有源區(qū)域101的各個(gè)區(qū)域(例如，通過(guò)虛線標(biāo)記111表示的第一區(qū)域111和通過(guò)虛線標(biāo)記113表示的第二區(qū)域113)之間形成互連。另外，金屬_0層107可以不僅在有源區(qū)域101的各個(gè)區(qū)域之間提供連接，還可以通過(guò)連接到金屬_1層201 (未在圖I中示出，而在圖2中示出)而在有源區(qū)域101和其他節(jié)點(diǎn)之間提供連接?？梢岳玫谝唤殡妼?為了清晰，未在圖2中示出)形成金屬_0層107，該第一介電層可以是比如氮化硅層和氧化硅層的組合，可以形成在有源區(qū)域101、柵電極105、和金屬_0層107的上方。一旦形成了介電層，通過(guò)第一介電層蝕刻開口，從而暴露出有源區(qū)域101的部分(該有源區(qū)域101的部分可選地具有氧化硅元件，該氧化硅元件可以通過(guò)蝕刻暴露出來(lái))，將開口延展到想要連接到的區(qū)域，比如第一區(qū)域111和第二區(qū)域113。開口可以布滿氮化鈦，并且利用諸如鎢或者銅的導(dǎo)體填充，從而形成了不連接到金屬I層的電連接。一旦形成了金屬_0層107，可以在金屬_0層107、有源區(qū)域101、和柵電極105上方形成第二介電層(為了清晰，也未在圖2中示出)?？梢栽诘诙殡妼又行纬赏譥0109 (例如，接觸塞)，從而將金屬_0層107或者柵電極105連接到金屬_1層201?？梢酝ㄟ^(guò)蝕刻將介電層穿透，直到金屬_0層107或者柵電極105，從而形成通孔_0 109，進(jìn)而在金屬層中形成通孔_0孔洞。在實(shí)施例中，可以通過(guò)沉積和圖案化光刻膠(未示出)，從而將隨后的蝕刻步驟中的未暴露區(qū)域施加掩模。然后，可以利用適當(dāng)?shù)奈g刻工藝將介電層向下蝕刻到金屬_0層107和柵電極105。一旦蝕刻完成，可以移除光刻膠?？梢酝ㄟ^(guò)沉積導(dǎo)電材料來(lái)形成通孔_0 109。在用導(dǎo)電材料填充通孔_0孔洞之前，可以沉積導(dǎo)電襯墊(conductive liner)。導(dǎo)電襯墊可以是共形的(conformal),并且可以包括例如Ta、TaN, WN、WSi, TiN, Ru及上述的組合的單個(gè)層。導(dǎo)電襯墊還可以用作阻擋層，用來(lái)防止金屬擴(kuò)散到下面的層中。可以利用例如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)或者原子層沉積(ALD)工藝沉積上述襯墊。然后，可以利用相似的方式，例如CVD、PVD或者ALD工藝，將導(dǎo)電材料沉積在第一絕緣層上方，從而填充通孔_0孔洞。可以利用例如化學(xué)機(jī)械拋光(CMP)工藝，將導(dǎo)電材料的溢出部分從絕緣層的頂表面移除，從而形成通孔_0 109。導(dǎo)電材料可以包括W，然而，還可以使用銅、鋁、Al-Cu-Si、其他金屬和上述的組合。如果導(dǎo)電材料包括W，則可以使用包含CVD氮化鈦和硅摻雜鎢的雙層種子層。在一些實(shí)施例中，可以用銅填充通孔_0 109，而不使用氮化鈦襯墊，在劇烈的縮放技術(shù)中，氮化鈦襯墊會(huì)產(chǎn)生一些問(wèn)題。圖2示出了金屬_1層201，該金屬_1層201位于有源區(qū)域101、絕緣層103、柵電極105、金屬_0層107、和通孔_0 109上方(虛線501的內(nèi)容將在下文中結(jié)合圖5進(jìn)行描述)?？梢酝ㄟ^(guò)例如鑲嵌工藝或者雙鑲嵌工藝形成金屬_1層201，其中形成有第二介電層(為了清晰，未在圖2中示出)，在該第二介電層中蝕刻開口，用導(dǎo)電材料填充該開口直至溢出，然后進(jìn)行平坦化。僅僅作為一個(gè)實(shí)例，可以通過(guò)任何適當(dāng)導(dǎo)電材料形成金屬_1層201，比如高導(dǎo)金屬、低阻金屬、元素(elemental)金屬、過(guò)渡(transition)金屬等等。在實(shí)施例中，金屬_1層201可以由銅形成，但是可選地，還可以利用其他材料形成，比如鎢。在金屬_1層201由銅形成的實(shí)施例中，可以通過(guò)本領(lǐng)域公知的電鍍技術(shù)沉積金屬_1層201，但是可選地，可以使用任何形成方法來(lái)形成。例如，可以通過(guò)施加和顯影適當(dāng)?shù)墓饪棠z(未示出)，然后蝕刻第二介電層而形成開口(未示出)，從而將期望的接觸點(diǎn)暴露到金屬_0層107和柵電極105?？梢栽陂_口中將襯墊(未示出)形成在第二介電層的上方，該襯墊覆蓋了開口的側(cè)壁和底部。襯墊可以是正硅酸乙酯(TEOS)或者氮化硅，但是可選地，可以使用任何適當(dāng)?shù)碾娊橘|(zhì)來(lái)形成襯墊?？梢岳玫入x子體增強(qiáng)化學(xué)氣相沉積(PEV⑶)來(lái)形成襯墊，但是可選地，可以利用其他適當(dāng)工藝，比如物理氣相沉積工藝或者熱工藝(thermal process)來(lái)形成襯墊。
可以在襯墊上方形成阻擋層(未示出)，覆蓋開口的側(cè)壁和底部。所形成的阻擋層可以共形地覆蓋襯墊以及開口的側(cè)壁和底部，厚度處于大約10人到大約1000人之間，比如大約20 I人和大約100人之間?？梢岳弥T如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、等離子體增強(qiáng)CVD(PECVD)、等離子體增強(qiáng)物理氣相沉積(PEVCD)、原子層沉積(ALD)、上述的組合等等的工藝來(lái)形成阻擋層。阻擋層可以包含氮化鉭，但是可選地，可以使用其他材料，比如鉭、鈦、氮化鈦、上述的組合等等。另外，在實(shí)施例中，可以將阻擋層與諸如碳或者氟的合金材料鑄成合金，但是，合金材料的含量通常不大于阻擋層的大約15%，并且可以低于阻擋層的大約5%?？梢酝ㄟ^(guò)CVD、PVD、ALD、PECVD、或者PEPVD工藝，在形成阻擋層期間的前體(precursor)之一引入合金材料?？梢詫⒎N子層(未示出)形成在阻擋層上方。可以通過(guò)PVD或者CVD來(lái)沉積種子層，該種子層可以由銅沉積，但是可選地，如果希望還可以使用其他方法和其他材料?？蛇x地，種子層還可以與能夠改進(jìn)種子層的粘著性的材料鑄成合金，從而使得種子層可以用作粘合層。例如，種子層可以與諸如錳或者鋁的材料鑄成合金，將錳或者鋁加入到種子層和阻擋層之間的界面，從而增強(qiáng)兩層之間的粘著力?？梢栽诜N子層的形成期間引入合金材料，該合金材料可以包含不多于種子層的大約10%，比如少于大約5%。可以將導(dǎo)電材料(未示出)形成在種子層上。導(dǎo)電材料可以包含銅，但是可選地，可以利用其他適當(dāng)?shù)牟牧?，比如鋁、合金、摻雜多晶硅、上述的組合等等來(lái)形成導(dǎo)電材料?？梢酝ㄟ^(guò)以下方式形成導(dǎo)電材料將銅電鍍到種子層上，填充開口直至溢出。一旦填充了開口，可以通過(guò)諸如化學(xué)機(jī)械拋光(CMP)的平坦化工藝移除多余的襯墊、阻擋層、種子層、和開口外面的導(dǎo)電材料，但是，可以使用任何適當(dāng)?shù)囊瞥に噥?lái)進(jìn)行移除。另外，圖2還示出了，為了降低金屬_0層107的寄生電阻，用分布的方式布局金屬_1層201。例如，金屬_1層201可以具有多條連接到Vss源的Vss線203，分布在金屬_1層201上方的Vss線203有多條而不是一條。通過(guò)將多條Vss線203連接到金屬_0層107的不同部分，電流想要到達(dá)金屬_0層107上的任意點(diǎn)所要經(jīng)過(guò)的路徑的長(zhǎng)度只相當(dāng)于從該點(diǎn)到最近的Vss線203的距離。例如，圖2中示出了給定的點(diǎn)ZpVss線203的分布式布局使得電流通過(guò)金屬_0層到達(dá)點(diǎn)Z1所經(jīng)過(guò)的距離不長(zhǎng)于到最近的Nss線203的距離，或者說(shuō)不長(zhǎng)于距離Dl。如果只有一條單個(gè)的、非分布式的Vss線，該距離可能會(huì)長(zhǎng)得多。另外，為了降低電流的擁擠程度，將第一信號(hào)線205連接到第一信號(hào)源，將第二信號(hào)線207連接到第二信號(hào)源，該第一信號(hào)線205和第二信號(hào)線207也可以為分布式，從而使得到金屬_0層107的期望點(diǎn)的連接更加簡(jiǎn)潔和緊密。另外，第一信號(hào)線205和第二信號(hào)線207可以位于分布式Vss線203之間。通過(guò)使第一信號(hào)線205和第二信號(hào)線207位于分布式Nss線203之間，使得器件的總電阻降低，從而為器件改進(jìn)了 IR降，并且降低了 RC延遲。僅僅作為一個(gè)實(shí)例，金屬_1層201 (如圖2中所示)可以具有(圖2中從左到右)Vss線203、第二信號(hào)線207、Vss線203、第一信號(hào)線205、Vss線203、第二信號(hào)線207、Vss線203、第一信號(hào)線205、和Vss線203的分布式布局。然而，本領(lǐng)域普通技術(shù)人員可以了解，這種特定的布局并不是唯一可以使用的布局，并且無(wú)意于將布局限制到本實(shí)施例?？蛇x地，可以使用任何分布式布局，比如在Vss線203之間具有多條信號(hào)線(例如，在Vss線233之間具有一條第一信號(hào)線205和一條第二信號(hào)線207,或者具有兩條第一信號(hào)線205)。上述所有布局都包含在本實(shí)施例的范圍內(nèi)?？梢詫⒔饘賍1層201形成為使得Vss線203、第一信號(hào)線205、和第二信號(hào)線207都具有相似的寬度W1，但是可選地，如果希望，上述線還可以具有不同的寬度。例如，Vss線203、第一信號(hào)線205、和第二信號(hào)線207的寬度W1可以處于大約32nm和大約54nm之間，比 如大約32nm。另外，所分布的Nss線203、第一信號(hào)線205、和第二信號(hào)線207的相互之間的間距P1可以相類似，其中，間距P1可以處于大約64nm和大約86nm之間，比如大約84nm。圖3A-圖3C示出了金屬_1層201的橫截面圖。圖3A示出了由圖2中的線A-A’所形成的橫截面圖，并且示出了 Vss線203到金屬_0層207的連接。如所示，金屬_1層201的Vss線203可以通過(guò)例如通孔-0 109的多個(gè)點(diǎn)連接到金屬_0層107的多個(gè)點(diǎn)。圖3B示出了由線B-B’形成的橫截面圖，并且示出了第二信號(hào)線207與金屬_0層207的連接(但是，與Vss線203不同)。如所示，第二信號(hào)線207可以通過(guò)例如通孔_0 109中的一個(gè)連接到金屬_1層201。圖3C示出了由線C-C’形成的橫截面圖，并且示出了第一信號(hào)線205利用例如通孔_0 109中的另一個(gè)與柵電極105的連接。如所示，第一信號(hào)線205可以通過(guò)例如通孔_0109中的一個(gè)與金屬_0層107的另一部分相連接。圖4A-圖4C示出了金屬_1層201的附加橫截面圖。圖4A示出了由線D_D’形成的橫截面圖，并且示出了 Vss線203與金屬_0層207的連接。如所示，多個(gè)Vss線203可以通過(guò)多個(gè)通孔_0 109連接到金屬_0層207。通過(guò)使得多條Vss線203能夠連接到金屬_0層107，電流通過(guò)金屬_0層107到達(dá)金屬_0層107中的任意點(diǎn)所經(jīng)過(guò)的距離大大縮短，從而降低了金屬_0層107的總寄生電阻。圖4B示出了由線E-E’形成的橫截面圖，并且示出了第一信號(hào)線205與金屬_0層107的連接。如所不，金屬_1層201中的多條第一信號(hào)線205 (所有第一信號(hào)線205都可以裝載有類似的信號(hào))通過(guò)例如通孔_0 109連接到金屬_0層107。再一次，通過(guò)將連接間隔到金屬_1層201中的多條分布式線中，可以降低流到金屬_0層107中的任意一點(diǎn)的電流的寄生電阻。另外，利用分布式布局在金屬_0層107和第一信號(hào)線205之間形成多個(gè)連接，從而可以滿足多連接(比如可能需要解決產(chǎn)量和信號(hào)問(wèn)題)的任何需要，而不用在“錘頭”設(shè)計(jì)中延展金屬_1層201中的第一信號(hào)線205的寬度。圖4C示出了由線F-F’形成的橫截面圖，并且示出了第二信號(hào)線207與金屬_0層107的連接。如所示，金屬_1層201中的多條第二信號(hào)線207 (所有第二信號(hào)線207都可以裝載有相似電流)通過(guò)例如通孔_0 109連接到金屬_0層107。再一次，通過(guò)將連接間隔到金屬_1層201中的多條分布式線中，可以降低流到金屬_0層107中的任意一點(diǎn)的電流的寄生電阻。另外，利用分布式布局在金屬_0層107和第二信號(hào)線207之間形成多個(gè)連接，從而可以滿足多連接(比如可能需要解決產(chǎn)量和信號(hào)問(wèn)題)的任何需要，而不用在“錘頭”設(shè)計(jì)中延展金屬_1層201中的第二信號(hào)線207的寬度。圖5示出了表示圖2中的虛線501中的結(jié)構(gòu)的有效電阻的電路圖。如所示，通過(guò)分布Vss線203和第一信號(hào)線，將金屬_0層107連接到Vss線203的第一金屬_0連接501 (通過(guò)例如標(biāo)記為501的通孔_0 109)和將金屬_0層107連接到第一信號(hào)線205的第二金屬_0連接503 (通過(guò)例如標(biāo)記為503通孔_0 109)之間的有效距離與現(xiàn)有技術(shù)(其中只有一條Vss線和一條第一信號(hào)連接)相比大大縮短。因此，通過(guò)縮短距離，電流受到的有效電阻也會(huì)減小，從而改進(jìn)了總體結(jié)構(gòu)的Vdd IR降。例如，利用本文所描述的實(shí)施例，IR降可以從18. 44mV改進(jìn)到6. 9ImV,同時(shí)，IR上升延遲可以降低大約0. 04%，IR下降延遲可以降低大約0. 72%。 圖6示出了可以用于形成與金屬_1層201的連接的金屬_2層601 (為了清晰，圖6沒(méi)有示出金屬_1層201下方的層)?？梢岳门c形成金屬_1層201 (結(jié)合圖2的以上描述)相似的方法形成了金屬_2層601。另外,金屬_2層601可以包括一系列導(dǎo)線603,從而形成了與下方的金屬_1層201的連接。如所示，因?yàn)榻饘賍1層201中的線是分布式的，所以金屬_2層601中的一條直導(dǎo)線603可以通過(guò)沿著導(dǎo)線603形成多個(gè)連接605 (通過(guò)例如通孔)而連接到金屬_1層201中的分布式線。通過(guò)慮及沿導(dǎo)線603形成的多個(gè)連接，可以在不使用所謂“錘頭”方法的情況下在一條導(dǎo)線603中制成多個(gè)連接605。因此，形成金屬_2層601中的導(dǎo)線603的一致寬度可以處于大約32nm和大約IlOnm之間，比如大約71nm。而且，由于不再需要使用“錘頭”方式，因此，可以將附加路徑605增加到金屬_2層601 (例如，在之前只放置有五條路徑的位置上增加了第六條路徑)，從而為金屬_2層601改進(jìn)了布局的效率。這種改進(jìn)在不需要任何額外的制造成本的情況下，能夠使得一致的第二間距P2能夠處于大約64nm和大約142nm(比如大約103nm)之間，從而使得布局風(fēng)格對(duì)于制造業(yè)來(lái)說(shuō)更加友好。圖7A-圖7B示出了可以使用分布式金屬_1布局的另一實(shí)施例。圖7A示出了 NOR門701及其反相器驅(qū)動(dòng)器703和反相器驅(qū)動(dòng)器704的電路圖，其中，NOR門701具有第一輸A 705、第二輸入707、和時(shí)鐘輸入709。另外，NOR門701及其相關(guān)的驅(qū)動(dòng)器703還具有第一輸出711和第二輸出713。圖7B示出了圖7A中所示出的電路圖的分布式布局，其中，NOR門701增加了反相器驅(qū)動(dòng)器703和反相器驅(qū)動(dòng)器704。在該示例中，第一輸入705、第二輸入707、和時(shí)鐘信號(hào)709輸入到線(在圖中垂直布置)中，該線將上述輸入連接到柵極(在圖中水平布置)。另夕卜，將Vss源線715和Vdd源線717引入到金屬_2層中，該金屬_2層包括了在圖中水平布置的線。最后，對(duì)于金屬_1層來(lái)說(shuō)，圖7B不出了金屬_1層(未在圖7B中標(biāo)出)中的分布式電源布局，如一系列分布式垂直線所示，該分布式電源布局包括突出顯示的Vss線719和突出顯示的Vdd線721。利用分布式電源布局，Vss線719和Vdd線721可以與下方的金屬_0層形成分布式接觸，從而降低了電流擁擠和IR降。例如，在該實(shí)施例中，通過(guò)使用分布式布局，第一輸出711的延遲時(shí)間可以從80. 7皮秒改進(jìn)到80皮秒，改進(jìn)了大約1%。根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體器件包括有源區(qū)域，位于基板中；第一金屬層，與基板相接觸，第一金屬層包括至少一條第一導(dǎo)線；以及第二金屬層，位于第一金屬層上方，第二金屬層具有第一并聯(lián)線的分布式布局，其中，第一并聯(lián)線中的至少兩條單獨(dú)的線與第一導(dǎo)線相接觸。根據(jù)另一實(shí)施例，一種半導(dǎo)體器件，包括基板的有源區(qū)域；第一金屬層，位于有源區(qū)域上方，并且與有源區(qū)域相接觸；以及第二金屬層，位于第一金屬層上方，第二金屬層包括第 一導(dǎo)線、第二導(dǎo)線以及第三導(dǎo)線，第一導(dǎo)線連接到第一源，第二導(dǎo)線連接到第二源，第三導(dǎo)線連接到第一源，第一源與第二源不同，其中，第一導(dǎo)線、第二導(dǎo)線、以及第三導(dǎo)線并聯(lián)連接，并且其中，第二導(dǎo)線位于第一導(dǎo)線和第三導(dǎo)線之間。根據(jù)又一實(shí)施例，一種制造半導(dǎo)體器件的方法，方法包括在基板的有源區(qū)域上形成第一金屬層，第一金屬層與基板的有源區(qū)域相接觸，第一金屬層包括連續(xù)的第一導(dǎo)電區(qū)域；形成第一接觸插頭和第二接觸插頭，與第一導(dǎo)電區(qū)域相接觸；以及在第一接觸插頭和第二接觸插頭上方形成第二金屬層，第二金屬層包括第一組并聯(lián)線和第二組并聯(lián)線，第一組并聯(lián)線連接到第一源，第二組并聯(lián)線連接到第二源，其中，第一組并聯(lián)線和第二組并聯(lián)線相互交錯(cuò)，并且，其中，第一組并聯(lián)線中的第一并聯(lián)線連接到第一接觸插頭，第一組并聯(lián)線的第二并聯(lián)線連接到第二接觸插頭。盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。例如，可以將多個(gè)不同的器件代替多指晶體管或者NOR門，用于實(shí)施例中。而且，金屬_1層中的不同線可以通過(guò)多種次序進(jìn)行放置，而不超出實(shí)施例的范圍。而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過(guò)本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 有源區(qū)域，位于基板中； 第一金屬層，與所述基板相接觸，所述第一金屬層包括至少一條第一導(dǎo)線；以及 第二金屬層，位于所述第一金屬層上方，所述第二金屬層具有第一并聯(lián)線的分布式布局，其中，所述第一并聯(lián)線中的至少兩條単獨(dú)的線與所述第一導(dǎo)線相接觸。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，進(jìn)ー步包括第三金屬層，位于所述第二金屬層上方，并且與所述第二金屬層相接觸，所述第三金屬層包括第二多條并聯(lián)線，其中，所述第ニ多條并聯(lián)線中的至少一條與所述第一并聯(lián)線中的兩條單獨(dú)的線相接觸。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第三金屬層中的所述第二多條并聯(lián)線中的每一條的寬度都相同。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一并聯(lián)線包括至少一條第一并聯(lián)線、一條第二并聯(lián)線、和一條第三并聯(lián)線，所述一條第三并聯(lián)線位于所述一條第一并聯(lián)線和所述一條第二并聯(lián)線之間，其中，所述一條第三并連線所連接到的源與所述一條第一并聯(lián)線或者所述一條第二并聯(lián)線所連接到的源不同。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述一條第一并聯(lián)線和所述一條第二并聯(lián)線是Vss線，所述一條第三并聯(lián)線是信號(hào)線。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第一并聯(lián)線進(jìn)ー步包括一條第四并聯(lián)線，所述一條第四并聯(lián)線與所述一條第二并聯(lián)線分別位于所述一條第三并聯(lián)線的兩側(cè)，所述一條第四并聯(lián)線所連接到的源與所述一條第一并聯(lián)線、所述一條第二并聯(lián)線、和所述一條第三并聯(lián)線所連接到的源不同。
7.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一并聯(lián)線的分布式布局的間距相同。
8.一種半導(dǎo)體器件，包括 基板的有源區(qū)域； 第一金屬層，位于所述有源區(qū)域上方，并且與所述有源區(qū)域相接觸；以及 第二金屬層，位于所述第一金屬層上方，所述第二金屬層包括第一導(dǎo)線，連接至第一源；第二導(dǎo)線，連接至與所述第一源不同的第二源；以及第三導(dǎo)線，連接到所述第一源，其中，所述第一導(dǎo)線、所述第二導(dǎo)線以及所述第三導(dǎo)線并聯(lián)連接，并且其中，所述第二導(dǎo)線位于所述第一導(dǎo)線和所述第三導(dǎo)線之間。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第一導(dǎo)線和所述第三導(dǎo)線都電連接到所述有源區(qū)域的第一區(qū)域。
10.一種制造半導(dǎo)體器件的方法，所述方法包括 在基板的有源區(qū)域上形成第一金屬層，所述第一金屬層與所述基板的有源區(qū)域相接觸，所述第一金屬層包括連續(xù)的第一導(dǎo)電區(qū)域； 形成第一接觸插頭和第二接觸插頭，與所述第一導(dǎo)電區(qū)域相接觸；以及 在所述第一接觸插頭和所述第二接觸插頭上方形成第二金屬層，所述第二金屬層包括第一組并聯(lián)線，連接到第一源；以及第ニ組并聯(lián)線，連接到第二源，其中，所述第一組并聯(lián)線和所述第二組并聯(lián)線相互交錯(cuò)，并且其中，所述第一組并聯(lián)線中的第一并聯(lián)線連接到所述第一接觸插頭，所述第一組并聯(lián)線中的第二并聯(lián)線連接到所述第二接觸插頭。
全文摘要
本發(fā)明公開了一種分布式金屬布線方法和系統(tǒng)。一個(gè)實(shí)施例包括金屬_0層，該金屬_1層位于金屬_0層上方。金屬_1層包括間單獨(dú)的多個(gè)并聯(lián)線，其中，并聯(lián)線中都具有不同的信號(hào)，并且分布在整個(gè)金屬_1層上。這種布局縮短了電流經(jīng)過(guò)的距離，從而減小了金屬_0層中的寄生電阻。另外，金屬_1層中的這種分布式布局使得金屬_2層中的連接不必帶有通孔的錘頭連接。
文檔編號(hào)H01L21/768GK102623436SQ201210011810
公開日2012年8月1日 申請(qǐng)日期2012年1月13日 優(yōu)先權(quán)日2011年1月14日
發(fā)明者周紹禹, 廖宏仁, 田麗鈞, 蕭有呈, 陳炎輝, 陳蓉萱 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司