專利名稱：一種柵控二極管半導(dǎo)體存儲器器件的制造方法
一種柵控二極管半導(dǎo)體存儲器器件的制造方法技術(shù)領(lǐng)域
本發(fā)明屬于半導(dǎo)體存儲器器件制造技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體存儲器器件的制造方法，特別涉及一種柵控二極管半導(dǎo)體存儲器器件的制造方法。
背景技術(shù)：
現(xiàn)在主流的浮柵晶體管的結(jié)構(gòu)如圖1所示，包括在襯底101內(nèi)形成的漏極102和源極103以及在襯底101之上形成的多晶硅柵極105、107，其中多晶硅柵極107與電氣連接，稱為控制柵，多晶硅柵極105是浮空的，稱之為“浮柵”。浮柵105通過絕緣介質(zhì)層104 與襯底101隔離，并通過絕緣介質(zhì)層106與控制柵107隔離。浮柵技術(shù)最早的應(yīng)用領(lǐng)域是在 EPROM、EEPROM 中。
浮柵晶體管的工作原理是利用浮柵上是否儲存有電荷或儲存電荷的多少來改變晶體管的閾值電壓，從而改變晶體管的外部特性，目前已經(jīng)成為非易失性半導(dǎo)體存儲器的基礎(chǔ)器件結(jié)構(gòu)。目前，隨著集成電路技術(shù)的不斷發(fā)展，MOSFET的尺寸越來越小，單位陣列上的晶體管密度也越來越高，MOSFET的源、漏極之間的漏電流，隨著溝道長度的縮小而迅速上升，這使得電子在浮柵上的保持特性受到嚴(yán)重影響，伴隨反復(fù)地擦寫，通道絕緣膜會發(fā)生損傷，這一損傷部分可能會使浮動?xùn)艃?nèi)的電子出現(xiàn)泄漏的現(xiàn)象。而且，傳統(tǒng)MOSFET的最小亞閾值擺幅(SS)被限制在60mv/dec，這限制了晶體管的開關(guān)速度。發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提出一種能夠減小浮柵存儲器器件漏電流以及SS 值，從而可以提升浮柵存儲器器件的性能的半導(dǎo)體存儲器器件的制造方法。
本發(fā)明提出的存儲器器件利用了正反饋的自增益原理。即，當(dāng)一個平面半導(dǎo)體器件摻雜依次為p-n-p-n摻雜類型時，可以產(chǎn)生兩對相互依賴的三極管p-n-p及n-p-n，通常這兩個可以相互放大，而迅速使器件的電流增大，嚴(yán)重時導(dǎo)致器件擊穿。為了將這種現(xiàn)象合理地應(yīng)用到薄膜半導(dǎo)體中，本發(fā)明提出了一種基于ZnO半導(dǎo)體材料的柵控二極管半導(dǎo)體存儲器。當(dāng)浮柵電壓較高時，浮柵下面的溝道是η型，器件就是簡單的柵控pn結(jié)結(jié)構(gòu)。通過背柵控制ZnO薄膜的有效η型濃度，再通過浮柵實現(xiàn)將η型ZnO反型為ρ型，又用NiO作為P型半導(dǎo)體，這樣就形成了 η-ρ-η-ρ的摻雜結(jié)構(gòu)。而浮柵內(nèi)的電荷多少又決定了這個器件的閾值電壓，從而實現(xiàn)了存儲器的功能。
本發(fā)明提出的柵控二極管半導(dǎo)體存儲器器件的制造方法，具體步驟包括 提供一個重?fù)诫s的η型硅襯底；在所述η型硅襯底之上形成第一種絕緣薄膜； 在所述第一種絕緣薄膜之上形成一層ZnO層； 刻蝕所述ZnO層形成有源區(qū)；覆蓋所述有源區(qū)形成一層摻雜有P型雜質(zhì)離子的NiO層；光刻圖形并刻蝕所述NiO層，在所述ZnO有源區(qū)一個側(cè)之上保留NiO層形成器件的源極；在暴露的NiO及ZnO表面淀積形成第二種絕緣薄膜； 在所述第二種絕緣薄膜表面之上淀積器件的浮柵導(dǎo)電材料；通過光刻及刻蝕，定義出浮柵導(dǎo)電材料的浮柵區(qū)圖形，所述浮柵區(qū)圖形為方塊狀，介于 ZnO有源區(qū)之上的NiO材料和ZnO另一端邊緣之間，所述浮柵區(qū)與NiO不直接相鄰，其間距為10納米至100微米，所述浮柵區(qū)與ZnO的邊緣距離為10納米至100微米； 在所述浮柵導(dǎo)電材料表面和暴露的ZnO和NiO之上形成第三種絕緣薄膜； 通過光刻并刻蝕所述第三種絕緣薄膜定義出漏極、源極的接觸孔，而保留浮柵區(qū)之上的第三種絕緣薄膜，所述漏極、源極的接觸孔分別在所述浮柵區(qū)的兩側(cè)，其中源極接觸孔開在NiO上而漏極接觸孔開在ZnO上；淀積形成第一種導(dǎo)電薄膜并刻蝕所述第一種導(dǎo)電薄膜形成分別獨立的漏極電極、柵極電極、源極電極，其中源極電極通過源極接觸孔接觸到浮柵區(qū)的一側(cè)NiO上，漏區(qū)電極通過漏區(qū)接觸孔接觸到浮柵區(qū)的另一側(cè)的ZnO上，柵極電極覆蓋在所述浮柵區(qū)之上的未被刻蝕的第三種絕緣薄膜之上。
進(jìn)一步地，所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的第一種絕緣薄膜為氧化硅，其厚度范圍為1-500納米。
更進(jìn)一步地，所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的SiO介質(zhì)層的厚度范圍為1-100納米，所述的第二種、第三種絕緣薄膜為SiO2或者為HfO2 等高介電常數(shù)材料，所述的浮柵包括但不局限于多晶硅材料，所述的第一種導(dǎo)電薄膜為重?fù)诫s多晶硅、銅、鎢、鋁、氮化鈦或者為氮化鉭。
本發(fā)明所提出的柵控二極管半導(dǎo)體存儲器器件的制造方法工藝過程簡單、制造成本低，所制造的柵控二極管存儲器器件具有大驅(qū)動電流、小亞閾值擺幅的優(yōu)點，可以降低芯片功耗，而且本發(fā)明通過低溫工藝生產(chǎn)，特別適用于基于柔性襯底的半導(dǎo)體器件以及平板顯示、浮柵存儲器等器件的制造中。


圖1為現(xiàn)有的浮柵晶體管的結(jié)構(gòu)示意圖。
圖2-圖5為本發(fā)明所公開的柵控二極管半導(dǎo)體存儲器器件的制造方法的一個實施例的制造工藝流程圖。
具體實施方式
下面將參照附圖對本發(fā)明的一個示例性實施方式作詳細(xì)說明。在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全準(zhǔn)確的反映出器件的實際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。
參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應(yīng)該被認(rèn)為僅限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發(fā)明實施例中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為是限制本發(fā)明的范圍。同時在下面的描述中，所使用的術(shù)語襯底可以理解為包括正在工藝加工中的半導(dǎo)體襯底，可能包括在其上所制備的其它薄膜層。
首先，通過熱氧化的方法在提供的重?fù)诫sη型雜質(zhì)離子的硅襯底201上生長一層約20納米厚的氧化硅薄膜202，接著采用原子層淀積的方法在氧化硅薄膜202之上淀積一層約5納米厚ZnO薄膜203，再淀積一層光刻膠301并掩膜、曝光、顯影形成圖形，然后刻蝕 ZnO薄膜203形成有源區(qū)，如圖2所示。
剝除光刻膠301后，采用物理氣相沉積(PVD)的方法淀積一層摻雜有ρ型雜質(zhì)離子的NiO薄膜，接著再次淀積一層光刻膠302并掩膜、曝光、顯影形成圖形，然后刻蝕NiO薄膜形成器件的源極204，如圖3所示。
剝除光刻膠302后，淀積一層高介電常數(shù)材料205，高介電常數(shù)材料205比如為 HfO2，然后淀積一層多晶硅材料并刻蝕所淀積的多晶硅形成器件的浮柵206，再在浮柵206 之上形成絕緣介質(zhì)層207，比如為氧化硅，如圖4所示。
最后，淀積一層光刻膠并掩膜、曝光、顯影形成圖形，然后刻蝕高介電常數(shù)材料205 定義出漏極、源極的位置，剝除光刻膠后淀積一層金屬導(dǎo)電薄膜，比如為鋁，然后通過光刻工藝與刻蝕工藝形成漏極電極208、柵極電極209、源極電極210，如圖5所示。
如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實例。
權(quán)利要求
1.一種柵控二極管半導(dǎo)體存儲器器件的制造方法，具體步驟包括 提供一個重?fù)诫s的η型硅襯底；在所述η型硅襯底之上形成第一種絕緣薄膜； 在所述第一種絕緣薄膜之上形成一層ZnO層； 刻蝕所述ZnO層形成有源區(qū)；覆蓋所述有源區(qū)形成一層摻雜有P型雜質(zhì)離子的NiO層；光刻圖形并刻蝕所述NiO層，在所述ZnO有源區(qū)一個側(cè)之上保留NiO層形成器件的源極；在暴露的NiO及ZnO表面淀積形成第二種絕緣薄膜； 在所述第二種絕緣薄膜表面之上淀積器件的浮柵導(dǎo)電材料；通過光刻及刻蝕，定義出浮柵導(dǎo)電材料的浮柵區(qū)圖形，所述浮柵區(qū)圖形為方塊狀，介于 ZnO有源區(qū)之上的NiO材料和ZnO另一端邊緣之間，所述浮柵區(qū)與NiO不直接相鄰，其間距為10納米至100微米，所述浮柵區(qū)與SiO的邊緣距離為10納米至100微米； 在所述浮柵導(dǎo)電材料表面和暴露的ZnO和NiO之上形成第三種絕緣薄膜； 通過光刻并刻蝕所述第三種絕緣薄膜定義出漏極、源極的接觸孔，而保留浮柵區(qū)之上的第三種絕緣薄膜，所述漏極、源極的接觸孔分別在所述浮柵區(qū)的兩側(cè)，其中源極接觸孔開在NiO上而漏極接觸孔開在ZnO上；淀積形成第一種導(dǎo)電薄膜并刻蝕所述第一種導(dǎo)電薄膜形成分別獨立的漏極電極、柵極電極、源極電極，其中源極電極通過源極接觸孔接觸到浮柵區(qū)的一側(cè)NiO上，漏區(qū)電極通過漏區(qū)接觸孔接觸到浮柵區(qū)的另一側(cè)的ZnO上，柵極電極覆蓋在所述浮柵區(qū)之上的未被刻蝕的第三種絕緣薄膜之上。
2.根據(jù)權(quán)利要求1所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的第一種絕緣薄膜為氧化硅，其厚度范圍為1-500納米。
3.根據(jù)權(quán)利要求1所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的ZnO介質(zhì)層的厚度范圍為1-100納米。
4.根據(jù)權(quán)利要求1所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的第二種、第三種絕緣薄膜為SiO2或者為HfO2高介電常數(shù)材料。
5.根據(jù)權(quán)利要求1所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的浮柵為多晶硅材料。
6.根據(jù)權(quán)利要求1所述的柵控二極管半導(dǎo)體存儲器器件的制造方法，其特征在于，所述的第一種導(dǎo)電薄膜為重?fù)诫s多晶硅、銅、鎢、鋁、氮化鈦或者為氮化鉭。
全文摘要
本發(fā)明屬于半導(dǎo)體存儲器器件制造技術(shù)領(lǐng)域，具體公開了一種柵控二極管半導(dǎo)體存儲器器件的制造方法。本發(fā)明中，當(dāng)浮柵電壓較高時，浮柵下面的溝道是n型，器件就是簡單的柵控pn結(jié)結(jié)構(gòu)；通過背柵控制ZnO薄膜的有效n型濃度，通過浮柵實現(xiàn)將n型ZnO反型為p型，又用NiO作為p型半導(dǎo)體，形成n-p-n-p的摻雜結(jié)構(gòu)；而浮柵內(nèi)的電荷多少又決定了這個器件的閾值電壓，從而實現(xiàn)了存儲器的功能。本發(fā)明工藝過程簡單、制造成本低，所制造的柵控二極管存儲器器件具有大驅(qū)動電流、小亞閾值擺幅的優(yōu)點，可以降低芯片功耗。本發(fā)明通過低溫工藝生產(chǎn)，特別適用于基于柔性襯底的半導(dǎo)體器件以及平板顯示、浮柵存儲器等器件的制造中。
文檔編號H01L21/336GK102543886SQ201210001500
公開日2012年7月4日 申請日期2012年1月5日 優(yōu)先權(quán)日2012年1月5日
發(fā)明者劉曉勇, 孫清清, 張衛(wèi), 王鵬飛 申請人:復(fù)旦大學(xué)