專利名稱：存儲器及其形成的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及存儲器，且特定來說在一個或一個以上實施例中，本發(fā)明涉及存儲器及其形成。
背景技術(shù)：
通常提供存儲器裝置作為計算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包含隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機(jī)存取存儲器(DRAM)、同步動態(tài)隨機(jī)存取存儲器(SDRAM)及快閃存儲器。快閃存儲器裝置已發(fā)展成為用于廣泛的電子應(yīng)用的非易失性存儲器的普遍來源。 非易失性存儲器是可在不施加電力的情況下將其數(shù)據(jù)值保持達(dá)某一延長周期的存儲器?？扉W存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元。通過電荷存儲結(jié)構(gòu)(例如，浮動?xùn)艠O或電荷陷阱)的編程(有時其稱為寫入)或其它物理現(xiàn)象(例如，相變或極化)，所述單元的閾值電壓的改變確定每一單元的數(shù)據(jù)值。快閃存儲器及其它非易失性存儲器的常見用途包含個人計算機(jī)、個人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、車輛、無線裝置、移動電話及可裝卸式存儲器模塊，且非易失性存儲器的用途不斷擴(kuò)充。NAND快閃存儲器裝置是常見類型的快閃存儲器裝置，如此稱謂是因為布置基本存儲器單元配置的邏輯形式。通常，NAND快閃存儲器裝置的存儲器單元陣列經(jīng)布置以使得所述陣列的一行的每一存儲器單元的控制柵極連接在一起以形成存取線，例如字線。所述陣列的各列包含源極到漏極地一起串聯(lián)連接在一對選擇線(源極選擇線與漏極選擇線)之間的存儲器單元串(經(jīng)常稱為NAND串)。一“列”指代共同地耦合到局部數(shù)據(jù)線(例如局部位線)的存儲器單元群組。其不需要任何特定定向或線性關(guān)系，而指代代存儲器單元與數(shù)據(jù)線之間的邏輯關(guān)系。所述源極選擇線包含在NAND串與所述源極選擇線之間的每一相交點(diǎn)處的源極選擇柵極，且所述漏極選擇線包含在NAND串與所述漏極選擇線之間的每一相交點(diǎn)處的漏極選擇柵極。每一源極選擇柵極連接到源極線，而每一漏極選擇柵極連接到數(shù)據(jù)線，例如列位線。為使存儲器制造商保持競爭力，存儲器設(shè)計者不斷嘗試增加存儲器裝置的密度。增加快閃存儲器裝置的密度通常需要減小存儲器單元之間的間隔及/或使存儲器單元變得更小。一些裝置元件的較小尺寸可能導(dǎo)致關(guān)于單元的操作問題。舉例來說，源極/漏極區(qū)之間的溝道變得更短，從而可能導(dǎo)致嚴(yán)重的短溝道效應(yīng)?！N增加存儲器裝置的密度的方式是形成堆疊式存儲器陣列，例如通常稱為三維存儲器陣列。舉例來說，一種類型的三維存儲器陣列包含彼此上下垂直堆疊的多個傳統(tǒng)“二維”陣列，例如NAND存儲器陣列，其中每一存儲器陣列的存儲器單元是藍(lán)寶石上硅晶體管、絕緣體上硅晶體管、薄膜晶體管、熱電聚合物晶體管、半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體晶體管等等。另一類型的三維存儲器陣列包含堆疊式存儲器元件的柱，例如垂直NAND串O
出于上述原因且出于所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說明書后將顯而易見的下述其它原因，此項技術(shù)中需要替代的堆疊式(例如，三維)存儲器陣列
發(fā)明內(nèi)容


圖I是根據(jù)一實施例的存儲器系統(tǒng)的簡化框圖。圖2是根據(jù)另一實施例的堆疊式NAND存儲器陣列的示意圖。圖3A到3C是根據(jù)另一實施例的在各種制作階段期間的存儲器陣列的一部分的平面圖。圖4是根據(jù)另一實施例的沿圖3C的線4-4截取的橫截面圖。圖5是根據(jù)另一實施例的沿圖3C的線5-5截取的橫截面圖。 圖6是根據(jù)另一實施例的沿圖3C的線6-6截取的橫截面圖。
具體實施例方式在以下詳細(xì)描述中，參考形成本文一部分的附圖，且在所述附圖中以圖解說明方式展示若干特定實施例。在圖式中，在所有數(shù)個視圖中相似編號描述大致類似的組件。可利用其它實施例，且可在不背離本發(fā)明范圍的前提下做出結(jié)構(gòu)、邏輯及電改變。因此，以下詳細(xì)描述不應(yīng)視為限制意義，且本發(fā)明的范圍僅由所附權(quán)利要求書及其等效內(nèi)容界定。術(shù)語半導(dǎo)體可指代(舉例來說)材料層、晶片或襯底，且包含任一基底半導(dǎo)體結(jié)構(gòu)。“半導(dǎo)體”應(yīng)理解為包含藍(lán)寶石上硅(SOS)技術(shù)、絕緣體上硅(SOI)技術(shù)、薄膜晶體管(TFT)技術(shù)、摻雜及未摻雜半導(dǎo)體、由基底半導(dǎo)體結(jié)構(gòu)支撐的硅的外延層以及所屬領(lǐng)域的技術(shù)人員眾所周知的其它半導(dǎo)體結(jié)構(gòu)。此外，當(dāng)在以下描述中提及半導(dǎo)體時，可能已利用先前工藝步驟在基底半導(dǎo)體結(jié)構(gòu)中形成區(qū)/結(jié)，且術(shù)語半導(dǎo)體可包含含有此些區(qū)/結(jié)的下伏層。因此，不應(yīng)將以下詳細(xì)描述視為限制性意義。圖I是根據(jù)一實施例的作為電子系統(tǒng)的部分的與處理器130通信的NAND快閃存儲器裝置100的簡化框圖。處理器130可為存儲器控制器或其它外部主機(jī)裝置。根據(jù)本發(fā)明的實施例，存儲器裝置100包含存儲器單元陣列104。舉例來說，存儲器陣列104可為根據(jù)所揭示實施例形成且在多個不同垂直層級中的每一者處具有一個或一個以上準(zhǔn)二維(例如，兩個“二維”)存儲器單元陣列且具有位于所述存儲器單元陣列下方并與其耦合的數(shù)據(jù)線(例如，位線)的堆疊式(例如，三維)存儲器陣列。此些堆疊式存儲器陣列可稱為多層級(例如，多層)存儲器陣列。提供行解碼器108及列解碼器110以解碼地址信號。接收并解碼地址信號以存取存儲器陣列104。存儲器裝置100還包含輸入/輸出(I/O)控制電路112以管理命令、地址及數(shù)據(jù)到存儲器裝置100的輸入以及數(shù)據(jù)及狀態(tài)信息從存儲器裝置100的輸出。地址寄存器114與I/O控制電路112以及行解碼器108及列解碼器110通信以在解碼之前鎖存地址信號。命令寄存器124與I/O控制電路112及控制邏輯116通信以鎖存?zhèn)魅朊睢？刂七壿?16響應(yīng)于所述命令而控制對存儲器陣列104的存取，且產(chǎn)生用于外部處理器130的狀態(tài)信息?？刂七壿?16與行解碼器108及列解碼器110通信以響應(yīng)于所述地址而控制行解碼器108及列解碼器110。控制邏輯116還與高速緩沖存儲器寄存器118通信。高速緩沖存儲器寄存器118在控制邏輯116的引導(dǎo)下鎖存數(shù)據(jù)(傳入或傳出)以在存儲器陣列104正分別忙于寫入或讀取其它數(shù)據(jù)時暫時地存儲數(shù)據(jù)。在寫入操作期間，將數(shù)據(jù)從高速緩沖存儲器寄存器118傳遞到數(shù)據(jù)寄存器120以供傳送到存儲器陣列104 ;接著將新數(shù)據(jù)從I/O控制電路112鎖存于高速緩沖存儲器寄存器118中。在讀取操作期間，將數(shù)據(jù)從高速緩沖存儲器寄存器118傳遞到I/O控制電路112以供輸出到外部處理器130 ;接著將新數(shù)據(jù)從數(shù)據(jù)寄存器120傳遞到高速緩沖存儲器寄存器118。狀態(tài)寄存器122與I/O控制電路112及控制邏輯116通信以鎖存狀態(tài)信息以供輸出到處理器130。 存儲器裝置100經(jīng)由控制鏈路132在控制邏輯116處從處理器130接收控制信號。所述控制信號可包含至少芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用ALE及寫入啟用WE#。存儲器裝置100經(jīng)由多路復(fù)用輸入/輸出(I/O)總線134從處理器130接收命令信號(其表示命令)、地址信號(其表示地址)及數(shù)據(jù)信號(其表示數(shù)據(jù))并經(jīng)由I/O總線134將數(shù)據(jù)輸出到處理器130。舉例來說，經(jīng)由輸入/輸出(I/O)總線134的I/O引腳[7:0]在I/O控制電路112處接收命令并將其寫入到命令寄存器124中。經(jīng)由總線134的輸入/輸出(I/O)引腳[7:0]在I/O控制電路112處接收地址并將其寫入到地址寄存器114中。經(jīng)由8位裝置的輸入/輸出(I/O)引腳[7:0]或16位裝置的輸入/輸出(I/O)引腳[15:0]在I/O控制電路112處接收數(shù)據(jù)并將其寫入到高速緩沖存儲器寄存器118中。隨后將所述數(shù)據(jù)寫入到數(shù)據(jù)寄存器120中以供編程存儲器陣列104。對于另一實施例，可省略高速緩沖存儲器寄存器118，且將數(shù)據(jù)直接寫入到數(shù)據(jù)寄存器120中。也經(jīng)由8位裝置的輸入/輸出(I/O)引腳[7:0]或16位裝置的輸入/輸出(I/O)引腳[15:0]輸出數(shù)據(jù)。所屬領(lǐng)域的技術(shù)人員將了解，可提供額外電路及信號，且已簡化圖I的存儲器裝置。應(yīng)認(rèn)識到，可不必將參考圖I所述的各種塊組件的功能性分離成集成電路裝置的不同組件或組件部分。舉例來說，集成電路裝置的單個組件或組件部分可適于執(zhí)行圖I的一個以上塊組件的功能性。或者，集成電路裝置的一個或一個以上組件或組件部分可經(jīng)組合以執(zhí)行圖I的單個塊組件的功能性。另外，盡管根據(jù)各種信號的接收及輸出的通俗慣例來描述特定I/O引腳，但應(yīng)注意，可在各種實施例中使用其它組合或數(shù)目的I/o引腳。圖2是堆疊式存儲器陣列200 (例如，作為存儲器陣列104的一部分)的示意圖。堆疊式存儲器陣列200可為(舉例來說)堆疊式非易失性NAND快閃存儲器陣列或其它堆疊式串聯(lián)耦合存儲器單元陣列。本文中，堆疊式存儲器陣列可稱為多層級或多層存儲器陣列或稱為三維存儲器陣列。對于一些實施例，堆疊式存儲器陣列200可包含多個堆疊式非易失性NAND快閃存儲器陣列201，例如耦合在一起的堆疊式非易失性NAND快閃存儲器陣列201!及堆疊式非易失性NAND快閃存儲器陣列2012。堆疊式存儲器陣列200可包含多個層級(例如，層)L，例如在圖2中展示的垂直層級LI到L4。存儲器單元208的一個或一個以上準(zhǔn)二維(例如，二維)存儲器陣列202可位于每一層級L處。當(dāng)存儲器單元形成于大致單個平面(例如位于層級LI到L4中的每一者處的大致水平平面(例如，大致垂直于圖2的面平面))中時，可將陣列視為準(zhǔn)二維的。舉例來說，陣列20^的存儲器陣列202ιαι及陣列2012的存儲器陣列2022,u可形成于層級LI處，陣列2(^的存儲器陣列202ια2及陣列2012的存儲器陣列2022α2形成于層級L2處，陣列201!的存儲器陣列202ια3及陣列2012的存儲器陣列2022α3形成于層級L3處，且陣列20^的存儲器陣列202ια4及陣列2012的存儲器陣列20 ,Μ形成于層級L4處。應(yīng)注意，存儲器陣列202^,2(^,^202^3及202u4可形成堆疊式非易失性NAND快閃存儲器陣列ZOl1的至少一部分，且存儲器陣列2022,u、2022a2、2022a3及2022α4可形成堆疊式非易失性NAND快閃存儲器陣列2012的至少一部分。每一存儲器陣列202可包含存儲器單元的交替“奇數(shù)”及“偶數(shù)”串，例如NAND串206_及206even。本文中使用的標(biāo)簽“奇數(shù)”及“偶數(shù)”指代以交替方式布置的相似元件的邏輯分組，且不需要任何特定數(shù)字標(biāo)示或?qū)ぶ贩桨?。每?NAND串206包含存儲器單元208，例 如源極到漏極地串聯(lián)耦合的存儲器單元208i到208n。NAND串206_可形成于大致平行于圖2的面平面的堆疊式存儲器陣列200的大致垂直平面(例如，奇數(shù)垂直平面210-，圖2中展示其中的一者)中。NAND串206ενεη可形成于大致平行(例如，平行)于所述奇數(shù)垂直平面及圖2的面平面的堆疊式存儲器陣列200的大致垂直平面(例如，偶數(shù)垂直平面210_η，圖2中展示其中的一者)中。應(yīng)注意，圖2展示堆疊式存儲器陣列200的一對大致奇數(shù)/偶數(shù)垂直平面210-/21(^-，且堆疊式存儲器陣列200可包含大致平行(例如，平行)于圖2中所展示的那些平面的其它對的奇數(shù)/偶數(shù)垂直平面210-/21(^-堆疊式存儲器陣列200可進(jìn)一步包含位于層級LI下方且因此位于存儲器陣列202下方的層級S3 (例如，垂直層級)。漏極選擇柵極(例如奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SGD_n)可大致位于層級S3處的水平平面(例如，大致垂直于圖2的面平面)中。圖2中展示的單個奇數(shù)漏極選擇柵極SGDtjdd可形成于層級S3處且對應(yīng)于大致位于奇數(shù)垂直平面210-中的奇數(shù)NAND串206.，且圖2中展示的單個偶數(shù)漏極選擇柵極SOTeven可形成于層級S3處且對應(yīng)于大致位于偶數(shù)垂直平面210even中的偶數(shù)NAND串206even。單個奇數(shù)漏極選擇柵極S⑶。dd耦合到奇數(shù)垂直平面21Otjdd中的奇數(shù)NAND串206-，例如堆疊式非易失性NAND快閃存儲器陣列201及2012的所有奇數(shù)NAND串206?！で覇蝹€偶數(shù)漏極選擇柵極SGD_n耦合到偶數(shù)垂直平面210_ 中的偶數(shù)NAND串206_n，例如堆疊式非易失性NAND快閃存儲器陣列201及2012的所有偶數(shù)NAND串206even。對于圖2中所描繪的實例，此意指在奇數(shù)垂直平面210-中的每一垂直層級處的兩個陣列20^及2012的奇數(shù)NAND串206_耦合到同一奇數(shù)漏極選擇柵極S⑶。dd，且在偶數(shù)垂直平面210_ 中的每一垂直層級處的兩個陣列201i及2012的偶數(shù)NAND串206even耦合到同一偶數(shù)漏極選擇柵極S⑶_n。應(yīng)注意，耦合到奇數(shù)漏極選擇柵極SOTtjdd的每一奇數(shù)NAND串206-的最后存儲器單元208n的漏極耦合到所述奇數(shù)漏極選擇柵極SGDtjdd的源極，且耦合到偶數(shù)漏極選擇柵極SGDeven的每一偶數(shù)NAND串206even的最后存儲器單元208N的漏極耦合到所述偶數(shù)漏極選擇柵極SGD_的源極。對于一些實施例，漏極選擇柵極SOTtjdd及SOTevm形成對應(yīng)于所述對奇數(shù)/偶數(shù)垂直平面210-/210-的一奇數(shù)/偶數(shù)對的漏極選擇柵極SOTtjddZiSOTevmt5應(yīng)注意，其它奇數(shù)/偶數(shù)對的漏極選擇柵極SGDtjddZiSGDevm可分別以類似于(例如，相同于)圖2中所展示的方式的方式對應(yīng)于堆疊式存儲器陣列200的其它對的奇數(shù)/偶數(shù)垂直平面210-/210^·且可位于垂直層S3處。 相應(yīng)對的奇數(shù)/偶數(shù)對SOTtjddZiSOTevm的奇數(shù)漏極選擇柵極SOTtjdd分別在一對一的基礎(chǔ)上對應(yīng)于相應(yīng)對的奇數(shù)/偶數(shù)垂直平面210-/21(^-的奇數(shù)垂直平面210。·且每一奇數(shù)漏極選擇柵極SGDtjdd可以類似于(例如，相同于)圖2上所展示且上文結(jié)合圖2所描述的方式的方式耦合到對應(yīng)奇數(shù)垂直平面210-的奇數(shù)NAND串206.，例如堆疊式非易失性NAND快閃存儲器陣列20^及2012的所有奇數(shù)NAND串206-。相應(yīng)對的奇數(shù)/偶數(shù)對SGDodd/SGDeven的偶數(shù)漏極選擇柵極SGD_n分別在一對一的基礎(chǔ)上對應(yīng)于相應(yīng)對的偶數(shù)/奇數(shù)垂直平面210-/20^的偶數(shù)垂直平面210_n，且每一偶數(shù)漏極選擇柵極可以類似于(例如，相同于)圖2上所展示且上文結(jié)合圖2所描述的方式的方式耦合到對應(yīng)偶數(shù)垂直平面210even的偶數(shù)NAND串206even，堆疊式非易失性NAND快閃存儲器陣列20^及2012的所有偶數(shù)NAND串206even。分別對應(yīng)于堆疊式存儲器陣列200的奇數(shù)垂直平面210-的奇數(shù)漏極選擇柵極SGDtjdd可共同地耦合到同一奇數(shù)漏極選擇線215-，且分別對應(yīng)于堆疊式存儲器陣列200的 偶數(shù)垂直平面210_的漏極選擇柵極可共同地耦合到同一偶數(shù)漏極選擇線21_。分別對應(yīng)于堆疊式存儲器陣列200的奇數(shù)垂直平面210-的奇數(shù)漏極選擇柵極SGDtjdd可分別一對一地耦合到不同奇數(shù)數(shù)據(jù)線，例如奇數(shù)位線BLtjdd，且分別對應(yīng)于堆疊式存儲器陣列200的偶數(shù)垂直平面21_n的偶數(shù)漏極選擇柵極SGDtjdd可分別一對一地耦合到不同偶數(shù)數(shù)據(jù)線，例如偶數(shù)位線BLevm。舉例來說，對應(yīng)于圖2中的奇數(shù)垂直平面210-的奇數(shù)漏極選擇柵極SOTtjdd的漏極可耦合到圖2中所展示的奇數(shù)位線BLtjdd，且對應(yīng)于圖2中的偶數(shù)垂直平面210even的偶數(shù)漏極選擇柵極SGDevm的漏極可耦合到圖2中所展示的偶數(shù)位線BL_n。應(yīng)注意，單個奇數(shù)漏極選擇柵極SGDtjdd可選擇性地將單個奇數(shù)位線BLtjdd同時耦合到對應(yīng)奇數(shù)垂直平面2 IOtjdd中的奇數(shù)NAND串206-，例如所有奇數(shù)NAND串206-，且單個偶數(shù)漏極選擇柵極SOTeven可選擇性地將單個偶數(shù)位線BL_n同時耦合到對應(yīng)偶數(shù)垂直平面210_n中的偶數(shù)NAND串206_n，例如所有偶數(shù)NAND串206even。對于一些實施例，每一奇數(shù)位線BLtjdd形成于位于堆疊式存儲器陣列200的垂直層級S3與LI之間的垂直層級S2處，且每一偶數(shù)位線BLevm形成于位于垂直層級S2與LI之間的垂直層級SI處。也就是說，每一奇數(shù)位線BLtjdd位于存儲器陣列202下方，但在奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SGDeven上方，且每一偶數(shù)位線BLeven位于存儲器陣列202下方,但在每一奇數(shù)位線BLtjdd上方。對于一些實施例，陣列201的每一垂直平面210^的所有奇數(shù)NAND串206^耦合到單個奇數(shù)源極選擇柵極SGSmkui ;陣列2012的每一垂直平面210-的所有奇數(shù)NAND串206odd耦合到單個奇數(shù)源極選擇柵極SGSmldi2 ;陣列20^的每一垂直平面210_n的所有偶數(shù)NAND串206_ 耦合到單個偶數(shù)源極選擇柵極SGSeveml ;且陣列2012的每一垂直平面210even的所有偶數(shù)NAND串206_ 耦合到單個偶數(shù)源極選擇柵極SGS_n,2，如圖2中所展示。對于一些實施例，源極選擇柵極SGSg1及SGSeveml形成對應(yīng)于陣列ZOl1的所述對奇數(shù)/偶數(shù)垂直平面210^/210-的一奇數(shù)/偶數(shù)對源極選擇柵極SGStxldVSGSeveml,且源極選擇柵極SGSmldi2及SGSevm,2形成對應(yīng)于陣列2012的所述對奇數(shù)/偶數(shù)垂直平面210odd/210even的一奇數(shù)/偶數(shù)對源極選擇柵極SGStjdd,2/SGS_,2。應(yīng)注意，其它奇數(shù)/偶數(shù)對的源極選擇柵極SGStjdd,/SGSevm,i (在圖2中未展示)可以類似于(例如，相同于)圖2中所展示的方式的方式分別一對一地對應(yīng)于陣列20^的其它對的奇數(shù)/偶數(shù)垂直平面210odd/210even,且其它奇數(shù)/偶數(shù)對的源極選擇柵極SGStjddVSGSevem2 (在圖2中未展示)可以類似于(例如，相同于)圖2中所展示的方式的方式分別一對一地對應(yīng)于陣列2012的其它對的奇數(shù)/偶數(shù)垂直平面210-/21(^-相應(yīng)對的奇數(shù)/偶數(shù)對SGStjdd,i/SGS^i的奇數(shù)源極選擇柵極SGSg1分別在一對一的基礎(chǔ)上對應(yīng)于陣列201的相應(yīng)對的奇數(shù)/偶數(shù)垂直平面210-/210^·的奇數(shù)垂直平面210-，且相應(yīng)源極選擇柵極SGStjdd,i可以類似于(例如，相同于)圖2上所展示且上文結(jié)合圖2所描述的方式的方式耦合到陣列201i的對應(yīng)奇數(shù)垂直平面210-的奇數(shù)NAND串206odd,例如所有奇數(shù)NAND串206。^相應(yīng)對的奇數(shù)/偶數(shù)對SGStxldVSGSeveml的偶數(shù)源極選擇柵極SGSeveml分別在一對一的基礎(chǔ)上對應(yīng)于陣列201i的相應(yīng)對的奇數(shù)/偶數(shù)垂直平面210odd/210even的偶數(shù)垂直平面21_，且相應(yīng)偶數(shù)源極選擇柵極SGSeveml可以類似于(例如，相同于)圖2上所展示且上文結(jié)合圖2所描述的方式的方式耦合到陣列201i的對應(yīng)偶數(shù)垂直平面210even的偶數(shù)NAND串206even，例如所有偶數(shù)NAND串206even?！は鄳?yīng)對的奇數(shù)/偶數(shù)對SGStxldVSGS^2的奇數(shù)源極選擇柵極SGSg2分別在一對一的基礎(chǔ)上對應(yīng)于陣列2012的相應(yīng)對的奇數(shù)/偶數(shù)垂直平面210./2(^-的奇數(shù)垂直平面210-，且相應(yīng)源極選擇柵極SGStjdd,2可以類似于(例如，相同于)圖2上所展示且上文結(jié)合圖2所描述的方式的方式耦合到陣列2012的對應(yīng)奇數(shù)垂直平面210-的奇數(shù)NAND串206odd,例如所有奇數(shù)NAND串206。^相應(yīng)對的奇數(shù)/偶數(shù)對SGStxldVSGSevem2的偶數(shù)源極選擇柵極SGSevm,2分別在一對一的基礎(chǔ)上對應(yīng)于陣列2012的相應(yīng)對的奇數(shù)/偶數(shù)垂直平面210odd/20even的偶數(shù)垂直平面21even，且相應(yīng)偶數(shù)源極選擇柵極SGSevem2可以類似于(例如，相同于)圖2上所展示且上文結(jié)合圖2所描述的方式的方式耦合到陣列2012的對應(yīng)偶數(shù)垂直平面20even的偶數(shù)NAND串206even，例如所有偶數(shù)NAND串206even。陣列201的耦合到奇數(shù)源極選擇柵極SGStxldil的每一奇數(shù)NAND串206-的第一存儲器單元2(^的源極可耦合到所述奇數(shù)源極選擇柵極SGSm^1的漏極；陣列2012的耦合到奇數(shù)源極選擇柵極SGStjdd,2的每一奇數(shù)NAND串206-的第一存儲器單元ZOS1的源極可耦合到所述奇數(shù)源極選擇柵極SGSt^2的漏極；陣列20^的耦合到偶數(shù)源極選擇柵極SGSeveml的每一偶數(shù)NAND串206even的第一存儲器單元ZOS1的源極可耦合到所述偶數(shù)源極選擇柵極SGSevena的漏極；且陣列2012的耦合到偶數(shù)源極選擇柵極SGSevem2的每一偶數(shù)NAND串206even的第一存儲器單元ZOS1的源極可耦合到所述偶數(shù)源極選擇柵極SGSevm,2的漏極。分別對應(yīng)于陣列20L的奇數(shù)垂直平面210-的奇數(shù)源極選擇柵極SGSg1及分別對應(yīng)于陣列201i的偶數(shù)垂直平面210even的偶數(shù)源極選擇柵極SGSeveml可共同地耦合到同一源極選擇線217”分別對應(yīng)于陣列2012的垂直奇數(shù)平面210-的奇數(shù)源極選擇柵極SGStjdd,2及分別對應(yīng)于陣列2012的偶數(shù)垂直平面20even的偶數(shù)源極選擇柵極SGSeveml可共同地耦合到同一源極選擇線2172。分別對應(yīng)于陣列20L的奇數(shù)垂直平面210-的奇數(shù)源極選擇柵極SGSg1及分別對應(yīng)于陣列201i的偶數(shù)垂直平面210even的偶數(shù)源極選擇柵極SGSeveml可共同地耦合到同一源極線220i。舉例來說，分別對應(yīng)于陣列20^的所述對的奇數(shù)/偶數(shù)垂直平面210-/2U·的奇數(shù)/偶數(shù)源極選擇柵極對SGStjdd,VSGSevra^1耦合到同一源極線22(^分別對應(yīng)于陣列2012的奇數(shù)垂直平面210-的奇數(shù)源極選擇柵極SGSm^2及分別對應(yīng)于陣列2012的偶數(shù)垂直平面21_n的偶數(shù)源極選擇柵極SGS_ml可共同地耦合到同一源極線2202。舉例來說，分別對應(yīng)于陣列2012的所述對的奇數(shù)/偶數(shù)垂直平面210_/210_的奇數(shù)/偶數(shù)源極選擇柵極對SGStxldVSGS^2耦合到同一源極線2202。對于一些實施例，源極線220i及2202可經(jīng)電耦合以形成堆疊式存儲器陣列200的共同源極線。應(yīng)注意，在圖2的實 例中，單個奇數(shù)源極選擇柵極SGStjdd,i選擇性地將源極線220i同時耦合到陣列201的對應(yīng)奇數(shù)垂直平面2IOtjdd中的所有奇數(shù)NAND串206-;單個奇數(shù)源極選擇柵極SGSt^2選擇性地將源極線2202同時耦合到陣列2012的對應(yīng)奇數(shù)垂直平面210-中的所有奇數(shù)NAND串206-;單個偶數(shù)源極選擇柵極SGS_n>1選擇性地將源極線22(^同時耦合到陣列201的對應(yīng)偶數(shù)垂直平面2IOeven中的所有偶數(shù)NAND串206even ;且單個偶數(shù)源極選擇柵極SGS_n,2選擇性地將源極線2202同時耦合到陣列2012的對應(yīng)偶數(shù)垂直平面210e■中的所有偶數(shù)NAND串206even。對于一些實施例，源極選擇柵極SGS可位于與漏極選擇柵極SOTtjdd及SOTevm大致相同的水平平面中。也就是說，源極選擇柵極SGS可形成于堆疊式存儲器陣列200的層級S3處。存儲器單元208的實例性構(gòu)造可包含源極230及漏極232、可存儲確定所述單元的數(shù)據(jù)值的電荷的電荷存儲結(jié)構(gòu)234(例如，浮動?xùn)艠O、電荷陷阱等等)及控制柵極236，如圖2中所展示。存儲器單元208使其控制柵極236耦合到(且在一些情況中形成)存取線，例如字線204。舉例來說，每一 NAND串206的存儲器單元ZOS1到208N分別一對一地耦合到字線201到204n。每一準(zhǔn)二維陣列202中的存儲器單元208的一列可為耦合到一位線(例如奇數(shù)位線BLtjdd或偶數(shù)位線BLeven)的NAND串206。每一準(zhǔn)二維陣列202中的存儲器單元208的一行可為共同地耦合到給定字線204的那些存儲器單元。存儲器單元208可表示用于存儲數(shù)據(jù)的非易失性存儲器單元。對于一些實施例，存儲器單元208中的每一者可為可編程以存儲單個信息位(例如，數(shù)字)的單電平單元或可編程以存儲一個以上信息位的多電平單元。應(yīng)注意，對于一些實施例，所述源極及漏極柵極可具有與存儲器單元208相同的結(jié)構(gòu)，例如具有電荷存儲結(jié)構(gòu)及控制柵極，且因此可為可編程的?；蛘?，所述源極及漏極選擇柵極可為不可編程的場效應(yīng)晶體管(FET)。圖3A到3C是在各種制作階段期間的存儲器陣列的一部分(例如圖2的堆疊式存儲器陣列200的一部分)的平面圖。舉例來說，圖3A到3C分別對應(yīng)于堆疊式存儲器陣列200內(nèi)的不同層級(例如，垂直層級)，例如圖3A到3C分別大致對應(yīng)于堆疊式存儲器陣列200的層級S3、S2及SI。圖4、5及6是分別沿圖3C的線4-4、5_5及6-6截取的橫截面圖(省略交叉影線)。然而，應(yīng)注意，圖4及5中的橫截面延伸到超出圖3C中所展示的層級的層級(例如，垂直層級)以包含前兩個存儲器單元層級，例如圖2的堆疊式存儲器陣列200的垂直層級LI及L2。特定來說，圖4到6圖解說明奇數(shù)及偶數(shù)漏極選擇柵極(例如堆疊式存儲器陣列200的奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SGD_n)、奇數(shù)及偶數(shù)漏極選擇柵極到NAND存儲器單元串的耦合(例如，在垂直層級LI及L2處)以及奇數(shù)及偶數(shù)位線(例如，奇數(shù)位線BLtjdd及偶數(shù)位線BLeven)分別到所述奇數(shù)及偶數(shù)漏極選擇柵極的耦合。
在圖3A中，在半導(dǎo)體(例如，如圖4到6中所展示的半導(dǎo)體300)中形成源極/漏極區(qū)302、304、306及308。在一些實施例中，半導(dǎo)體300可由可經(jīng)導(dǎo)電摻雜(例如)以具有P型或η型導(dǎo)電性的硅構(gòu)成。半導(dǎo)體300的上部表面可大致在圖2的層級S3處。舉例來說，源極/漏極區(qū)302、304、306及308可在半導(dǎo)體300具有ρ型導(dǎo)電性時具有η型導(dǎo)電性，或在半導(dǎo)體300具有η型導(dǎo)電性時具有ρ型導(dǎo)電性。對于一些實施例，源極/漏極區(qū)302及308可充當(dāng)漏極區(qū)302及308，且源極/漏極區(qū)304及306可充當(dāng)源極區(qū)304及308。在下文中，關(guān)于各圖的實例性實施例，源極/漏極區(qū)302及308將稱為漏極區(qū)302及308，且源極/漏極區(qū)304及306將稱為源極區(qū)304及306。在半導(dǎo)體300上方漏極區(qū)302與源極區(qū)304之間形成漏極選擇柵極(例如奇數(shù)漏極選擇柵極SOTtjdd)且將其電耦合到漏極區(qū)302及源極區(qū)304，例如漏極區(qū)302及源極區(qū)304可稱為奇數(shù)漏極及源極區(qū)。舉例來說，每一奇數(shù)漏極選擇柵極SGDtjdd可耦 合到奇數(shù)漏極區(qū)302及對應(yīng)奇數(shù)源極區(qū)304。奇數(shù)漏極選擇柵極SOTtjdd形成奇數(shù)漏極選擇線215-的部分。耦合到奇數(shù)漏極選擇柵極SOTtjdd的奇數(shù)漏極區(qū)302與對應(yīng)奇數(shù)源極區(qū)304可彼此交錯(例如，偏移)，例如奇數(shù)漏極區(qū)302與對應(yīng)奇數(shù)源極區(qū)304不對準(zhǔn)。舉例來說，奇數(shù)漏極區(qū)302的中心線310可從對應(yīng)奇數(shù)源極區(qū)304的中心線312偏移特定距離(例如，偏移距離)D，如圖3A中所展示，且使得中心線310與312不共線。在半導(dǎo)體300上方源極區(qū)306與漏極區(qū)308之間形成漏極選擇柵極(例如偶數(shù)漏極選擇柵極SGDeven)且將其電耦合到源極區(qū)306及漏極區(qū)308，例如源極區(qū)306及漏極區(qū)308可稱為偶數(shù)源極及漏極區(qū)。舉例來說，每一偶數(shù)漏極選擇柵極SGD_n耦合到偶數(shù)源極區(qū)306及對應(yīng)偶數(shù)漏極區(qū)308。耦合到偶數(shù)漏極選擇柵極SGDeven的偶數(shù)源極區(qū)306及對應(yīng)偶數(shù)漏極區(qū)308可彼此對準(zhǔn)。舉例來說，偶數(shù)源極區(qū)306的中心線314可與對應(yīng)偶數(shù)漏極區(qū)308的中心線316大致共線(例如共線)，如圖3A中所展示。偶數(shù)漏極選擇柵極SGD_n可形成偶數(shù)漏極選擇線215·η的部分。對于一些實施例,漏極選擇柵極SOTtjdd及SOTevm可大致同時(例如，同時)形成，且可包含形成于半導(dǎo)體300上方的柵極電介質(zhì)305 (例如，柵極氧化物)及形成于柵極電介質(zhì)305上方的控制柵極307，如圖4中針對奇數(shù)漏極選擇柵極SGDtjdd所展示?？稍诳刂茤艠O307上方形成保護(hù)電介質(zhì)帽309 (例如，氮化物帽)。可在所述漏極選擇柵極的側(cè)壁上形成保護(hù)電介質(zhì)間隔件311 (例如，氮化物間隔件)。控制柵極307通?？捎梢环N或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。通常認(rèn)為金屬鉻(Cr)、鈷(Co)、鉿(Hf)、鑰(Mo)、鈮(Nb)、鉭(Ta)、鈦(Ti)、鎢(W)、釩(V)及鋯(Zr)是耐熔金屬。應(yīng)注意，圖2的源極選擇柵極SGStjdd,ρSGStjdd,PSGSeveml及SGSevm,2可具有與漏極選擇柵極大致相同(例如，相同)的結(jié)構(gòu)，且可與漏極選擇柵極SOTtjdd及SOTevm大致同時(例如，同時)形成。對于一些實施例，奇數(shù)漏極區(qū)302可分別與偶數(shù)源極區(qū)306及偶數(shù)漏極區(qū)308對準(zhǔn)。舉例來說，奇數(shù)漏極區(qū)302的中心線310可分別與偶數(shù)源極區(qū)306的中心線314及偶數(shù)漏極區(qū)308的中心線316大致共線(例如，共線)，如圖3Α中所展示。此意指奇數(shù)源極區(qū)304的中心線312與偶數(shù)源極區(qū)306的中心線314偏移距離D，奇數(shù)源極區(qū)304的中心線312與偶數(shù)漏極區(qū)308的中心線316也偏移距離D。
可在半導(dǎo)體300中形成隔離區(qū)317(例如，淺溝槽隔離(STI)區(qū))，如圖4到6中所展示。舉例來說，隔離區(qū)317可位于連續(xù)鄰近的偶數(shù)漏極區(qū)308之間，如圖6中所展示。類似地，隔離區(qū)317可位于連續(xù)鄰近的奇數(shù)漏極區(qū)302之間、連續(xù)鄰近的奇數(shù)源極區(qū)304之間及連續(xù)鄰近的偶數(shù)源極區(qū)306之間(未展示)。隔離區(qū)317的一部分可在漏極選擇柵極SOTtjdd與之間延伸，如圖4中所展示。應(yīng)注意，漏極選擇柵極SOTtjdd及SOTevm的部分可在隔離區(qū)317上方延伸，如圖5中針對偶數(shù)漏極選擇柵極SGDeven所展示。可通過在形成于半導(dǎo)體300中的開口(例如，溝槽)內(nèi)沉積適合的電介質(zhì)材料(例如氧化物，例如熱氧化物及/或高密度等離子(HDP)氧化物；旋涂電介質(zhì)材料，例如氫基倍半硅氧烷(HSQ)、六甲基二硅氧烷、八甲基三硅氧烷等等)來形成隔離區(qū)317。觸點(diǎn)320可在一對一的基礎(chǔ)上耦合到奇數(shù)漏極區(qū)302 (例如，與其直接物理接觸地形成)，如圖3A及4中所展示。觸點(diǎn)322可在一對一的基礎(chǔ)上耦合到奇數(shù)源極區(qū)304(例 如，與其直接物理接觸地形成)，如圖3A及5中所展示。觸點(diǎn)324可在一對一的基礎(chǔ)上耦合到偶數(shù)源極區(qū)306 (例如，與其直接物理接觸地形成)，如圖3A及4中所展示。觸點(diǎn)326可在一對一的基礎(chǔ)上耦合到偶數(shù)漏極區(qū)308 (例如，與其直接物理接觸地形成)，如圖3A及4中所展示。觸點(diǎn)320可分別在一對一的基礎(chǔ)上與奇數(shù)漏極區(qū)302大致垂直對準(zhǔn)(例如，垂直對準(zhǔn))，例如，其中垂直對準(zhǔn)的觸點(diǎn)320及奇數(shù)漏極區(qū)302可由同一單個垂直平面(例如圖4的垂直平面)相交(例如，處于所述垂直平面中)。觸點(diǎn)322可分別在一對一的基礎(chǔ)上與奇數(shù)源極區(qū)304垂直對準(zhǔn)，例如，其中垂直對準(zhǔn)的觸點(diǎn)322及奇數(shù)源極區(qū)304由同一單個垂直平面(例如圖5的垂直平面)相交。觸點(diǎn)324可分別在一對一的基礎(chǔ)上與偶數(shù)源極區(qū)306垂直對準(zhǔn)，例如，其中垂直對準(zhǔn)的觸點(diǎn)324及偶數(shù)源極區(qū)306由同一單個垂直平面(例如圖4的垂直平面)相交。觸點(diǎn)326可分別在一對一的基礎(chǔ)上與偶數(shù)漏極區(qū)308垂直對準(zhǔn)，例如，其中垂直對準(zhǔn)的觸點(diǎn)326及偶數(shù)漏極區(qū)308由同一單個垂直平面(例如圖4的垂直平面)相交。應(yīng)注意，如本文中所使用，兩個或兩個以上元件的垂直對準(zhǔn)意指所述兩個或兩個以上元件由同一單個垂直平面相交(例如，處于所述垂直平面中)。相應(yīng)觸點(diǎn)320可彼此交錯(例如，偏移)，例如，相應(yīng)觸點(diǎn)320可為不對準(zhǔn)的。舉例來說，相應(yīng)觸點(diǎn)320可分別在距其相應(yīng)奇數(shù)漏極選擇柵極SGDtjdd的不同距離處。相應(yīng)觸點(diǎn)322可彼此交錯(例如，偏移)，例如，相應(yīng)觸點(diǎn)322可為不對準(zhǔn)的。舉例來說，相應(yīng)觸點(diǎn)322可分別在距其相應(yīng)奇數(shù)漏極選擇柵極SGDtjdd的不同距離處。相應(yīng)觸點(diǎn)324可彼此交錯(例如，偏移)，例如，相應(yīng)觸點(diǎn)324可為不對準(zhǔn)的。舉例來說，相應(yīng)觸點(diǎn)324可分別在距其相應(yīng)偶數(shù)漏極選擇柵極SGD_J^不同距離處。相應(yīng)觸點(diǎn)326可彼此交錯(例如，偏移)，例如，相應(yīng)觸點(diǎn)326可為不對準(zhǔn)的。舉例來說，相應(yīng)觸點(diǎn)326可分別在距其相應(yīng)偶數(shù)漏極選擇柵極SGD_的不同距離處。觸點(diǎn)322可從觸點(diǎn)320以及觸點(diǎn)324及326偏移(例如，與其不對準(zhǔn))距離D，例如，觸點(diǎn)322與320、觸點(diǎn)322與324及觸點(diǎn)322與326是交錯的。觸點(diǎn)320與奇數(shù)漏極區(qū)302的間距是Pllmld ;觸點(diǎn)322與奇數(shù)源極區(qū)304的間距是Pstxld ;觸點(diǎn)324與偶數(shù)源極區(qū)306及觸點(diǎn)326與偶數(shù)漏極區(qū)308的間距是Peven,，其中PD()dd、PS()dd及Peven可大致相等(例如，相等)。對于一些實施例，距離D可為間距PDmld、Psodd及Pevm的約一半。觸點(diǎn)320、322、324及326可穿過形成于半導(dǎo)體300上方的電介質(zhì)330，且可在其相應(yīng)源極或漏極區(qū)上、所述區(qū)內(nèi)或所述區(qū)下面停止，如圖4到6中所展示。舉例來說，觸點(diǎn)320、322、324及326可形成于穿過電介質(zhì)330的開口中。觸點(diǎn)320、322、324及326通常由一種或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。電介質(zhì)330通常由一種或一種以上電介質(zhì)材料形成，且可為氧化物、TEOS (原硅酸四乙酯)、氮化物、經(jīng)摻雜硅酸鹽玻璃等等。經(jīng)摻雜硅酸鹽玻璃的實例包含BSG (硼硅酸鹽玻璃)、PSG(磷硅酸鹽玻璃)及BPSG (硼磷硅酸鹽玻璃)。例如奇數(shù)位線BLtjdd (例如，奇數(shù)位線BLtjddl到BLtjdd4)的數(shù)據(jù)線可形成于電介質(zhì)330的上部表面上方，如圖3B及4到6中所展示，且因此形成于奇數(shù)漏極區(qū)302、奇數(shù)源極區(qū)304、偶數(shù)源極區(qū)306及偶數(shù)漏極區(qū)326上方，形成于奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SOTeven上方且形成于觸點(diǎn)320、322、324、及326上方。舉例來說，電介質(zhì)330的上部表面可對應(yīng)于圖2的層級S2。 奇數(shù)位線BLtjddl到BLt5dd4分別具有部分BLtjdd4il (例如，其可稱為奇數(shù)部分)及部分BLtxldu2到BLt5dd4i2 (例如，其可稱為偶數(shù)部分)。在圖3B中，奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SOTeven與觸點(diǎn)320、322、324及326是使用虛線展示以為將在圖3B中添加的結(jié)構(gòu)提供參考框架。為清晰起見從圖3B省略了源極及漏極區(qū)。奇數(shù)位線BLtjdd的奇數(shù)部分可分別在一對一的基礎(chǔ)上耦合到觸點(diǎn)320，例如奇數(shù)位線BLtjddl到BLt5dd4的奇數(shù)部分BLtxldui到BLt5dd4il分別可與其相應(yīng)觸點(diǎn)320直接物理接觸。此分別在一對一的基礎(chǔ)上將奇數(shù)位線BLtjdd耦合到奇數(shù)漏極區(qū)302，如圖4中針對奇數(shù)位線BLt5dd3的奇數(shù)部分BLt5dd3il及單個奇數(shù)漏極區(qū)302所展示。奇數(shù)部分BLtjddui到BLt5dd4il可分別在一對一的基礎(chǔ)上大致垂直地(例如，直接垂直地)形成于觸點(diǎn)320上方，如圖3B中及圖4中針對奇數(shù)位線BLt5dd3的奇數(shù)部分BLtjdd3il所展示。舉例來說，奇數(shù)位線BLtjdd的奇數(shù)部分可分別在一對一的基礎(chǔ)上與觸點(diǎn)320垂直對準(zhǔn)，例如，其中垂直對準(zhǔn)的觸點(diǎn)320及奇數(shù)位線ΒΙ^ω(例如奇數(shù)位線BLt5dd3)由同一單個垂直平面(例如圖4的垂直平面)相交。由于觸點(diǎn)320可分別在一對一的基礎(chǔ)上與奇數(shù)漏極區(qū)302垂直對準(zhǔn)，如圖3A中所展示，因此從圖3B顯而易見，奇數(shù)位線BLtjdd的奇數(shù)部分可在一對一的基礎(chǔ)上與奇數(shù)漏極區(qū)302垂直對準(zhǔn)。奇數(shù)位線BLtjdd的奇數(shù)部分可與觸點(diǎn)322不對準(zhǔn)，因為奇數(shù)位線BLtjddl到BLtjdd4的奇數(shù)部分BLtxldlil到BLt5dd4il分別可為大致筆直的(例如，筆直的)。此意指奇數(shù)位線BLtjdd的奇數(shù)部分與奇數(shù)源極區(qū)304不對準(zhǔn)。此從圖4中不存在奇數(shù)源極區(qū)304顯而易見。每一奇數(shù)位線BLtjdd的奇數(shù)及偶數(shù)部分可彼此偏移，例如可為不對準(zhǔn)的。舉例來說，奇數(shù)部分BLtjddlil與偶數(shù)部分BLt5ddli2可彼此偏移；奇數(shù)部分BLt5dd2il與偶數(shù)部分BLt5dd2i2可彼此偏移；奇數(shù)部分BLtjdtai與偶數(shù)部分BLt5dd3i2可彼此偏移；且奇數(shù)部分BLmld4il與偶數(shù)部分BL0dd4j2可彼此偏移。舉例來說，奇數(shù)部分BLtxld3il及偶數(shù)部分BLt5dd3i2的中心線336與337可為不共線的，且可偏移特定距離d。此可為針對每一奇數(shù)位線BLtjdd的奇數(shù)及偶數(shù)部分的情況。舉例來說，每一奇數(shù)位線的奇數(shù)及偶數(shù)部分的中心線可為不共線的，且可偏移特定距離d0對于一些實施例，奇數(shù)位線的奇數(shù)及偶數(shù)部分的中心線336與337偏移的距離d可與奇數(shù)漏極302及奇數(shù)源極304的中心線310與312偏移的距離D大致相同(例如，相同)。此意指奇數(shù)位線的偶數(shù)部分(例如BLt5dd3的部分BLtx^2)可由與奇數(shù)源極304相同的垂直平面(例如圖5的垂直平面)相交。奇數(shù)位線BLtjddl到BLt5dd4可各自包含雙彎部338，例如，其形成連接相應(yīng)奇數(shù)位線BLoddl到BLt5dd4的偏移奇數(shù)與偶數(shù)部分的一部分339，如圖3B中所展示。每一部分339提供相應(yīng)奇數(shù)位線的偏移奇數(shù)與偶數(shù)部分之間的過渡。奇數(shù)位線BLtjdd包含通常由形成于電介質(zhì)330的上部表面上方的一種或一種以上導(dǎo)電材料(例如，金屬，例如鋁)形成的導(dǎo)體340，如圖4到6中所展示?？稍趯?dǎo)體340上方形成通常由一種或一種以上電介質(zhì)材料(例如，氮化物)形成的保護(hù)電介質(zhì)帽342，如圖4到6中所展示，且可在導(dǎo)體340及帽342的側(cè)壁上形成通常由一種或一種以上電介質(zhì)材料(例如，氮化物)形成的電介質(zhì)間隔件344，如圖6中所展示。
接著在帽342及電介質(zhì)330上方形成電介質(zhì)350 (例如，其可遵循與電介質(zhì)330相同的材料指南)，如圖4到6中所展示。在電介質(zhì)350的上部表面上方形成數(shù)據(jù)線，例如偶數(shù)位線BLeven(例如，偶數(shù)位線BLevenl到BLeven4)，如圖3C及4到6中所展示。舉例來說，電介質(zhì)350的上部表面可對應(yīng)于圖2的層級SI。偶數(shù)位線BLevenl到BLeven4分別具有部分BLevenlil到BLeven4J例如，其可稱為奇數(shù)部分)及部分BLevra^jIjBLevm4,2 (例如，其可稱為偶數(shù)部分)。在圖3C中，奇數(shù)漏極選擇柵極SOTtjdd及偶數(shù)漏極選擇柵極SOTeven與觸點(diǎn)320、322、324及326是使用虛線展示以為將在圖3C中添加的結(jié)構(gòu)提供參考框架。為清晰起見從圖3C省略了奇數(shù)位線以及源極及漏極區(qū)。偶數(shù)位線BLeven可包含形成于電介質(zhì)350的上部表面上方的導(dǎo)體352，例如，其可遵循與奇數(shù)位線Btjdd的導(dǎo)體340相同的材料指南，如圖4到6中所展示。可在導(dǎo)體352上方形成保護(hù)電介質(zhì)帽354(例如，其可遵循與奇數(shù)位線BLtjdd上方的電介質(zhì)帽342相同的材料指南)，如圖4到6中所展示，且可在導(dǎo)體352及帽354的側(cè)壁上形成電介質(zhì)間隔件356 (例如，其可遵循與奇數(shù)位線BLtjdd的電介質(zhì)間隔件344相同的材料指南)，如圖6中所展示。偶數(shù)位線BLeven的奇數(shù)部分可分別在一對一的基礎(chǔ)上大致垂直地(例如，直接垂直地)形成于觸點(diǎn)320上方，如圖3C中分別針對偶數(shù)位線BLevenl到BLeven3的BLevenlil到BLeven3,!的奇數(shù)部分及圖4中針對BLeven2il的奇數(shù)部分所展示。偶數(shù)位線BLeven的奇數(shù)部分還可分別在一對一的基礎(chǔ)上大致垂直地(例如，直接垂直地)形成于奇數(shù)位線BLtjdd的奇數(shù)部分上面，如結(jié)合圖3B從圖3C顯而易見且如圖4中分別針對偶數(shù)位線BLeven2及奇數(shù)位線BLt5dd3的奇數(shù)部分BLeven2il及BLtjdtai所展示。舉例來說，偶數(shù)位線BLeven的奇數(shù)部分可分別與奇數(shù)位線BLtjdd的奇數(shù)部分垂直對準(zhǔn)，例如，其中垂直對準(zhǔn)的奇數(shù)部分BL_n2>1及BLtxld3il由同一單個垂直平面(例如圖4的垂直平面)相交。每一偶數(shù)位線BL_n的奇數(shù)及偶數(shù)部分可彼此偏移，例如可為不對準(zhǔn)的。舉例來說，奇數(shù)部分BL_nl>1與偶數(shù)部分BLevml,2可彼此偏移；奇數(shù)部分BLevm2il與偶數(shù)部分BLevm2,2可彼此偏移；且奇數(shù)部分BLeven3il與偶數(shù)部分BLeven3,2可彼此偏移。舉例來說，部分BLeven3il及BLevm3,2的中心線357與358可為不共線的，且可偏移特定距離d'。此可為針對每一偶數(shù)位線BL_n的奇數(shù)及偶數(shù)部分的情況。舉例來說，每一偶數(shù)位線的奇數(shù)及偶數(shù)部分的中心線可為不共線的，且可偏移特定距離d'。對于一些實施例，偶數(shù)位線的奇數(shù)及偶數(shù)部分的中心線357與358偏移的距離d'可與奇數(shù)位線的奇數(shù)及偶數(shù)部分的中心線336與337偏移的距離d大致相同(例如，相同)，且因此與奇數(shù)漏極302及奇數(shù)源極304的中心線310與312偏移的距離D大致相同(例如，相同)。所述偶數(shù)位線可各自包含雙彎部359，其形成連接相應(yīng)偶數(shù)位線的偏移奇數(shù)及偶數(shù)部分的一部分360。每一部分360提供相應(yīng)偶數(shù)位線的偏移奇數(shù)及偶數(shù)部分之間的過渡。奇數(shù)位線BLtjdd的部分339與偶數(shù)位線BLeven的部分360的標(biāo)稱斜度可大致相同，但部分339及360的標(biāo)稱斜度可具有不同正負(fù)號。舉例來說，奇數(shù)位線BLtjdd的部分339在圖3B中從左向右向下傾斜(例如，負(fù)標(biāo)稱斜度)，而偶數(shù)位線BLeven的部分360在圖3C中從左向右向上傾斜(例如，正標(biāo)稱斜度)。如此，奇數(shù)位線BLtjdd的一部分339與偶數(shù)位線BLeven的一部分360可彼此交叉。此致使偶數(shù)位線的奇數(shù)及偶數(shù)部分分別與一個奇數(shù)位線的奇數(shù)部分及另一奇數(shù)位線的偶數(shù)部分并在其上方垂直對準(zhǔn)。舉例來說，偶數(shù)位線BLevenl的奇數(shù)部分BLevenui與奇數(shù)位線BLt5dd2的奇數(shù)部分BLtjdd2, i并在其上方垂直對準(zhǔn)，如結(jié)合圖3B從圖3C顯而易見，而偶數(shù)位線BLevenl的偶數(shù)部分BLevenl,2與奇數(shù)位線BLtjddl的偶數(shù)部分BL-u并在其上方垂直對準(zhǔn)，如結(jié)合圖3B從圖3C顯而易見。應(yīng)注意，垂直對準(zhǔn)的奇數(shù)部分BLevenui及BLtxld2il由同一單個垂直平面相交，且垂直對準(zhǔn)的偶數(shù)部分BLevml,2及BLt5ddu2由例如與和垂直對準(zhǔn)的奇數(shù)部分BLevmlil及BLt5dd2il相交的垂直平面偏移距離D的同一單個垂直平面相交。換句話說，奇數(shù)位線的奇數(shù)及偶數(shù)部分可分別與一個偶數(shù)位線的奇數(shù)部分及另一偶數(shù)位線的偶數(shù)部分并在其下方垂直對準(zhǔn)。舉例來說，奇數(shù)位線BLt5dd3的奇數(shù)部分BLt5dd3il與偶數(shù)位線BLeven2的奇數(shù)部分BLeven^1并在其下方垂直對準(zhǔn)，如圖4中所展示且結(jié)合圖3B從圖3C顯而易見，而奇數(shù)位線BLt5dd3的偶數(shù)部分BLt5dd3i2與偶數(shù)位線BL_3的偶數(shù)部分BL_3,2并在其下方垂直對準(zhǔn)，如圖5中所展示且結(jié)合圖3B從圖3C顯而易見。應(yīng)注意，垂直對準(zhǔn)的奇數(shù)部分BLtjddW及BLevra^1由同一單個垂直平面(例如圖4的垂直平面)相交，且垂直對準(zhǔn)的偶數(shù)部分BLt5dd3i2及BL_n3,2由同一單個垂直平面(例如圖5的垂直平面，例如，其與圖4的垂直平面偏移距離D)相交?？稍谂紨?shù)位線BLeven的電介質(zhì)帽354上方及電介質(zhì)350上方形成電介質(zhì)362 (例如，其可遵循與電介質(zhì)330相同的材料指南)，且可(例如)通過化學(xué)機(jī)械平面化(CMP)對電介質(zhì)362進(jìn)行平面化，以使得其上部表面與電介質(zhì)帽354的上部表面大致齊平(例如，齊平)，如圖4中針對偶數(shù)位線BLevm2的奇數(shù)部分BLevm2il及圖5中針對偶數(shù)位線BL_n3的偶數(shù)部分BL_n3,2所展示。穿過電介質(zhì)362形成在觸點(diǎn)322、324及326的上部表面及電介質(zhì)330的上部表面上或下面停止的開口(例如，槽)，借此暴露觸點(diǎn)322、324及326。接著在所述開口內(nèi)由導(dǎo)體365形成源極及漏極觸點(diǎn)，例如奇數(shù)源極觸點(diǎn)SCONtjdd、偶數(shù)源極觸點(diǎn)SCONevm及偶數(shù)漏極觸點(diǎn)DCONeven，如圖3C、4、5及6中所展示。導(dǎo)體365可通常由一種或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。舉例來說，可在電介質(zhì)362上方形成導(dǎo)體365以便過填充所述開口?？?例如)通過CMP來平面化導(dǎo)體365，以使得奇數(shù)源極觸點(diǎn)SCONtjdd、偶數(shù)源極觸點(diǎn)SCON6■及偶數(shù)漏極觸點(diǎn)DCONeven的上部表面與電介質(zhì)362的上部表面及電介質(zhì)帽354的上部表面大致齊平(例如，齊平)。奇數(shù)源極觸點(diǎn)SCONtjdd、偶數(shù)源極觸點(diǎn)SCONeven及偶數(shù)漏極觸點(diǎn)DCONeven可分別耦合到(例如，通過直接物理接觸)觸點(diǎn)322、324及326，如圖3C、4、5及6中所展示。奇數(shù)源極觸點(diǎn)SCONtjdd可在一對一的基礎(chǔ)上與觸點(diǎn)322并在其上方垂直對準(zhǔn)；偶數(shù)源極觸點(diǎn)一⑶隊㈣可在一對一的基礎(chǔ)上與觸點(diǎn)324并在其上方垂直對準(zhǔn)；且偶數(shù)漏極觸點(diǎn)DCONe■可在一對一的基礎(chǔ)上與觸點(diǎn)326并在其上方垂直對準(zhǔn)，例如，其中垂直對準(zhǔn)的奇數(shù)源極觸點(diǎn)SCONtxld與觸點(diǎn)322由同一垂直平面(例如圖5的垂直平面)相交,垂直對準(zhǔn)的偶數(shù)源極觸點(diǎn)SCONevm與觸點(diǎn)324由同一垂直平面(例如圖4的垂直平面)相交,且垂直對準(zhǔn)的偶數(shù)漏極觸點(diǎn)與觸點(diǎn)326由同一垂直平面(例如圖4的垂直平面)相交。觸點(diǎn)322在一對一的基礎(chǔ)上將奇數(shù)源極觸點(diǎn)SCONtjdd電(例如，且物理)耦合到奇數(shù)源極區(qū)304，如結(jié)合圖3C從圖3A顯而易見且如圖5中針對單個觸點(diǎn)322及單個奇數(shù)源極觸點(diǎn)SCONtjdd所展示。奇數(shù)源極觸點(diǎn)SCONtxld可在一對一的基礎(chǔ)上與奇數(shù)源極區(qū)304及觸點(diǎn)322并在其上方垂直對準(zhǔn)。 觸點(diǎn)324在一對一的基礎(chǔ)上將偶數(shù)源極觸點(diǎn)SCONevm電(例如，且物理)耦合到偶數(shù)源極區(qū)306，如結(jié)合圖3C從圖3A顯而易見且如圖4中針對單個觸點(diǎn)324及單個偶數(shù)源極觸點(diǎn)SCONevm所展示。偶數(shù)源極觸點(diǎn)SCONevm可在一對一的基礎(chǔ)上與偶數(shù)源極區(qū)306及觸點(diǎn)324并在其上方垂直對準(zhǔn)。在偶數(shù)源極觸點(diǎn)SCONeven與偶數(shù)源極區(qū)306及觸點(diǎn)324并在其上方垂直對準(zhǔn)且奇數(shù)源極觸點(diǎn)SCONtjdd與奇數(shù)源極區(qū)304及觸點(diǎn)322并在其上方垂直對準(zhǔn)的情況下，偶數(shù)源極觸點(diǎn)SCONevm與奇數(shù)源極觸點(diǎn)SCONtjdd可彼此偏移(例如，不對準(zhǔn))與觸點(diǎn)322及324彼此偏移以及奇數(shù)源極區(qū)304及偶數(shù)源極區(qū)306彼此偏移的距離大致相同(例如，相同)的距離(例如，距離D)。舉例來說，分別為奇數(shù)源極觸點(diǎn)SCONtxld及偶數(shù)源極觸點(diǎn)SCONtjdd的中心線366及367彼此偏移(例如，不對準(zhǔn))距離D。也就是說，圖4的偶數(shù)源極觸點(diǎn)SCONeven與圖5的奇數(shù)源極觸點(diǎn)SCONtjdd可彼此偏移(例如，不對準(zhǔn))距離D。觸點(diǎn)326在一對一的基礎(chǔ)上將偶數(shù)漏極觸點(diǎn)DCONeven電(例如，且物理)耦合到偶數(shù)漏極區(qū)308，如結(jié)合圖3C從圖3A顯而易見且如圖4及6中針對單個觸點(diǎn)326及單個偶數(shù)漏極觸點(diǎn)DCONeven所展示。偶數(shù)漏極觸點(diǎn)DCONeven可在一對一的基礎(chǔ)上與偶數(shù)源極區(qū)308并在其上方垂直對準(zhǔn)，如圖6中所展示，例如垂直對準(zhǔn)的漏極觸點(diǎn)DCONeven與偶數(shù)源極區(qū)308由同一垂直平面(例如圖4的垂直平面)相交。圖6展示偶數(shù)漏極觸點(diǎn)DCONe■及因此其中形成偶數(shù)漏極觸點(diǎn)DCONeven的開口間置于形成于分別為連續(xù)鄰近的偶數(shù)位線BLevm的連續(xù)鄰近的偶數(shù)部分(例如分別為連續(xù)鄰近的偶數(shù)位線BLeven3及BLeven2的連續(xù)鄰近的偶數(shù)部分BLeven3,2及BLeven2,2)的側(cè)壁上的電介質(zhì)間隔件356之間，以及形成于分別為連續(xù)鄰近的奇數(shù)位線BLtjdd的連續(xù)鄰近的偶數(shù)部分(例如分別為連續(xù)鄰近的奇數(shù)位線BLt5dd3及BLt5dd2的連續(xù)鄰近的偶數(shù)部分BLt5dd3i2及BLt5dd2J的側(cè)壁上的電介質(zhì)間隔件344之間。所述開口及因此偶數(shù)漏極觸點(diǎn)DCONeven可自對準(zhǔn)于電介質(zhì)間隔件356及電介質(zhì)間隔件344。舉例來說，電介質(zhì)間隔件356及電介質(zhì)間隔件344使偶數(shù)漏極觸點(diǎn)DCONeven與偶數(shù)漏極區(qū)308對準(zhǔn)。 偶數(shù)源極觸點(diǎn)SCONevm及因此其中形成源極漏極觸點(diǎn)SCONevm的開口(未展示)可類似地間置于形成于分別為連續(xù)鄰近的偶數(shù)位線BLevm的連續(xù)鄰近偶數(shù)部分的側(cè)壁上的電介質(zhì)間隔件356之間，以及形成于分別為連續(xù)鄰近的奇數(shù)位線BLtjdd的連續(xù)鄰近的偶數(shù)部分的側(cè)壁上的電介質(zhì)間隔件344之間。所述開口及因此偶數(shù)源極觸點(diǎn)SCONeven可自對準(zhǔn)于電介質(zhì)間隔件356及電介質(zhì)間隔件344。舉例來說，電介質(zhì)間隔件356及電介質(zhì)間隔件344使偶數(shù)源極觸點(diǎn)SCONevm與偶數(shù)源極區(qū)306對準(zhǔn)。奇數(shù)源極觸點(diǎn)SCONtjdd及因此其中形成奇數(shù)源極觸點(diǎn)SCONtjdd的開口可類似地間置(未展示)于形成于分別為連續(xù)鄰近的偶數(shù)位線BLevm的連續(xù)鄰近的奇數(shù)部分的側(cè)壁上的電介質(zhì)間隔件之間，以及形成于分別為連續(xù)鄰近的奇數(shù)位線BLtjdd的連續(xù)鄰近的奇數(shù)部分的側(cè)壁上的電介質(zhì)間隔件之間。所述開口及因此奇數(shù)源極觸點(diǎn)SCONtjdd可自對準(zhǔn)于所述電介質(zhì)間隔件以使得源極觸點(diǎn)SCONtjdd與奇數(shù)源極區(qū)304對準(zhǔn)。接著可在每一偶數(shù)位線的偶數(shù)部分(例如，分別為偶數(shù)位線BLevenJIjBLeven4的偶數(shù) 部分BLevenl,2到BLeven4,2)上方穿過電介質(zhì)帽354形成(例如，使用選擇性蝕刻，例如氮化物蝕刻)開口，所述開口在相應(yīng)偶數(shù)位線的相應(yīng)偶數(shù)部分的導(dǎo)體352的上部表面上或下面停止且暴露鄰近偶數(shù)漏極觸點(diǎn)DCONeven的側(cè)壁的一部分。接著可在每一開口中形成導(dǎo)體(例如，導(dǎo)電條帶)370，如圖3C、5及6中所展示。導(dǎo)電條帶370將導(dǎo)體352電(例如，且物理)耦合到鄰近偶數(shù)漏極觸點(diǎn)DCONeven且可從偶數(shù)漏極觸點(diǎn)DCONeven橫向延伸到導(dǎo)體352，例如，導(dǎo)電條帶370可沿大致垂直(例如，垂直)于圖4及5的平面的方向延伸且因此延伸到偶數(shù)漏極觸點(diǎn)DC0Neven。此將相應(yīng)觸點(diǎn)326及因此相應(yīng)偶數(shù)漏極區(qū)308電耦合到相應(yīng)偶數(shù)位線B_n，如圖6中針對偶數(shù)位線B_n3的偶數(shù)部分此_ 3,2所展示。在圖4中，可將導(dǎo)體370、導(dǎo)體365 (偶數(shù)漏極觸點(diǎn)DCONeven)及觸點(diǎn)326的串列視為將偶數(shù)位線Beven3電耦合到偶數(shù)漏極區(qū)308且因此耦合到偶數(shù)漏極選擇柵極SGDeven的導(dǎo)體(例如，導(dǎo)電路徑)373。導(dǎo)體365通?？捎梢环N或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。接著可在電介質(zhì)362、電介質(zhì)帽354及因此偶數(shù)位線BLeven、奇數(shù)源極觸點(diǎn)SCONtxld及偶數(shù)源極觸點(diǎn)SCONeven以及偶數(shù)漏極觸點(diǎn)DCONeven上形成電介質(zhì)375 (例如，其可遵循與電介質(zhì)330相同的材料指南)，如圖4及5中所展示。接著可在電介質(zhì)375上方形成導(dǎo)體378(其通?？捎梢环N或一種以上導(dǎo)電材料形成，例如金屬，例如鋁、耐熔金屬等等)。接著在導(dǎo)體378上方(例如，耦合到其，例如與其直接物理接觸)形成半導(dǎo)體380 (例如，其可遵循與半導(dǎo)體300相同的材料指南)。半導(dǎo)體380的上部表面可對應(yīng)于圖2的層級LI。接著可(例如)通過蝕刻而穿過半導(dǎo)體380、導(dǎo)體378及電介質(zhì)375形成開口，所述開口在奇數(shù)源極觸點(diǎn)SCONtjdd及偶數(shù)源極觸點(diǎn)SCONevm的上部表面上或下面停止?？?例如)使用對導(dǎo)體378具選擇性的各向同性蝕刻移除額外導(dǎo)體378，如圖4及5中所展示。接著可在導(dǎo)體378上方形成電介質(zhì)382 (其通常可由一種或一種以上電介質(zhì)材料形成)。舉例來說，電介質(zhì)382可為熱生長于導(dǎo)體378上方的氧化物。接著，在所述開口內(nèi)電介質(zhì)375及半導(dǎo)體380上方形成電介質(zhì)384 (其通?？捎梢环N或一種以上電介質(zhì)材料形成，例如氮化物及/或氧化物)。應(yīng)注意，也可在電介質(zhì)382上方形成一些電介質(zhì)384。在電介質(zhì)384上方形成導(dǎo)體386-及386even以使得導(dǎo)體386^及386even穿過半導(dǎo)體380、導(dǎo)體378及電介質(zhì)375而分別在奇數(shù)源極觸點(diǎn)SCONtjdd及偶數(shù)源極觸點(diǎn)SCONeven上、內(nèi)或下面停止。導(dǎo)體386通?？捎梢环N或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。隨后可在半導(dǎo)體380上方形成串聯(lián)耦合 存儲器單元的串(例如存儲器單元408的NAND 串 ^eeveniuJoeeven2uJoetjddiu及^et5dd2u)，如圖 4及 5 中所展示。每一存儲器單元408可包含形成(例如，熱生長)于半導(dǎo)體380上方的電介質(zhì)410u，例如隧穿電介質(zhì)，例如隧穿氧化物。對于一些實施例，電介質(zhì)410可為在半導(dǎo)體380上方的相連(例如，連續(xù))結(jié)構(gòu)。電介質(zhì)410通常可由一種或一種以上電介質(zhì)材料形成。接著可在電介質(zhì)410ui方形成電荷存儲結(jié)構(gòu)412。電荷存儲結(jié)構(gòu)412 (其通?？捎晒餐啬軌虼鎯搬尫烹姾傻囊环N或一種以上材料形成)可為浮動?xùn)艠O、電荷陷阱等等。實例性浮動?xùn)艠O可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成。實例性電荷陷阱可為電介質(zhì)，例如高介電常數(shù)(高K)電介質(zhì)，例如具有K約為10的氧化鋁(Al2O3),其具有嵌入式導(dǎo)電粒子(例如，納米點(diǎn))，例如嵌入式金屬粒子或嵌入式納米晶體(例如，硅、鍺或金屬晶體)；富硅電介質(zhì)或SiON/Si3N4。對于一些實施例，可在電荷存儲結(jié)構(gòu)412上方形成電介質(zhì)414(例如，層間電介質(zhì))。電介質(zhì)414通?？捎梢环N或一種以上電介質(zhì)材料形成，例如氧化硅、氮化物、氮氧化物、氧化物-氮化物-氧化物(ONO)或其它電介質(zhì)材料。舉例來說，電介質(zhì)414可為高介電常數(shù)(高K)電介質(zhì)，例如具有K約為20的氧化鋁、氧化鉿(HfO2)或氧化鋯(ZrO2)或者具有K約為30的氧化鐠(Pr2O3)。在電介質(zhì)414上方形成控制柵極416?？刂茤艠O416通?？捎梢环N或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。NAND 串 ^eeveniuJoeeven2uJoemldiu 及 ^et5dd2u 中的每一者的存儲器單元 408 通過例如在形成存儲器單元408之后形成于半導(dǎo)體380中的源極/漏極區(qū)420u串聯(lián)耦合。舉例來說，源極/漏極區(qū)420u可在半導(dǎo)體380具有ρ型導(dǎo)電性時具有η型導(dǎo)電性，或在半導(dǎo)體380具有η型導(dǎo)電性時具有ρ型導(dǎo)電性。雖然將實例性存儲器單元描述為浮動?xùn)艠O或電荷陷阱存儲器單元，但其它存儲器單元也可與各種實施例一起使用。舉例來說，鐵電存儲器單元、磁性存儲器單元或能夠在不使用電荷存儲結(jié)構(gòu)的情況下指示數(shù)據(jù)值的其它存儲器單元也可與本文中所描述的陣列架構(gòu)一起使用。NAND串406evenlu及^etjddiu形成堆疊式存儲器陣列的一部分，例如圖2的堆疊式存儲器陣列200的非易失性NAND快閃存儲器陣列201的層級LI的一部分，且NAND串406even2L1及Wetxld2u形成所述堆疊式存儲器陣列的另一部分，例如堆疊式存儲器陣列200的非易失性NAND快閃存儲器陣列2012的層級LI的一部分?？稍诎雽?dǎo)體380中偶數(shù)NAND串406evenlu與406even2U之間形成源極/漏極區(qū)422evenL1且將其電耦合到偶數(shù)NAND串406evenlu及406even2U，如圖4中所展示，且可在半導(dǎo)體380中奇數(shù)NAND串406-^與^et5dd2u之間形成源極/漏極區(qū)422。<^且將其電耦合到奇數(shù)NAND串406。胤1及406。胤1，如圖5中所展示。舉例來說，源極/漏極區(qū)422evenL1及422。_可與源極/漏極區(qū)420u大致同時(例如，同時)形成。源極/漏極區(qū)422evenU及422—u可具有與源極/漏極區(qū)420相同的導(dǎo)電性類型。
應(yīng)注意，源極/漏極區(qū)422evenU及422。<^經(jīng)形成以使得導(dǎo)體386even及386.可分別從中穿過，如圖4及5中所展示。其上方形成有導(dǎo)體386_ 及386—的電介質(zhì)384也可穿過源極/漏極區(qū)422evenU及422mm。進(jìn)一步應(yīng)注意，源極/漏極區(qū)422evenL1及422。<^可分別與偶數(shù)源極觸點(diǎn)SCONevm及奇數(shù)源極觸點(diǎn)SCONtjdd垂直對準(zhǔn)且因此分別與偶數(shù)源極區(qū)306及奇數(shù)源極區(qū)304對準(zhǔn)，例如，其中垂直對準(zhǔn)的源極/漏極區(qū)422evenu、偶數(shù)源極觸點(diǎn)SCONeven及偶數(shù)源極區(qū)306由同一垂直平面(例如圖4的垂直平面)相交，且其中垂直對準(zhǔn)的源極/漏極區(qū)422.U、奇數(shù)源極觸點(diǎn)SCONtjdd及奇數(shù)源極區(qū)304由同一垂直平面(例如圖5的垂直平面)相交。接著可在電介質(zhì)410、NAND 串 406evenlu、406even2U、406Qddlu 及 406Qdd2U 以及源極 /漏極區(qū)420u、422evenL1及422^-上方形成電介質(zhì)430 (例如，其可遵循與電介質(zhì)330相同的材料指南)?？稍陔娊橘|(zhì)430中形成開口，從而暴露導(dǎo)體386-及386even以及源極/漏極區(qū)422evenU及422。_?？稍谒鲩_口內(nèi)形成導(dǎo)體435even及435-，其分別在導(dǎo)體386even及3860dd以及源極/漏極區(qū)422evenU及422.U上、內(nèi)或下面停止。導(dǎo)體435even及435^可遵循與導(dǎo)體386even及386-相同的材料指南。 源極/漏極區(qū)422evenU將導(dǎo)體435even電耦合到偶數(shù)NAND串406evenlu及406even2U。導(dǎo)體386_n、偶數(shù)源極觸點(diǎn)SCONevm及觸點(diǎn)324的串列將偶數(shù)漏極選擇柵極的偶數(shù)源極區(qū)306電耦合到導(dǎo)體435even以使得偶數(shù)源極區(qū)306電耦合到偶數(shù)NAND串406evenlu及406even2Llo偶數(shù)位線(例如偶數(shù)位線BLevm3)通過導(dǎo)電路徑373電耦合到偶數(shù)漏極區(qū)308 (圖6)。因此，偶數(shù)漏極選擇柵極S⑶_n選擇性地將偶數(shù)位線BLevm3耦合到偶數(shù)NAND串406_1U及 406even2L1。源極/漏極區(qū)422。_將導(dǎo)體435^電耦合到奇數(shù)NAND串406—u及406—u。導(dǎo)體386-、奇數(shù)源極觸點(diǎn)SCONtjdd及觸點(diǎn)322的串列將奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)源極區(qū)304電耦合到導(dǎo)體435-以使得奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)源極區(qū)304電耦合到奇數(shù)NAND串406oddlL1及406odd2L1 (圖5)。奇數(shù)位線(例如奇數(shù)位線BLodd3)通過觸點(diǎn)320電耦合到奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)漏極區(qū)302，如圖3C及4中所展示。因此，奇數(shù)漏極選擇柵極SOTtjdd選擇性地將奇數(shù)位線BLt5dd3耦合到奇數(shù)NAND串406^^及406.^。接著可在電介質(zhì)430及導(dǎo)體435上方形成電介質(zhì)450 (例如，其可遵循與電介質(zhì)330相同的材料指南)，如圖4及5中所展示?？稍陔娊橘|(zhì)450上方形成導(dǎo)體452 (其通常可由一種或一種以上導(dǎo)電材料形成，例如金屬，例如鋁、耐熔金屬等等)。接著可在導(dǎo)體452上方(例如，耦合到其，例如與其直接物理接觸)形成半導(dǎo)體455 (例如，其可遵循與半導(dǎo)體300相同的材料指南)。半導(dǎo)體455的上部表面可對應(yīng)于圖2的層級L2。接著可(例如)通過蝕刻而穿過半導(dǎo)體455、導(dǎo)體452及電介質(zhì)450形成開口，其在導(dǎo)體435。(1(1及435_11上、內(nèi)或下面停止?？?例如)使用對導(dǎo)體452具選擇性的各向同性蝕刻移除額外導(dǎo)體452，如圖4及5中所展示。接著可在導(dǎo)體452上方形成電介質(zhì)460。舉例來說，電介質(zhì)460 (其通?？捎梢环N或一種以上電介質(zhì)材料形成)可為熱生長于導(dǎo)體452上方的氧化物。接著，可在所述開口內(nèi)電介質(zhì)450及半導(dǎo)體455上方形成電介質(zhì)465 (其通?？捎梢环N或一種以上電介質(zhì)材料形成，例如，氮化物或氧化物)。應(yīng)注意，也可在電介質(zhì)460上方形成一些電介質(zhì)465。接著在電介質(zhì)465上方形成導(dǎo)體470^及470even以使得導(dǎo)體470^及470even穿過半導(dǎo)體455、導(dǎo)體452及電介質(zhì)450而分別在導(dǎo)體435—及435even上、內(nèi)或下面停止。導(dǎo)體470-及470_通?？捎梢环N或一種以上導(dǎo)電材料形成，且可包括經(jīng)導(dǎo)電摻雜的多晶硅、由其組成或基本上由其組成，且/或可包括金屬(例如耐熔金屬)或含金屬材料(例如耐熔金屬硅化物層)以及其它導(dǎo)電材料、由其組成或基本上由其組成。隨后可在半導(dǎo)體455上方形成串聯(lián)耦合存儲器單元的串(例如存儲器單元408的NAND串406_112、406__、406。·及406?！?，如圖4及5中所展示。對于一些實施例，例如與電介質(zhì)410u相同材料的電介質(zhì)41(\2可為在半導(dǎo)體455上方的相連(例如，連續(xù))結(jié)構(gòu)。NAND串^eevenlL2Jeeven2L2JemldlL2及406。觀中的每一者的存儲器單元408通過例如在形成存儲器單元408之后形成于半導(dǎo)體455中的源極/漏極區(qū)42(\2串聯(lián)耦合。舉例來說，源極/漏極區(qū)420u可在半導(dǎo)體455具有ρ型導(dǎo)電性時具有η型導(dǎo)電性，或在半導(dǎo)體455具有η型導(dǎo)電性時具有ρ型導(dǎo)電性?！AND串406—及406。_2形成堆疊式存儲器陣列的一部分，例如圖2的堆疊式存儲器陣列200的非易失性NAND快閃存儲器陣列201的層級L2的一部分，且NAND串406even2L2及406-^形成所述堆疊式存儲器陣列的另一部分，例如堆疊式存儲器陣列200的非易失性NAND快閃存儲器陣列2012的層級L2的一部分。可在半導(dǎo)體455中偶數(shù)NAND串406evenlL^406even2L2之間形成源極/漏極區(qū)422evenL2且將其電耦合到偶數(shù)NAND串406evenm及406evena2，如圖4中所展示，且可在半導(dǎo)體455中奇數(shù)NAND串406。<^2與406。<^2之間形成源極/漏極區(qū)422。-2且將其電耦合到奇數(shù)NAND串406。_2及406。_2，如圖5中所展示。舉例來說，源極/漏極區(qū)422。_及422ev吣可與源極/漏極區(qū)42(\2大致同時(例如，同時)形成。源極/漏極區(qū)422?！?及422eveli2可具有與源極/漏極區(qū)42(\2相同的導(dǎo)電性類型。應(yīng)注意，源極/漏極區(qū)422eveIi2及422。_可經(jīng)形成以使得導(dǎo)體470even及47(^分別從中穿過，如圖4及5中所展示。其上形成有導(dǎo)體470even及470—的電介質(zhì)465也可穿過源極/漏極區(qū)422evenL2及422。_。源極/漏極區(qū)422eveIi2及422。-2可分別與偶數(shù)源極觸點(diǎn)SCONeven及奇數(shù)源極觸點(diǎn)SCONtxld垂直對準(zhǔn)且因此分別與偶數(shù)源極區(qū)306及奇數(shù)源極區(qū)304垂直對準(zhǔn)。源極/漏極區(qū)422evenL2及422?！?也可分別與源極/漏極區(qū)422evenU及422。_垂直對準(zhǔn)。接著可在電介質(zhì)410l2、NAND 串 ^eevenlL2Joeeven2L2JoetxldlL2 及 406?！ひ约霸礃O /漏極區(qū)420^^422^12及422.!^!方形成電介質(zhì)475 (其通?？捎梢环N或一種以上電介質(zhì)材料形成，例如，其可為與電介質(zhì)330相同的材料)。可在電介質(zhì)475中形成開口，從而暴露導(dǎo)體470^及470even以及源極/漏極區(qū)422evenL2及422。_。可在所述開口內(nèi)形成導(dǎo)體480even及480.，其分別在導(dǎo)體470even及470^以及源極/漏極區(qū)422evenL2及422。-2上、內(nèi)或下面停止。導(dǎo)體480even及480^可遵循與導(dǎo)體470even及470^相同的材料指南。源極/漏極區(qū)422ev吣將導(dǎo)體480even電耦合到偶數(shù)NAND串406__及406evena2。導(dǎo)體470even將導(dǎo)體480even電耦合到導(dǎo)體435even。如上文結(jié)合圖4所指示，偶數(shù)漏極選擇柵極SOTeven的偶數(shù)源極區(qū)306電耦合到導(dǎo)體435even，此意指偶數(shù)源極區(qū)306電耦合到偶數(shù)NAND串406_^2及406_^2。如上文所進(jìn)一步指示,偶數(shù)位線BL_3電稱合到偶數(shù)漏極選擇柵極SGDeven的偶數(shù)漏極區(qū)308。因此，除偶數(shù)NAND串406evenlu及406even2U之外，偶數(shù)漏極選擇柵極SOTeven還選擇性地將偶數(shù)位線BLeven3耦合到偶數(shù)NAND串406evenm及406evena2。源極/漏極區(qū)422。_將導(dǎo)體480^電耦合到奇數(shù)NAND串406?！?及406。胤2。導(dǎo)體470-將導(dǎo)體480-電耦合到導(dǎo)體435-。如上文結(jié)合圖5所指示，奇數(shù)漏極選擇柵極SGDodd的奇數(shù)源極區(qū)304電耦合到導(dǎo)體435.，此意指奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)源極區(qū)304電耦合到奇數(shù)NAND串406。<^2及406。<^2。如上文結(jié)合圖3C及4所進(jìn)一步指示，奇數(shù)位線BLt5dd3電耦合到奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)漏極區(qū)302。因此，除奇數(shù)NAND串406oddlL1及406.^之外，奇數(shù)漏極選擇柵極SGDtjdd還選擇性地將奇數(shù)位線BLt5dd3耦合到奇數(shù) NAND 串 406?！? 及 406在圖4中，可將觸點(diǎn)324、偶數(shù)源極觸點(diǎn)SCONeven、導(dǎo)體386even、導(dǎo)體435even、導(dǎo)體470even及導(dǎo)體480even的串列視為大致垂直(例如，垂直)的導(dǎo)體(例如，導(dǎo)電路徑)485even。偶數(shù)漏極選擇柵極SOTeven的偶數(shù)源極區(qū)306以及源極/漏極區(qū)422evenu及422evenL2以及因此偶數(shù)NAND串406evenU及406ενεη 2共同地電耦合到導(dǎo)電路徑485even。在圖5中，可將觸點(diǎn)322、奇數(shù)源極觸點(diǎn)SCONtjdd、導(dǎo)體386.、導(dǎo)體435.、導(dǎo)體470-及導(dǎo)體480-視為大致垂直(例如，垂直)的導(dǎo)體(例如，導(dǎo)電路徑MSS。，奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)源極區(qū)304以及源極/漏極區(qū)422^1及422。姚2以及因此奇數(shù)NAND串406^^及406。祖2共同地電耦合到導(dǎo)電路徑485_。導(dǎo)電路徑485even及485-可偏移距離D。對于一些實施例，奇數(shù)/偶數(shù)NAND串的間距(例如，連續(xù)鄰近的奇數(shù)NAND串406-與偶數(shù) NAND 串 406even 之間(例如 NAND 串 ^etjddiu 與 406evenlu 之間、NAND 串 406—u 與406even2L1 之間、NAND 串 ^etjddlL2 與 406_1 2 之間及 NAND 串 406。_2 與 406_η2 2 之間)的中心到中心距離)是間距ΡΒ_ (例如，連續(xù)鄰近的奇數(shù)位線之間(例如奇數(shù)位線BLt5dd3與BLt5dd4之間，圖3Β)的中心到中心距離)及間距(例如，連續(xù)鄰近的偶數(shù)位線之間(例如偶數(shù)位線BLevenl與BLeven2之間，圖3C)的中心到中心距離)的約一半。應(yīng)注意，間距P^dd與間距P^vm可大致相同(例如，相同)。圖4 中的偶數(shù) NAND 串 406evenlu 及 406even2U 以及偶數(shù) NAND 串 406_1 2、406_2 2 可與圖4中的彼此電耦合的偶數(shù)源極觸點(diǎn)SCONeven、觸點(diǎn)324及偶數(shù)源極區(qū)306大致垂直(例如，垂直)對準(zhǔn)并電耦合。圖5中的奇數(shù)NAND串406。·、406?！ぜ捌鏀?shù)NAND串406。_、406。<^2可與圖5中的彼此電耦合的奇數(shù)源極觸點(diǎn)SCONtxld、觸點(diǎn)322及奇數(shù)源極區(qū)304大致垂直(例如，垂直)對準(zhǔn)并電耦合。偶數(shù)NAND串406even、源極/漏極區(qū)422evenL1及422evenL2、偶數(shù)源極觸點(diǎn)SCONeven、偶數(shù)漏極觸點(diǎn)00)凡_、觸點(diǎn)324、偶數(shù)源極區(qū)306、偶數(shù)漏極區(qū)308、觸點(diǎn)302、奇數(shù)漏極區(qū)302及導(dǎo)電路徑485even可由圖4的同一單個垂直平面相交。奇數(shù)NAND串406—、源極/漏極區(qū)4220ddL1及422^^、奇數(shù)源極觸點(diǎn)SCONtjdd、觸點(diǎn)322、奇數(shù)源極區(qū)304及導(dǎo)電路徑485^可由圖5的同一單個垂直平面相交，其中圖4及5的垂直平面分離(例如,偏移)例如可與奇數(shù)/偶數(shù)NAND串406./406^^^間距約相同(例如，相同)的距離D。特定來說，應(yīng)注意，奇數(shù)漏極區(qū)302及奇數(shù)源極區(qū)304分別由與偶數(shù)NAND串406even及偶數(shù)NAND串406-相交的相同垂直平面相交。圖5中的奇數(shù)源極區(qū)304與圖4中的偶數(shù)源極區(qū)306偏移(見圖3A)、圖5中的觸點(diǎn)322與圖4中的觸點(diǎn)324偏移(見圖3A)及圖5中的奇數(shù)源極觸點(diǎn)SCONtxld與圖4中的偶數(shù)源極觸點(diǎn)SCONeven偏移(見圖3C)的距離D可與奇數(shù)/偶數(shù)NAND串的間距大致相等。所述偏移允許圖5中的源極/漏極區(qū)422。_及422。_與圖5中的奇數(shù)源極觸點(diǎn)SCONtjdd、觸點(diǎn)322及奇數(shù)源極區(qū)304的垂直對準(zhǔn)以及因此奇數(shù)NAND串406-與所述三者的垂直對準(zhǔn)，例如，所述偏移允許奇數(shù)導(dǎo)電路徑485-與奇數(shù)NAND串406-及奇數(shù)源極區(qū)304的垂直對準(zhǔn)，且因此促進(jìn)奇數(shù)漏極選擇柵極SOTtjdd及借此奇數(shù)位線BLt5dd3到奇數(shù)NAND串406-的耦合。所述偏移還允許圖4中的源極/漏極區(qū)422，-及422_ 2與圖4中的偶數(shù)源極觸點(diǎn)SCONeven、觸點(diǎn)324及偶數(shù)源極區(qū)306的垂直對準(zhǔn)以及因此偶數(shù)NAND串406even與所述三者的垂直對準(zhǔn)，例如，所述偏移允許偶數(shù)導(dǎo)電路徑485even與偶數(shù)NAND串406e■及偶數(shù)源極區(qū)306的垂直對準(zhǔn)，且因此促進(jìn)偶數(shù)漏極選擇柵極SOTeven及借此偶數(shù)位線BLeven3到偶數(shù)NAND串406even的耦合。在存儲器陣列中的不同垂直層級處形成奇數(shù)及偶數(shù)位線并分別將所述奇數(shù)及偶數(shù)位線耦合到奇數(shù)源極觸點(diǎn)SCONtjdd及偶數(shù)源極觸點(diǎn)SCONevm(所述觸點(diǎn)偏移例如大致等于奇數(shù)/偶數(shù)NAND串的間距的距離D，且分別與奇數(shù)NAND串406-及偶數(shù)NAND串406even垂直對準(zhǔn))允許奇數(shù)及偶數(shù)位線具有比奇數(shù)/偶數(shù)NAND串大的間距(例如，約為其間距的兩倍)。此使得奇數(shù)及偶數(shù)位線能夠比其在形成于相應(yīng)奇數(shù)及偶數(shù)NAND串上方的情況下原本將有的寬度更寬，從而致使奇數(shù)/偶數(shù)位線的間距具有與奇數(shù)/偶數(shù)NAND串約相同的間距，此在現(xiàn)有技術(shù)中是常見的。舉例來說，減小的間距將導(dǎo)致較窄的位線。較寬的位線具有較低的電阻及因此較小的延遲(例如，減小的RC時間常數(shù))。分別在圖5及4中的奇數(shù)NAND串406-及偶數(shù)NAND串406even形成一對奇數(shù)/偶數(shù)NAND串406。位線BLt5dd3及BLeven3形成對應(yīng)于所述對奇數(shù)/偶數(shù)NAND串406的一對位線BLtxld3ZiBLeven3，其中位線BLt5dd3耦合到所述對奇數(shù)/偶數(shù)NAND串406的奇數(shù)NAND串406。·且位線BLeven3耦合到所述對奇數(shù)/偶數(shù)NAND串406的偶數(shù)NAND串406even。位線BLtjdd3的第一部分BLt5dd3il與偶數(shù)NAND串406even垂直對準(zhǔn)(圖4)，且位線BLtjdd3的第二部分BLtjdd3i2與奇數(shù)NAND串406^垂直對準(zhǔn)(圖5)。位線BLeven3的第二部分BLeven3,2與奇數(shù)NAND串406^及位線BLt5dd3的第二部分BLt5dd3i2垂直對準(zhǔn)(圖5)。位線BL_3的第一部分BL_3>1與另一對奇數(shù)/偶數(shù)NAND串的偶數(shù)NAND串(未展示)垂直對準(zhǔn)。應(yīng)注意，存在多個此種對的奇數(shù)/偶數(shù)NAND串及對應(yīng)對的位線。舉例來說，位線BLodd2/BLeven2對應(yīng)于另一對奇數(shù)/偶數(shù)NAND串(未展示)，其中位線BLtjdd2耦合到所述另一對NAND串的奇數(shù)NAND串且位線BLeven2耦合到所述另一對NAND串的偶數(shù)NAND串。應(yīng)注意，位線BL_n2的第一部分BLevm2il與圖4中的偶數(shù)NAND串406_n垂直對準(zhǔn)，但這些NAND串并非分別耦合到位線BLt5dd2及BL_n2的另一對奇數(shù)/偶數(shù)NAND串的部分。奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SGD_n對應(yīng)于每一對奇數(shù)/偶數(shù)NAND串，且分別耦合到一對應(yīng)對的奇數(shù)/偶數(shù)NAND串的奇數(shù)及偶數(shù)NAND串。位線BLtjdd3的第一部分BLt5dd3il可與所述對應(yīng)對的奇數(shù)/偶數(shù)NAND串的偶數(shù)NAND串406even垂直對準(zhǔn)，且可與圖4中的對應(yīng)奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)漏極區(qū)302垂直對準(zhǔn)并耦合。對應(yīng)奇數(shù)漏極選擇柵極SGDtjdd的奇數(shù)源極區(qū)304可與圖5中的所述對應(yīng)對的奇數(shù)/偶數(shù)NAND串的奇數(shù)NAND串406-垂直對準(zhǔn)并耦合。對應(yīng)偶數(shù)漏極選擇柵極SOTeven的偶數(shù)源極區(qū)306及偶數(shù)漏極區(qū)308可與所述對應(yīng)對的奇數(shù)/偶數(shù)NAND串的偶數(shù)NAND串406even垂直對準(zhǔn)，且對應(yīng)偶數(shù)漏極選擇柵極SGD_n的偶數(shù)源極區(qū)306耦合到所述對應(yīng)對的奇數(shù)/偶數(shù)NAND串的偶數(shù)NAND串406even。
如上文結(jié)合圖4及5所指示，源極選擇柵極(例如奇數(shù)源極選擇柵極SGSt^1及SGS0ddj2以及偶數(shù)源極選擇柵極SGSeveml及SGSevm,2)可與形成奇數(shù)漏極選擇柵極SGDtjdd及偶數(shù)漏極選擇柵極SGDevm(例如)大致同時(例如，同時)形成于半導(dǎo)體300上方(例如，其上)。奇數(shù)源極選擇柵極SGSt5ddil可耦合到奇數(shù)NAND串406-m及406。<^2的與奇數(shù)漏極選擇柵極SGDtjdd耦合到的端相對定位的端。舉例來說，奇數(shù)源極選擇柵極SGSt^1的(例如)與所述奇數(shù)及偶數(shù)漏極選擇柵極的源極/漏極大致同時(例如，同時)形成于半導(dǎo)體300中的源極/漏極(例如，漏極)可耦合到形成于半導(dǎo)體380及455中的源極/漏極，半導(dǎo)體380及455中的源極/漏極分別鄰近且耦合到奇數(shù)NAND串406—u及406。<^2的與奇數(shù)漏極選擇柵極SGDtjdd耦合到的端相對定位的端。奇數(shù)源極選擇柵極SGSmkui的漏極與奇數(shù)NAND串406—m及406—m可由同一垂直平面(例如圖5的垂直平面)相交。奇數(shù)源極選擇柵極SGSt5ddi2可耦合到奇數(shù)NAND串406.^及406.^的與奇數(shù)漏極選擇柵極SGDtjdd耦合到的端相對定位的端。舉例來說，奇數(shù)源極選擇柵極363。(1(1,2的(例如)與奇數(shù)及偶數(shù)漏極選擇柵極的源極/漏極大致同時(例如，同時)形成于半導(dǎo)體300中的源極/漏極(例如，漏極)可耦合到形成于半導(dǎo)體380及455中的源極/漏極，半導(dǎo)體 380及455中的源極/漏極分別鄰近并耦合到奇數(shù)NAND串406^^及406。-。的與奇數(shù)漏極選擇柵極SGDtjdd耦合到的端相對定位的端。奇數(shù)源極選擇柵極SGSt^2的漏極以及奇數(shù)NAND串406—u及406。皿2可由同一垂直平面(例如圖5的垂直平面)相交。奇數(shù)源極選擇柵極SGSt^1及SGSmldi2中的每一者的(例如)與奇數(shù)及偶數(shù)漏極選擇柵極的源極/漏極大致同時(例如，同時)形成于半導(dǎo)體300中的另一源極/漏極區(qū)(例如，源極)可耦合到源極線，例如分別耦合到圖2中的源極線220i及2202 (例如，形成于電介質(zhì)330中)。偶數(shù)源極選擇柵極SGSeveml可耦合到偶數(shù)NAND串406evenlu及406_η1 2的與偶數(shù)漏極選擇柵極SGDevm耦合到的端相對定位的端。舉例來說，偶數(shù)源極選擇柵極SGS_ml的(例如)與奇數(shù)及偶數(shù)漏極選擇柵極的源極/漏極大致同時(例如，同時)形成于半導(dǎo)體300中的源極/漏極(例如，漏極)可耦合到形成于半導(dǎo)體380及455中的源極/漏極，半導(dǎo)體380及455中的源極/漏極分別鄰近并耦合到偶數(shù)NAND串406evenlu及406evenlu的與偶數(shù)漏極選擇柵極SGD_n耦合到的端相對定位的端。偶數(shù)源極選擇柵極SGS_ml的漏極以及偶數(shù)NAND串406evenlu及406ενεη1 2可由同一垂直平面(例如圖4的垂直平面)相交。偶數(shù)源極選擇柵極SGSeven,2可耦合到偶數(shù)NAND串406even2U及406even%2的與偶數(shù)漏極選擇柵極SGDevm耦合到的端相對定位的端。舉例來說，偶數(shù)源極選擇柵極SGS_n,2的(例如)與奇數(shù)及偶數(shù)漏極選擇柵極的源極/漏極大致同時(例如，同時)形成于半導(dǎo)體300中的源極/漏極(例如，漏極)可耦合到形成于半導(dǎo)體380及455中的源極/漏極，半導(dǎo)體380及455中的源極/漏極分別鄰近并耦合到偶數(shù)NAND串406even2U及406evena2的與偶數(shù)漏極選擇柵極SGD_n耦合到的端相對定位的端。偶數(shù)源極選擇柵極SGS_n,2的漏極以及偶數(shù)NAND串406_2U及406_^2可由同一垂直平面(例如圖4的垂直平面)相交。偶數(shù)源極選擇柵極SGS_n,1&SGS_n,2中的每一者的(例如)與奇數(shù)及偶數(shù)漏極選擇柵極的源極/漏極大致同時(例如，同時)形成于半導(dǎo)體300中的另一源極/漏極區(qū)(例如，源極)可耦合到源極線，例如分別耦合到源極線220i及2202。奇數(shù)源極選擇柵極(例如奇數(shù)源極選擇柵極SGSg1及SGSt^2)及偶數(shù)源極選擇柵極(例如偶數(shù)源極選擇柵極SGSeveml及SGSevm,2)的漏極可使用導(dǎo)體(未展示)耦合到其相應(yīng)NAND串(例如，相應(yīng)源極/漏極耦合到那些NAND串的與漏極選擇柵極耦合到的端相對的端)，例如，所述導(dǎo)體形成導(dǎo)電路徑、類似于導(dǎo)體485(圖4及5)且與其大致同時(例如，同時)形成。舉例來說，每一導(dǎo)體可包含穿過電介質(zhì)330與導(dǎo)體485。(1(1及485_1的觸點(diǎn)322及324大致同時(例如，同時)形成的一部分(例如，與相應(yīng)源極選擇柵極的漏極直接接觸)。每一導(dǎo)體可包含穿過電介質(zhì)350及362與導(dǎo)體485-及485even的奇數(shù)源極觸點(diǎn)SCONtjdd及偶數(shù)源極觸點(diǎn)SCONe■大致同時(例如，同時)形成的一部分。每一導(dǎo)體可包含穿過電介質(zhì)375、導(dǎo)體378及半導(dǎo)體380與導(dǎo)體485.及485even的導(dǎo)體386^及386even大致同時(例如，同時)形成的一部分，其中此部分是以與導(dǎo)體386()dd& 386even(圖4及5)大致相同的方式形成于電介質(zhì)382及384上方，且其中此部分穿過耦合到在垂直層級LI處的相應(yīng)奇數(shù)或偶數(shù)NAND串(例如相應(yīng)奇數(shù)NAND串406.^或406.^或者相應(yīng)偶數(shù)NAND串406evenlu或406even2U)的源極/漏極。每一導(dǎo)體可包含穿過電介質(zhì)430與導(dǎo)體485^及·485_1的導(dǎo)體435。(1(1及435_1大致同時(例如，同時)形成的一部分。每一導(dǎo)體可包含穿過電介質(zhì)450、導(dǎo)體452及半導(dǎo)體455與導(dǎo)體485^及485even的導(dǎo)體470-及470even大致同時(例如，同時)形成的一部分，其中此部分是以與導(dǎo)體470_及47(^ (圖4及5)大致相同的方式形成于電介質(zhì)460及465上方，且其中此部分穿過耦合到在垂直層級L2處的相應(yīng)奇數(shù)或偶數(shù)NAND串(例如相應(yīng)奇數(shù)NAND串406。<^2或406。<^2或者相應(yīng)偶數(shù)NAND串406evenlL2 或 406
even2L2^的源極/ 極。在與NAND串不同的垂直層級處形成選擇柵極并針對一個以上NAND串使用單個選擇柵極減少掩模數(shù)目，且因此減少如通常所做的在每一 NAND串的相對端處形成源極及漏極選擇柵極原本將需要的處理時間。結(jié)論雖然本文已圖解說明及描述了特定實施例，但所屬領(lǐng)域的技術(shù)人員將了解，可用旨在實現(xiàn)相同目的的任何布置替代所展示的特定實施例。所屬領(lǐng)域的技術(shù)人員將明了所述實施例的許多修改。因此，本申請案打算涵蓋所述實施例的任何修改或變化。
權(quán)利要求
1.一種存儲器，其包括 在所述存儲器的第一垂直層級處的第一及第二存儲器單元； 在所述存儲器的第二垂直層級處的第一及第二存儲器單元； 選擇性地耦合到在所述第一及第二垂直層級處的所述第一存儲器單元的第一數(shù)據(jù)線；及 在所述第一數(shù)據(jù)線上方且選擇性地耦合到在所述第一及第二垂直層級處的所述第二存儲器單元的第二數(shù)據(jù)線。
2.根據(jù)權(quán)利要求I所述的存儲器，其進(jìn)一步包括選擇柵極，所述選擇柵極包括耦合到所述第一數(shù)據(jù)線的第一源極/漏極及耦合到在所述第一及第二垂直層級處的所述第一存儲器單元的第二源極/漏極，所述第一源極/漏極與在所述第一及第二垂直層級處的所述第二存儲器單元大致垂直對準(zhǔn)，且所述第二源極/漏極與在所述第一及第二垂直層級處的所述第一存儲器單元大致垂直對準(zhǔn)。
3.根據(jù)權(quán)利要求2所述的存儲器，其進(jìn)一步包括在所述第一及第二垂直層級處的源極/漏極，在所述第一及第二層級處的所述源極/漏極分別耦合到在所述第一及第二垂直層級處的所述第一存儲器單元，在所述第一及第二層級處的所述源極/漏極與所述選擇柵極的所述第二源極/漏極共同地耦合到導(dǎo)體。
4.根據(jù)權(quán)利要求2所述的存儲器，其中所述第一數(shù)據(jù)線的第一部分與所述選擇柵極的所述第一源極/漏極大致垂直對準(zhǔn)，且所述第一數(shù)據(jù)線的第二部分從所述第一數(shù)據(jù)線的所述第一部分偏移。
5.根據(jù)權(quán)利要求4所述的存儲器，其中所述第二數(shù)據(jù)線的第一部分與所述第一數(shù)據(jù)線的所述第二部分大致垂直對準(zhǔn)，且所述第二數(shù)據(jù)線的第二部分從所述第一數(shù)據(jù)線的所述第一部分偏移。
6.根據(jù)權(quán)利要求5所述的存儲器，其中所述第二數(shù)據(jù)線的所述第二部分從所述第一數(shù)據(jù)線的所述第一部分偏移一中心到中心距離，所述中心到中心距離為在所述第一及第二垂直層級處的所述第一與第二存儲器單元之間的中心到中心距離的約兩倍。
7.根據(jù)權(quán)利要求2所述的存儲器，其中所述選擇柵極為第一選擇柵極，且所述存儲器進(jìn)一步包括第二選擇柵極，所述第二選擇柵極包括耦合到所述第二數(shù)據(jù)線的第一源極/漏極及耦合到在所述第一及第二垂直層級處的所述第二存儲器單元的第二源極/漏極。
8.根據(jù)權(quán)利要求7所述的存儲器，其中所述第二選擇柵極的所述第一及第二源極/漏極與在所述第一及第二垂直層級處的所述第二存儲器單元大致垂直對準(zhǔn)。
9.根據(jù)權(quán)利要求8所述的存儲器，其進(jìn)一步包括將第二數(shù)據(jù)線的與所述第一存儲器單元大致垂直對準(zhǔn)的一部分耦合到所述第二選擇柵極的所述第一源極/漏極的導(dǎo)體。
10.根據(jù)權(quán)利要求I所述的存儲器，其中所述第二數(shù)據(jù)線的一部分橫跨所述第一數(shù)據(jù)線的一部分。
11.根據(jù)權(quán)利要求I所述的存儲器，其中在所述存儲器的所述第一垂直層級處的所述第一及第二存儲器單元分別與在所述存儲器的所述第一垂直層級處的其它第一及第二存儲器單元串聯(lián)耦合，且在所述存儲器的所述第二垂直層級處的所述第一及第二存儲器單元分別與在所述存儲器的所述第二垂直層級處的其它第一及第二存儲器單元串聯(lián)耦合。
12.根據(jù)權(quán)利要求I所述的存儲器，其中在所述存儲器的所述第一垂直層級處的所述第一存儲器單元中的至少一者與所述第二存儲器單元中的至少一者共同地耦合到單個存取線，且在所述存儲器的所述第二垂直層級處的所述第一存儲器單元中的至少一者與所述第二存儲器單元中的至少一者共同地耦合到另一單個存取線。
13.根據(jù)權(quán)利要求I所述的存儲器，其中在所述存儲器的所述第一垂直層級處的所述第一及第二存儲器單元形成于第一半導(dǎo)體上方，所述第一半導(dǎo)體形成于第一金屬層上方，且在所述存儲器的所述第二垂直層級處的所述第一及第二存儲器單元形成于第二半導(dǎo)體上方，所述第二半導(dǎo)體形成于在所述第一半導(dǎo)體上方形成的第二金屬層上方。
14.根據(jù)權(quán)利要求I所述的存儲器，其中所述第二數(shù)據(jù)線位于所述第一及第二垂直層級下方。
15.—種形成存儲器的方法,其包括 在所述存儲器的第一垂直層級處形成第一數(shù)據(jù)線； 在所述存儲器的在所述第一垂直層級上方的第二垂直層級處形成第二數(shù)據(jù)線； 在所述存儲器的在所述第二垂直層級上方的第三垂直層級處形成第一及第二存儲器單元，其中在所述第三垂直層級處的所述第一存儲器單元選擇性地耦合到所述第一數(shù)據(jù)線且在所述第三垂直層級處的所述第二存儲器單元選擇性地耦合到所述第二數(shù)據(jù)線； 在所述存儲器的在所述第三垂直層級上方的第四垂直層級處形成第一及第二存儲器單元，其中在所述第四垂直層級處的所述第一存儲器單元選擇性地耦合到所述第一數(shù)據(jù)線且在所述第四垂直層級處的所述第二存儲器單元選擇性地耦合到所述第二數(shù)據(jù)線。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括 在形成所述第一數(shù)據(jù)線之前，在所述第一垂直層級下方的垂直層級處形成選擇柵極，所述選擇柵極包括與在所述第三及第四垂直層級處的所述第一存儲器單元大致垂直對準(zhǔn)的第一源極/漏極以及形成于所述半導(dǎo)體中的與在所述第三及第四垂直層級處的所述第二存儲器單元大致垂直對準(zhǔn)的第二源極/漏極； 其中所述第一源極/漏極耦合到所述第一存儲器單元，且所述第二源極/漏極耦合到所述第一數(shù)據(jù)線。
17.根據(jù)權(quán)利要求16所述的方法，其中所述選擇柵極為第一選擇柵極，且所述方法進(jìn)一步包括 在形成所述第一數(shù)據(jù)線之前，在于此形成所述第一選擇柵極的所述垂直層級處形成第二選擇柵極，所述第二選擇柵極包括與在所述第三及第四垂直層級處的所述第二存儲器單元大致垂直對準(zhǔn)的第一及第二源極/漏極； 其中所述第二選擇柵極的所述第一源極/漏極耦合到所述第二存儲器單元，且所述第二選擇柵極的所述第二源極/漏極耦合到所述第二數(shù)據(jù)線。
18.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括形成耦合到在所述第三垂直層級處的所述第一及第二存儲器單元的單個存取線，并形成耦合在所述存儲器的所述第四垂直層級處的所述第一與第二存儲器單元的另一單個存取線。
19.根據(jù)權(quán)利要求15所述的方法，其中形成所述第一存儲器單元包括將所述第一存儲器單元形成為與所述第一數(shù)據(jù)線的第一部分大致垂直對準(zhǔn)，其中形成所述第二存儲器單元包括將所述第二存儲器單元形成為與所述第一數(shù)據(jù)線的第二部分大致垂直對準(zhǔn)。
20.根據(jù)權(quán)利要求19所述的方法，其進(jìn)一步包括將所述第一存儲器單元形成為與所述第二數(shù)據(jù)線的第一部分大致垂直對準(zhǔn)，且其中形成所述第二數(shù)據(jù)線包括將所述第二數(shù)據(jù)線的第二部分形成為從所述第二數(shù)據(jù)線的所述第一部分偏移。·
全文摘要
本發(fā)明揭示存儲器及其形成。一個此種存儲器具有在所述存儲器的第一垂直層級處的第一及第二存儲器單元；在所述存儲器的第二垂直層級處的第一及第二存儲器單元；選擇性地耦合到在所述第一及第二垂直層級處的所述第一存儲器單元的第一數(shù)據(jù)線；及在所述第一數(shù)據(jù)線上方且選擇性地耦合到在所述第一及第二垂直層級處的所述第二存儲器單元的第二數(shù)據(jù)線。
文檔編號H01L27/115GK102959632SQ201180032004
公開日2013年3月6日 申請日期2011年6月29日 優(yōu)先權(quán)日2010年7月2日
發(fā)明者山·D·唐, 尼尚特·辛哈 申請人:美光科技公司