專利名稱：半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法技術(shù)領(lǐng)域
本申請要求基于2010年6月11日申請的日本專利申請第2010-133800號、以及 2010年12月10日申請的日本專利申請第2010-275477號的優(yōu)先權(quán)。所述申請的全部內(nèi)容以參照的方式被引入到本說明書中。本申請涉及一種提高半導(dǎo)體裝置的耐壓的技術(shù)。尤其涉及一種能夠提高如下的半導(dǎo)體裝置的耐壓的技術(shù)，所述半導(dǎo)體裝置使用了碳化硅(以下，簡略地表示為SiC)，并具有嵌入有半導(dǎo)體結(jié)構(gòu)(例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)、絕緣柵雙極性晶體管結(jié)構(gòu)或二極管結(jié)構(gòu)等)的元件區(qū)、和包圍元件區(qū)并擴張的終端絕緣區(qū)(終端區(qū))。
背景技術(shù)：
在半導(dǎo)體基板中嵌入作為半導(dǎo)體裝置而發(fā)揮功能的半導(dǎo)體結(jié)構(gòu)(金屬氧化物半導(dǎo)體場效應(yīng)晶體管、絕緣柵雙極性晶體管、二極管等)的技術(shù)較為發(fā)達，所述半導(dǎo)體基板在第二導(dǎo)電型(例如η型)的漂移區(qū)的表面上層疊有第一導(dǎo)電型(例如P型)的體區(qū)。已知一種如下的技術(shù)，即，在這種半導(dǎo)體裝置中，通過在嵌入有作為金屬氧化物半導(dǎo)體場效應(yīng)晶體管、 絕緣柵雙極性晶體管或二極管等而發(fā)揮功能的半導(dǎo)體結(jié)構(gòu)的范圍(元件區(qū))的外側(cè)，形成包圍元件區(qū)的終端絕緣區(qū)(終端區(qū))，從而提高半導(dǎo)體裝置的耐壓。
此外，作為提高半導(dǎo)體裝置的耐壓的技術(shù)，已知一種靜電場起電板結(jié)構(gòu)。在一般的靜電場起電板結(jié)構(gòu)中，在半導(dǎo)體表面上隔著絕緣膜而形成導(dǎo)體部分。通過利用靜電場起電板結(jié)構(gòu)，以使被形成在半導(dǎo)體中的耗盡層擴張而防止電場集中，從而能夠提高半導(dǎo)體裝置的耐壓。
此外，作為提高半導(dǎo)體裝置的耐壓的其他技術(shù)，已知一種FLR (FieldLimiting Ring，場限環(huán))結(jié)構(gòu)。在FLR結(jié)構(gòu)中，于元件區(qū)的外側(cè)，以環(huán)狀形成有FLR。在一般的FLR結(jié)構(gòu)中，元件區(qū)的外周部被設(shè)定為第二導(dǎo)電型的漂移區(qū)。而且，具有在外周部的漂移區(qū)內(nèi)，通過擴散而形成有第一導(dǎo)電型的區(qū)域的結(jié)構(gòu)。通過FLR結(jié)構(gòu)，能夠使從元件區(qū)的外圍部起延伸的耗盡層向FLR的外側(cè)擴張。因此，能夠防止電場集中于元件區(qū)的終端區(qū)，而導(dǎo)致半導(dǎo)體裝置的耐壓下降的情況。
另外，關(guān)于所述技術(shù)，公開了日本特開2001-15744號公報、日本特開平11-307785 號公報、日本特開2004-6723號公報、日本特開平9-283754號公報、日本特開2001-358338 號公報。發(fā)明內(nèi)容
發(fā)明所要解決的課題
SiC與Si相比，相對介電常數(shù)較小。因此，在使用了 SiC的半導(dǎo)體裝置中，由于耗盡層難以擴張，因此在半導(dǎo)體表面上隔著絕緣膜而形成有導(dǎo)體部分的、一般的靜電場起電板結(jié)構(gòu)中，難以得到耐壓提高的效果。
此外，SiC與Si相比，雜質(zhì)的擴散系數(shù)較小。因此在使用了 SiC的半導(dǎo)體裝置中，難以利用擴散而形成FLR結(jié)構(gòu)。此外，在使用了 SiC的一般的半導(dǎo)體裝置中，由于以外延生長的方式形成體區(qū)，因此在晶片的整個表面上形成有體層。因此，在元件區(qū)的外周部也形成了體區(qū)。于是，難以采用通過擴散而在第二導(dǎo)電型的漂移區(qū)上形成第一導(dǎo)電型的區(qū)域的、一般的FLR結(jié)構(gòu)。
本申請的技術(shù)是為了解決所述問題而發(fā)明的。即，本申請?zhí)峁┤缦碌哪蛪航Y(jié)構(gòu)， 即，即使在具備元件區(qū)和終端區(qū)、且難以通過靜電場起電板結(jié)構(gòu)或FLR結(jié)構(gòu)來實現(xiàn)耐壓提高的半導(dǎo)體裝置中，也能夠提高耐壓的新型的耐壓結(jié)構(gòu)。
用于解決課題的方法
本申請所公開的半導(dǎo)體裝置中，半導(dǎo)體基板使用了 SiC。此外，本申請所公開的半導(dǎo)體裝置具備半導(dǎo)體基板，所述半導(dǎo)體基板具有元件區(qū)、及包圍該元件區(qū)的終端區(qū)。在元件區(qū)內(nèi)形成有多個主溝槽。在終端區(qū)內(nèi)形成有包圍元件區(qū)的一個或多個終端溝槽。一個或多個終端溝槽在其最內(nèi)周側(cè)具有第一終端溝槽。在與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的半導(dǎo)體基板中，于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)。主溝槽從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)，且在該主溝槽的內(nèi)部形成有柵電極。第一終端溝槽從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)。第一終端溝槽的側(cè)壁和底面被第一絕緣層所覆蓋。第一絕緣層中的至少覆蓋第一終端溝槽的底面的部分的、表面的至少一部分被導(dǎo)電層所覆蓋。至少在導(dǎo)通電位未被施加于柵電極的期間內(nèi)，與施加于柵電極或源極電極的電位為相同電位的電位被施加于導(dǎo)電層。
在第一終端溝槽的底面的至少一部分處，隔著第一絕緣層而形成有導(dǎo)電層。由此， 在溝槽的底面上形成了靜電場起電板結(jié)構(gòu)。即，在元件區(qū)的外周部，形成有埋入型的靜電場起電板。此外，第一終端溝槽從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)。因此，靜電場起電板未形成于半導(dǎo)體基板的表面上，而是形成于漂移區(qū)附近。由此，能夠在欲使耗盡層擴張的區(qū)域的附近形成靜電場起電板。
而且，在導(dǎo)通電位未被施加于柵電極的期間內(nèi)，與施加于柵電極或源極電極的電位為相同電位的電位被施加于埋入型的靜電場起電板的導(dǎo)電層。因此，通過靜電場起電板， 使被形成于半導(dǎo)體中的耗盡層擴張，從而可得到防止電場集中的效果，進而提高元件區(qū)終端部附近的耐壓。
在半導(dǎo)體基板使用了 SiC的情況下，由于與使用Si的情況相比帶隙較大，因此相對介電常數(shù)較小，從而耗盡層難以擴張。因此，即使在半導(dǎo)體基板的表面上設(shè)置靜電場起電板結(jié)構(gòu)，也難以像Si那樣得到靜電場起電板的效果。但是，通過形成埋入型的靜電場起電板，即使在耗盡層難以擴張的情況下，也能夠充分地得到靜電場起電板的效果。因此，能夠確保半導(dǎo)體裝置的終端部的耐壓。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，即，在終端區(qū)內(nèi)形成有包圍元件區(qū)的多個終端溝槽。該多個終端溝槽具有被配置在最內(nèi)周側(cè)的第一終端溝槽；被配置在該第一終端溝槽的外周側(cè)的一個或多個第二終端溝槽。在第一終端溝槽的外周側(cè)的區(qū)域內(nèi)的半導(dǎo)體基板中，也于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)。第二終端溝槽包圍第一終端溝槽的外周，并具有與第一終端溝槽相比較窄的寬度，且從體區(qū)的表面起貫穿體區(qū)并到達漂移區(qū)，該第二終端溝槽的內(nèi)部被絕緣體所填充。
當在終端區(qū)內(nèi)，也于漂移區(qū)的表面上層疊有體區(qū)時，需要對終端區(qū)進行電隔離。作為在終端區(qū)內(nèi)也于漂移區(qū)的表面上層疊有體區(qū)的結(jié)構(gòu)的示例，可以列舉出通過外延生長法而在半導(dǎo)體基板的整個表面上形成有體區(qū)的情況。而且，第二終端溝槽包圍第一終端溝槽的外周，并從體區(qū)的表面起貫穿體區(qū)并到達漂移區(qū)。此外，第二終端溝槽被絕緣區(qū)域填充。 因此，通過將第二終端溝槽填充的絕緣體，而能夠?qū)K端區(qū)進行電隔離。
此外，通過形成第二溝槽，從而使第一導(dǎo)電型的區(qū)域以呈環(huán)狀包圍第一終端溝槽的外周的方式而殘留。于是，可以將殘留成環(huán)狀的第一導(dǎo)電型的區(qū)域作為FLR而使用。由此，即使在終端區(qū)內(nèi)也于漂移區(qū)的表面上層疊有體區(qū)的結(jié)構(gòu)中，也能夠形成FLR。因此，由于通過FLR，能夠進行對元件區(qū)終端部的電場緩和，因此能夠更加可靠地確保終端部的耐壓。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，S卩，還具備覆蓋主溝槽的底面的第二絕緣層。優(yōu)選為，第一絕緣層中的覆蓋底面的部分的厚度被設(shè)定為，薄于第二絕緣層的厚度。通過以這種方式改變絕緣層的厚度，從而能夠同時進行氧化膜的埋入、 及終端部的形成。
在主溝槽內(nèi)部中，于第二絕緣層的上方形成有柵電極。此外，在第一終端溝槽內(nèi)部中，于第一絕緣層的上方形成有導(dǎo)電層。而且，第一絕緣層的覆蓋底面的部分的厚度被設(shè)定為薄于第二絕緣層的厚度。由此，能夠?qū)㈧o電場起電板結(jié)構(gòu)形成于深于柵電極的位置處。于是，由于能夠使靜電場起電板位于更鄰近欲使耗盡層擴張的區(qū)域的位置處，因此能夠更加有效地得到靜電場起電板的效果。
此外，在本申請所公開的半導(dǎo)體裝置中，能夠采取如下的方式，S卩，還具備第二導(dǎo)電型的半導(dǎo)體區(qū)，其被形成于面向半導(dǎo)體基板的表面的范圍內(nèi)，并與主溝槽鄰接，且通過體區(qū)而與漂移區(qū)分離。并且還具備接觸區(qū)，其被形成于體區(qū)的表面上，且與半導(dǎo)體區(qū)導(dǎo)通。 優(yōu)選為，在通過第一終端溝槽而被包圍的區(qū)域的外側(cè)未形成有接觸區(qū)。
在被第一終端溝槽包圍的區(qū)域的外側(cè)，未形成有接觸區(qū)。因此，位于第一終端溝槽的外側(cè)的體區(qū)處于未與任何電極連接的狀態(tài)。因此，能夠使終端區(qū)處于與周圍絕緣的浮動狀態(tài)。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，第一終端溝槽與第二終端溝槽的深度被設(shè)定為相同。由此，能夠通過同一工序，而同時形成第一終端溝槽與第二終端溝槽。 因此，能夠簡化半導(dǎo)體裝置的制造工序。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，第一終端溝槽與鄰接于第一終端溝槽的終端溝槽之間的第一溝槽間距離被設(shè)定為，窄于第一終端溝槽與鄰接于第一終端溝槽的主溝槽之間的第二溝槽間距離。由于在第一終端溝槽和與之鄰接的終端溝槽之間的區(qū)域內(nèi)，未形成有接觸區(qū)，因此被形成在半導(dǎo)體中的耗盡層難以擴張。另一方面，由于在第一終端溝槽與主溝槽之間的區(qū)域內(nèi)，形成有接觸區(qū)，因此被形成在半導(dǎo)體中的耗盡層容易擴張。因此，通過使第一溝槽間距離窄于第二溝槽間距離，從而耗盡層變得容易擴張，進而能夠提高終端區(qū)的耐壓。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，S卩，主溝槽的上部通過第三絕緣層而被封堵。此外，導(dǎo)電層含有鋁。此外，導(dǎo)電層連續(xù)覆蓋如下這些表面，即， 覆蓋第一終端溝槽的底面和側(cè)壁的第一絕緣層的表面、與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)的表面、以及封堵主溝槽的第三絕緣層的表面。此外，在導(dǎo)電層上施加有與被施加于源極電極的電位為相同電位的電位。通過在第一終端溝槽的底面處，隔著第一絕緣層8而形成導(dǎo)電層，從而形成了靜電場起電板結(jié)構(gòu)。此外，導(dǎo)電層也可以作為源極電極而發(fā)揮功能。而且，在導(dǎo)電層上，施加有與施加于源極電極上的電位為相同電位的電位。被施加于源極電極上的電位一般為較為穩(wěn)定的電位(接地電位等)。因此，與向?qū)щ妼邮┘颖皇┘佑跂烹姌O上的電位的情況相比，能夠使靜電場起電板的效果更加穩(wěn)定。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，覆蓋第一終端溝槽的外周側(cè)的側(cè)壁的第一絕緣層的厚度被設(shè)定為，厚于覆蓋第一終端溝槽的內(nèi)周側(cè)的側(cè)壁和底面的第一絕緣層的厚度。在使半導(dǎo)體裝置斷開時，若與施加于柵電極上的電位為相同電位的電位被施加于導(dǎo)電層上，則電場將集中于覆蓋第一終端溝槽的外周側(cè)的側(cè)壁的第一絕緣層上。在本申請所公開的半導(dǎo)體裝置中，由于第一終端溝槽的外周側(cè)的側(cè)壁部分的第一絕緣層的膜厚被增厚，因此能夠緩和對于該部分的電場強度。由此，能夠提高終端區(qū)的耐壓。此外，第一絕緣層的膜厚越增厚，在覆蓋有該第一絕緣層的部分處所產(chǎn)生的應(yīng)力越增大。在本申請所公開的半導(dǎo)體裝置中，第一終端溝槽的內(nèi)周側(cè)的側(cè)壁和底面部分的第一絕緣層的膜厚被設(shè)定得較薄。因此，相比于將覆蓋第一終端溝槽的側(cè)壁和底面的絕緣層全部增厚的情況，能夠減小在第一終端溝槽的內(nèi)周側(cè)的側(cè)壁和底面上產(chǎn)生的應(yīng)力。
此外，在本申請所公開的半導(dǎo)體裝置中，第一絕緣層具備下層絕緣層和上層絕緣層。第一終端溝槽的側(cè)壁和底面被下層絕緣層所覆蓋。在導(dǎo)電層中形成有第一端部。導(dǎo)電層被形成于與第一端部相比靠內(nèi)周側(cè)的區(qū)域內(nèi)。在從垂直上方觀測半導(dǎo)體裝置時，第一端部的位置位于，與被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的、第一絕緣層的表面的位置相比靠內(nèi)周側(cè)的位置處。覆蓋第一終端溝槽的側(cè)壁的下層絕緣層的表面、覆蓋下層絕緣層的表面的導(dǎo)電層的表面和側(cè)壁、以及在與導(dǎo)電層的第一端部相比靠外周側(cè)的區(qū)域內(nèi)覆蓋第一終端溝槽的底面的下層絕緣層的表面，被上層絕緣層所覆蓋。作為下層絕緣層的一個示例，可列舉出填埋主溝槽等的絕緣層。作為上層絕緣層的一個示例，可列舉出被形成在基板與布線之間的層間絕緣膜。在本申請所公開的半導(dǎo)體裝置中，在導(dǎo)電層的第一端部的側(cè)壁、 與第一終端溝槽的外周側(cè)的側(cè)壁上，覆蓋有上層絕緣層。于是，存在于導(dǎo)電層的第一端部與第一終端溝槽的外周側(cè)的側(cè)壁之間的絕緣層的厚度，被增厚與覆蓋上層絕緣層相對應(yīng)的量。因此，由于能夠增厚電場集中的部分的絕緣層的厚度，因此能夠緩和電場強度。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的下層絕緣層的表面起到導(dǎo)電層的第一端部為止的距離為如下的距離，即，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的下層絕緣層的表面起到導(dǎo)電層的第一端部為止的區(qū)域，通過覆蓋導(dǎo)電層的上層絕緣層，而以不存在空隙的方式被填埋的距離。
由于在被覆蓋于第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面、與導(dǎo)電層的第一端部之間未覆蓋有導(dǎo)電層，從而有時會形成有溝槽形狀的區(qū)域。而且，在本申請所公開的半導(dǎo)體裝置中，該溝槽形狀的區(qū)域在被上層絕緣層填埋時，以不存在空隙的狀態(tài)而被填埋。因此，能夠進一步提高緩和電場強度的效果。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的下層絕緣層的表面起到導(dǎo)電層的第一端部為止的距離為，覆蓋導(dǎo)電層的上層絕緣層的厚度的兩倍。在理想的上層絕緣層中，被覆蓋于導(dǎo)電層上的上層絕緣層的厚度、與被覆蓋于第一終端溝槽的外周側(cè)的側(cè)壁和導(dǎo)電層的第一端部上的上層絕緣層的厚度相等。 因此，在本申請所公開的半導(dǎo)體裝置中，在通過上層絕緣層來填埋被覆蓋于第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面、與導(dǎo)電層的第一端部之間的區(qū)域時，能夠形成不存在空隙的狀態(tài)。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，S卩，主溝槽的上部通過第三絕緣層而被封堵。此外，導(dǎo)電層含有鋁。在導(dǎo)電層中形成有第一端部。導(dǎo)電層被形成于與第一端部相比靠內(nèi)周側(cè)的區(qū)域內(nèi)。在從垂直上方觀測所述半導(dǎo)體裝置時，第一端部的位置位于，與被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的、第一絕緣層的表面的位置相比靠內(nèi)周側(cè)的位置處。導(dǎo)電層連續(xù)覆蓋如下這些表面，即，覆蓋第一終端溝槽的底面和側(cè)壁的第一絕緣層的表面、與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)的表面、以及封堵主溝槽的第三絕緣層的表面。在導(dǎo)電層上施加有與被施加于源極電極的電位為相同電位的電位。覆蓋第一終端溝槽的側(cè)壁的第一絕緣層的表面、覆蓋第一絕緣層的表面的導(dǎo)電層的表面和側(cè)壁、以及在與導(dǎo)電層的第一端部相比靠外周側(cè)的區(qū)域內(nèi)覆蓋第一終端溝槽的底面的第一絕緣層的表面，被第四絕緣層所覆蓋。通過在第一終端溝槽的底面上隔著第一絕緣層而形成有導(dǎo)電層，從而形成了靜電場起電板結(jié)構(gòu)。此外，導(dǎo)電層也可以作為源極電極而發(fā)揮功能。由于被施加于源極電極上的電位一般為較為穩(wěn)定的電位(接地電位等)，因此能夠使靜電場起電板的效果更加穩(wěn)定。此外，在本申請所公開的半導(dǎo)體裝置中，第四絕緣層被覆蓋于導(dǎo)電層的第一端部的側(cè)壁、及第一終端溝槽的外周側(cè)的側(cè)壁上。于是，存在于導(dǎo)電層的第一端部與第一終端溝槽的外周側(cè)的側(cè)壁之間的絕緣層的厚度，被增厚與覆蓋第四絕緣層相對應(yīng)的量。因此，由于能夠使電場集中的部分的絕緣層的厚度增厚，因此能夠緩和電場強度。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面起到導(dǎo)電層的第一端部為止的距離為如下的距離，即，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面起到導(dǎo)電層的第一端部為止的區(qū)域，通過覆蓋導(dǎo)電層的第四絕緣層，而以不存在空隙的狀態(tài)被填埋的距離。由于在被覆蓋于第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面、與導(dǎo)電層的第一端部之間， 未覆蓋有導(dǎo)電層，因此有時會形成有溝槽形狀的區(qū)域。而且，在本申請所公開的半導(dǎo)體裝置中，該溝槽形狀的區(qū)域在被第四絕緣層填埋時，以不存在空隙的狀態(tài)被填埋。因此，能夠進一步提高緩和電場強度的效果。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，S卩，在第一終端溝槽的開口部周圍的半導(dǎo)體基板的表面上形成有導(dǎo)電層的端部。而且，在從垂直上方觀測半導(dǎo)體裝置時，存在于第一終端溝槽的外周側(cè)的、導(dǎo)電層的端部的位置位于，與第一終端溝槽的外周側(cè)的側(cè)壁的位置相比靠內(nèi)周側(cè)的位置處。在導(dǎo)電層中產(chǎn)生的電場施加于覆蓋第一終端溝槽的側(cè)壁的第一絕緣層上。這種情況下，電場所施加的區(qū)域的第一絕緣層的厚度與第一終端溝槽的深度相等，從而變厚。由此，由于能夠緩和向第一絕緣層的電場集中，因此能夠提高終端區(qū)的耐壓。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，在位于第一終端溝槽的底面處的漂移區(qū)的至少一部分中，形成有第一導(dǎo)電型的第一擴散層。由此，第一擴散層與漂移區(qū)之間的PN接合部處的耗盡層向漂移區(qū)側(cè)大幅度延伸。因此，高電壓難以進入被覆蓋于第一終端溝槽的側(cè)壁上的第一絕緣層中。由此，能夠緩和被覆蓋于第一終端溝槽的側(cè)壁上的第一絕緣層處的電場集中。
此外，在本申請所公開的半導(dǎo)體裝置中，優(yōu)選為，第二終端溝槽被設(shè)置有多個，在存在于相互鄰接的第二終端溝槽之間的漂移區(qū)的至少一部分中，形成有第一導(dǎo)電型的第二擴散層。通過形成有多個第二終端溝槽，從而殘留成環(huán)狀的第一導(dǎo)電型的區(qū)域作為FLR而使用。此外，由于在第二終端溝槽間形成有第二擴散層，因此第二擴散層與漂移區(qū)的PN接合部處的耗盡層向漂移區(qū)側(cè)延伸。由此，能夠進一步提高使從元件區(qū)的外圍部起延伸的耗盡層向FLR的外側(cè)擴張的效果。因此，能夠進一步可靠地確保終端部的耐壓。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，即，第一擴散層具有第三端部。此外，第一擴散層被形成于與第三端部相比靠內(nèi)周側(cè)的區(qū)域內(nèi)。此外，在從垂直上方觀測半導(dǎo)體裝置時，第三端部的位置位于，與第一終端溝槽的外周側(cè)的側(cè)壁的位置相比靠外周側(cè)的位置處。電場集中于作為第一終端溝槽的底面與第一終端溝槽的外周側(cè)的側(cè)壁之間的接合部的、角部上。而且，在本申請所公開的半導(dǎo)體裝置中，能夠?qū)⒌谝粩U散層形成為，覆蓋該角部。因此，能夠緩和第一終端溝槽的角部處的電場集中。
此外，在本申請所公開的半導(dǎo)體裝置中，可以采取如下的方式，S卩，第一擴散層具有第四端部。第一擴散層被形成于與第四端部相比靠外周側(cè)的區(qū)域內(nèi)。在從垂直上方觀測半導(dǎo)體裝置時，第四端部的位置位于，與第一終端溝槽的內(nèi)周側(cè)的側(cè)壁的位置相比靠外周側(cè)的位置處。當?shù)谝粩U散層被形成為，與存在于與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)接觸時，耗盡層將以第一擴散層為起點而延伸。這種情況下，不能通過靜電場起電板而充分得到使被形成于半導(dǎo)體中的耗盡層擴張的效果。在本申請所公開的半導(dǎo)體裝置中，第一擴散層的第四端部位于與第一終端溝槽的內(nèi)周側(cè)的側(cè)壁的位置相比靠外周側(cè)的位置處。 由此，能夠防止第一擴散層以與存在于相比第一終端溝槽靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)接觸的方式而被形成的情況。因此，能夠充分地得到靜電場起電板的效果。
此外，本申請所公開的半導(dǎo)體裝置的制造方法為制造如下半導(dǎo)體裝置的方法，所述半導(dǎo)體裝置在于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)的半導(dǎo)體基板上，形成有元件區(qū)、及包圍該元件區(qū)的終端區(qū)。在所述半導(dǎo)體裝置中，具備半導(dǎo)體基板，所述半導(dǎo)體基板具有元件區(qū)、及包圍該元件區(qū)的終端區(qū)。在元件區(qū)內(nèi)形成有多個主溝槽。在終端區(qū)內(nèi)形成有包圍元件區(qū)的一個或多個終端溝槽。一個或多個終端溝槽在其最內(nèi)周側(cè)具有第一終端溝槽。在與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的半導(dǎo)體基板中，于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)。該制造方法包括溝槽形成工序，在元件區(qū)內(nèi)形成多個主溝槽，且以包圍元件區(qū)的方式形成從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)的一個或多個終端溝槽，多個所述主溝槽從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)。該制造方法包括絕緣膜形成工序，在半導(dǎo)體基板的表面上形成預(yù)定厚度的絕緣膜。該制造方法包括蝕刻工序，選擇性地將元件區(qū)內(nèi)的絕緣膜蝕刻預(yù)定量。該制造方法包括導(dǎo)電層形成工序，選擇性地在主溝槽內(nèi)部和第一終端溝槽內(nèi)部形成導(dǎo)電層。
在溝槽形成工序中，同時形成了主溝槽與一個或多個終端溝槽。在絕緣膜形成工序中，在主溝槽與終端溝槽雙方的內(nèi)部形成了絕緣膜。在蝕刻工序中，主溝槽內(nèi)的絕緣膜被去除了預(yù)定量。另外，優(yōu)選為，預(yù)定量被設(shè)定為，能夠使在后文所述的導(dǎo)電層形成工序中被填埋于主溝槽內(nèi)的導(dǎo)電層的下端面位于漂移區(qū)與體區(qū)的界面附近的量。在導(dǎo)電層形成工序中,在主溝槽內(nèi)部與第一終端溝槽內(nèi)部雙方形成有導(dǎo)電層。因此,在主溝槽內(nèi)部形成有電極，且在第一終端溝槽的底面上形成有埋入型的靜電場起電板結(jié)構(gòu)。
由此，能夠利用與將填埋有電極的主溝槽形成于元件區(qū)內(nèi)的工序相同的工序,而將埋入型的靜電場起電板形成于終端區(qū)內(nèi)。因此，由于無需具備用于形成埋入型的靜電場起電板的專門的工序，因此能夠簡化半導(dǎo)體裝置的制造工序。
此外，在本申請所公開的半導(dǎo)體裝置的制造方法中，優(yōu)選為，溝槽形成工序形成第一終端溝槽，且形成第二終端溝槽，所述第二終端溝槽包圍第一終端溝槽的外周，并具有與第一終端溝槽相比較窄的寬度，且從體區(qū)的表面起貫穿體區(qū)并到達漂移區(qū)。并且優(yōu)選為，在絕緣膜形成工序中被形成的絕緣膜的預(yù)定厚度為，第二終端溝槽被絕緣膜完全地填充，且第一終端溝槽未被絕緣膜完全地填充的厚度。
通過溝槽形成工序，而同時形成了主溝槽、第一終端溝槽以及第二終端溝槽。通過絕緣膜形成工序，從而在主溝槽、第一終端溝槽以及第二終端溝槽內(nèi)部形成有絕緣膜。而且，第二終端溝槽的寬度被設(shè)定為窄于第一終端溝槽的寬度。因此，當將絕緣膜的預(yù)定厚度設(shè)定為，第二終端溝槽被絕緣膜完全填充，且第一終端溝槽未被絕緣膜完全地填充的厚度時，則能夠通過一次絕緣膜形成工序而同時形成填充有絕緣膜的第二終端溝槽、以及在側(cè)壁和底面上形成有絕緣膜的第一終端溝槽。由此，能夠通過將第二終端溝槽填充的絕緣區(qū)域來對終端區(qū)進行電隔離。而且，能夠?qū)⒃诮K端區(qū)殘留成環(huán)狀的第一導(dǎo)電型的區(qū)域作為FLR 而使用。此外，由于無需具備用于形成第二終端溝槽的專門的工序，因此能夠簡化半導(dǎo)體裝置的制造工序。


圖I為表示本申請的第一實施例的半導(dǎo)體裝置的俯視圖。
圖2為沿著圖I中的II-II線的剖視圖。
圖3為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其I)。
圖4為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其2)。
圖5為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其3)。
圖6為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其4)。
圖7為表不本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其5)。
圖8為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其6)。
圖9為表示本申請的實施例所涉及的半導(dǎo)體裝置的模擬結(jié)果的圖(其I)。
圖10為表示本申請的實施例所涉及的半導(dǎo)體裝置的模擬結(jié)果的圖(其2)。
圖11為表示本申請的實施例所涉及的半導(dǎo)體裝置的改變例的剖視圖。
圖12為表示本申請的第三實施例的半導(dǎo)體裝置的剖視圖。
圖13為表示本申請的第四實施例的半導(dǎo)體裝置的俯視圖。
圖14為沿著圖13中的XIV-XIV線的剖視圖。
圖15為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其I)。
圖16為表示本申請的實施例所涉及的半導(dǎo)體裝置的制造工序的圖(其2)。
圖17為表示本申請的第二實施例的半導(dǎo)體裝置的剖視圖。
圖18為表示本申請的第五實施例的半導(dǎo)體裝置的剖視圖。
具體實施方式
12
預(yù)先列舉以下所要說明的實施例的主要特征。
(特征I)被形成于元件區(qū)內(nèi)的半導(dǎo)體結(jié)構(gòu)為金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)。
(特征2)被形成于元件區(qū)內(nèi)的半導(dǎo)體結(jié)構(gòu)為絕緣柵雙極性晶體管結(jié)構(gòu)。
(特征3)第一導(dǎo)電型的體層通過外延生長的方法而形成。由于SiC與Si相比，雜質(zhì)的擴散系數(shù)較小，因此難以通過雜質(zhì)擴散而形成體層。因此，優(yōu)選通過外延生長來形成體層。由此，由于在半導(dǎo)體基板的整個表面上形成有體區(qū)，因此形成在終端區(qū)內(nèi)，于漂移區(qū)的表面上層疊有體區(qū)的結(jié)構(gòu)。
(特征4)導(dǎo)電層為多晶硅或鋁。多晶硅或鋁為形成柵電極的一般材料。因此，能夠通過共同的工序同時進行柵電極的形成工序與導(dǎo)電層的形成工序。因此，能夠簡化半導(dǎo)體裝置的制造工序。
(特征5)第二擴散層與被層疊于漂移區(qū)的表面上的體區(qū)分離。由此，相比于第二擴散層與體區(qū)相接的情況，能夠?qū)⒌诙U散層形成在漂移區(qū)內(nèi)的更深的位置處。于是，能夠使第二擴散層與漂移區(qū)之間的PN接合部處的耗盡層向漂移區(qū)側(cè)進一步延伸。因此，能夠進一步提高使從元件區(qū)的外圍部起延伸的耗盡層向FLR的外側(cè)擴張的效果。
(特征6)第一終端溝槽、與鄰接于第一終端溝槽的終端溝槽之間的第一溝槽間距離被設(shè)定為，窄于彼此鄰接的主溝槽間的第三溝槽間距離。與彼此鄰接的主溝槽間的區(qū)域相比，在第一終端溝槽、與鄰接于該第一終端溝槽的終端溝槽之間的區(qū)域中，被形成在半導(dǎo)體中的耗盡層難以擴張。因此，通過將第一溝槽間距離設(shè)定為窄于第三溝槽間距離，從而能夠使耗盡層更容易擴張，進而能夠更加有效地發(fā)揮FLR的作用。
(特征7)存在于第一終端溝槽與鄰接于第一終端溝槽的第二終端溝槽之間的、漂移區(qū)的至少一部分處，形成有第一導(dǎo)電型的第三擴散層，第三擴散層與第一擴散層分離。由于形成有第三擴散層，從而在第三擴散層與漂移區(qū)之間的PN接合部處的耗盡層向漂移區(qū)側(cè)延伸。由此，能夠進一步提高使從元件區(qū)的外圍部起延伸的耗盡層向FLR的外側(cè)擴張的效果。因此，能夠更加可靠地確保終端部的耐壓。
實施例I
以下，參照附圖，詳細說明將本發(fā)明具體化了的半導(dǎo)體裝置的第一實施例。圖I為第一實施例的半導(dǎo)體裝置100的俯視圖。圖2為沿著圖I中的II-II線的剖視圖。更確切地講，圖2的沿著I-I線的剖視圖對應(yīng)于圖I。但是，圖I中，省略了對于漂移區(qū)112的剖面線。
如圖I所示，半導(dǎo)體裝置100利用具有外周104的半導(dǎo)體基板102而被制造。半導(dǎo)體基板102被劃分為，嵌入有進行晶體管動作的半導(dǎo)體結(jié)構(gòu)的元件區(qū)105(圖I中的虛線所表示的框X內(nèi))、以及包圍該元件區(qū)105的終端區(qū)107。
在元件區(qū)105內(nèi)，以在圖I中的上下方向延伸的方式而形成有6條主溝槽113。另外，主溝槽113的條數(shù)并不限定于6條，而是能夠設(shè)定為任意的條數(shù)。在終端區(qū)107內(nèi)，形成有沿著外周104而在外周104的內(nèi)側(cè)延伸的3層終端溝槽161 163。終端溝槽161 163形成沿著外周104而環(huán)繞元件區(qū)105 —周的閉合環(huán)狀。
參照圖2，對半導(dǎo)體裝置100的內(nèi)部結(jié)構(gòu)進行說明。半導(dǎo)體裝置100為，使用了碳化硅(以下，簡略地表示為SiC)的半導(dǎo)體裝置。如圖2所示，半導(dǎo)體基板102中，從背面?zhèn)瘸虮砻鎮(zhèn)?從圖中的下側(cè)朝向上側(cè))，依次層疊有η+漏極區(qū)111、η-漂移區(qū)112、P-體區(qū) 141。由于SiC與Si相比，雜質(zhì)的擴散系數(shù)較小，因此難以通過雜質(zhì)擴散而形成體區(qū)141。 因此體區(qū)141通過外延生長法而形成。通過外延生長法，而在半導(dǎo)體基板102的整個表面上形成有體區(qū)141。因此，在終端區(qū)107內(nèi)，也形成在漂移區(qū)112的表面上層疊有體區(qū)的結(jié)構(gòu)。
對元件區(qū)105的結(jié)構(gòu)進行說明。主溝槽113從半導(dǎo)體基板102的表面101起貫穿體區(qū)141而到達漂移區(qū)112。主溝槽113彼此的間隔均等。各個主溝槽113的側(cè)壁被柵極氧化膜所覆蓋。此外，于各個主溝槽113的底面，填埋有氧化膜171a。在各個主溝槽113 中，以通過柵極氧化膜和氧化膜171a而與半導(dǎo)體基板102絕緣的狀態(tài)，填埋有柵電極122。 柵電極122的材料為多晶硅。各個柵電極122從體區(qū)141的表面起貫穿體區(qū)141而到達漂移區(qū)112。
在半導(dǎo)體基板102的表面101中，于與主溝槽113鄰接的位置處，形成有η +源極區(qū)131。此外，在源極區(qū)131彼此的間隙處，形成有ρ+體接觸區(qū)132。在源極區(qū)131與體接觸區(qū)132的表面上形成有源極電極133。源極電極133與源極布線S相連接。另外，在被終端溝槽161所包圍的區(qū)域的外側(cè)，未形成有源極電極133。
柵電極122與柵極布線G相連接。柵電極122中施加有柵電壓。柵電極122與源極電極133及源極布線S絕緣。柵電壓為用于控制是否使電流流向元件區(qū)105的電壓。η + 漏極區(qū)111與漏極布線D相連接。漏極布線D被用于與正電位連接，源極布線S被用于接地。在元件區(qū)105內(nèi)，通過源極區(qū)131、體區(qū)141、漂移區(qū)112、漏極區(qū)111以及柵電極122， 從而形成了縱向型的功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)。
對終端區(qū)107的結(jié)構(gòu)進行說明。在終端區(qū)107內(nèi)，形成有終端溝槽161 163。終端溝槽161被配置于3層的終端溝槽的最內(nèi)周側(cè)。終端溝槽162和163包圍終端溝槽161， 并被配置于終端溝槽161的外周側(cè)。終端溝槽161 163的深度被設(shè)定為彼此相同。此外， 溝槽161 163的深度被設(shè)定為與主溝槽113相同的深度。終端溝槽161 163從半導(dǎo)體基板102的表面101起貫穿體區(qū)141而到達漂移區(qū)112。
終端溝槽161的寬度為寬度Wl。寬度Wl的值例如可以設(shè)定為5 20 ( μ m)的值。終端溝槽162和163的寬度為寬度W2。終端溝槽162和163的寬度W2被設(shè)定為窄于終端溝槽161的寬度Wl的寬度。
對終端溝槽161的結(jié)構(gòu)進行說明。終端溝槽161的側(cè)壁和底面被氧化膜171所覆蓋。此外，在覆蓋終端溝槽161的側(cè)壁和底面的氧化膜171的表面上，形成有埋入電極124。 埋入電極124的材料為多晶硅。因此，埋入電極124由與柵電極122相同的材料而形成。此外，埋入電極124與柵極布線G相連接。因此在埋入電極124上，施加有與柵電極122相同的柵電壓。
當著眼于終端溝槽161的底面部時，構(gòu)成如下結(jié)構(gòu)，S卩，在漂移區(qū)112的表面上，隔著氧化膜171而形成有埋入電極124。由此，在終端溝槽161的底面部上，形成了靜電場起電板結(jié)構(gòu)。此外，終端溝槽161從半導(dǎo)體基板102的表面101起貫穿體區(qū)141而到達漂移區(qū)112。因此，靜電場起電板結(jié)構(gòu)并未被形成于半導(dǎo)體基板102的表面101上，而是形成于漂移區(qū)112附近。即，形成了埋入型的靜電場起電板。
此外，將終端溝槽161的底面上的氧化膜171的厚度定義為厚度Tl。同樣，將主溝槽113的底面上的氧化膜171a的厚度定義為厚度T2。厚度Tl被設(shè)定為，薄于厚度T2。由此，能夠使靜電場起電板結(jié)構(gòu)形成于與柵電極122相比較深的位置處。
此外，對埋入電極124的位置進行說明。在終端溝槽161的開口部外圍的半導(dǎo)體基板102的上表面上，于芯片外側(cè)方向(終端區(qū)107方向)上形成有端部124a，且在芯片內(nèi)側(cè)方向(元件區(qū)105方向)上形成有端部124b。此處，將覆蓋終端溝槽161的側(cè)壁的氧化膜 171的厚度定義為厚度T11。此外，將覆蓋體區(qū)141b的表面的氧化膜171的厚度定義為厚度T12。此外，將終端溝槽161中的芯片外側(cè)方向上的側(cè)壁的位置定義為側(cè)壁位置P1。優(yōu)選為，將端部124a的位置設(shè)定為與側(cè)壁位置Pl相比靠芯片內(nèi)側(cè)方向(圖2右側(cè))的位置處。 而且，更加優(yōu)選為，將端部124a的位置設(shè)定在厚度Tll的范圍內(nèi)。
在埋入電極124中產(chǎn)生有電場。所產(chǎn)生的電場中，相比于端部124b偵彳，端部124a 側(cè)成為較高的電場。在端部124a超過側(cè)壁位置Pl而位于芯片外側(cè)方向(圖2左側(cè))的情況下，在埋入電極124中所產(chǎn)生的電場將施加于覆蓋體區(qū)141b的表面的氧化膜171上。這種情況下，電場所施加的區(qū)域內(nèi)的氧化膜171的厚度變薄為厚度T12。另一方面，在端部124a 位于與側(cè)壁位置Pl相比靠芯片內(nèi)側(cè)方向(圖2右側(cè))的情況下，在埋入電極124中所產(chǎn)生的電場將施加于覆蓋終端溝槽161的側(cè)壁的氧化膜171上。這種情況下，電場所施加的區(qū)域內(nèi)的氧化膜171的厚度與終端溝槽161的深度相等，從而變厚。按照以上方式，由于通過使端部124a的位置位于與側(cè)壁位置Pl相比靠芯片內(nèi)側(cè)方向的位置處，從而能夠使電場所施加的區(qū)域內(nèi)的氧化膜171的厚度變厚，因此能夠緩和向氧化膜171的電場集中。由此，能夠使終端區(qū)107的耐壓提高。
對通過終端溝槽162和163而形成的、FLR (Field Limiting Ring:場限環(huán))結(jié)構(gòu)進行說明。在本申請的半導(dǎo)體裝置100中，通過外延生長法，而使體區(qū)141形成于漂移區(qū) 112的整個表面上。于是，在終端區(qū)107內(nèi)，于漂移區(qū)112的表面上也層疊有體區(qū)141。因此，需要對終端區(qū)107進行電隔離。
終端溝槽162和163具有包圍元件區(qū)105的形狀，并形成于終端區(qū)107內(nèi)。此外， 終端溝槽162和163從體區(qū)141的表面起貫穿體區(qū)141并到達漂移區(qū)112。此外，終端溝槽 162和163被氧化膜171所填充。因此，通過終端溝槽162和163，從而能夠?qū)K端區(qū)107 進行電隔離。
此外，通過形成終端溝槽162和163，從而使ρ型的體區(qū)141b、141c、141d (圖2) 以呈環(huán)狀包圍終端溝槽161的外周的方式而殘留。于是，能夠?qū)埩舫森h(huán)狀的體區(qū)141b、 141c、141d作為FLR而使用。
此外，在被終端溝槽161包圍的區(qū)域的外側(cè)，未形成有源極電極133。因此，位于終端溝槽161的外側(cè)的體區(qū)141b、141c、141d成為未與任何電極連接的狀態(tài)。即，能夠使終端區(qū)107處于與周圍絕緣的浮動狀態(tài)。
對半導(dǎo)體裝置100的動作進行說明。半導(dǎo)體裝置100在如下狀態(tài)下被使用，即，源極布線S被接地而維持在GND電位，并向漏極布線D施加有正電壓的狀態(tài)。當向柵電極122 施加正電壓時，在面向柵電極122的區(qū)域內(nèi)，體區(qū)141a進行反轉(zhuǎn)，而形成溝道，從而源極區(qū) 131與漏極區(qū)111之間導(dǎo)通。若不向柵電極122施加正電壓，則電流不會在源極區(qū)131與漏極區(qū)111之間流通。由此，半導(dǎo)體裝置100進行晶體管動作。
利用圖9和圖10，對通過埋入型的靜電場起電板結(jié)構(gòu)而產(chǎn)生的耐壓提高的效果進行說明。圖9和圖10為，關(guān)于元件區(qū)與終端區(qū)的邊界附近的截面中的、耗盡層的擴張的模擬結(jié)果。
圖9所示的半導(dǎo)體裝置IOOe具有在終端區(qū)107e (圖9左側(cè))內(nèi)形成有8條終端溝槽162e的結(jié)構(gòu)。終端溝槽162e為填充有氧化膜的溝槽。此外,在終端溝槽162e彼此之間形成有7個作為FLR而發(fā)揮功能的體區(qū)141e。
另一方面，圖10的半導(dǎo)體裝置IOOf具有在終端區(qū)107f (圖10左側(cè))的最內(nèi)周形成有終端溝槽161f的結(jié)構(gòu)。終端溝槽161f為具有埋入靜電場起電板結(jié)構(gòu)的溝槽。此外， 在終端溝槽161f的外周側(cè)，形成有5條終端溝槽162f。終端溝槽162f為填充有氧化膜的溝槽。此外，在終端溝槽161f的外周側(cè)，形成有5個作為FLR而發(fā)揮功能的體區(qū)141f。
此外，本申請中，對在柵電壓的開關(guān)斷開后，耗盡層伸展的狀態(tài)實施模擬。此外，對向半導(dǎo)體裝置100施加反向偏置電壓的情況實施模擬。另外，在半導(dǎo)體裝置IOOe與IOOf 中，漂移層濃度、漂移層厚度、溝槽深度、外加電壓等其他的模擬條件被設(shè)定為相同的條件。 因此，半導(dǎo)體裝置IOOe與IOOf的不同點在于有無終端溝槽161f。
在圖9和圖10中，空白的區(qū)域表示耗盡層。在半導(dǎo)體裝置IOOf (圖10)中，與半導(dǎo)體裝置IOOe (圖9)相比，耗盡層更向終端區(qū)107f側(cè)擴張。其原因在于，在圖10的半導(dǎo)體裝置IOOf中，通過終端溝槽161f的埋入型的靜電場起電板結(jié)構(gòu)，而促進了漂移區(qū)112內(nèi)的耗盡化。而且，耗盡化的面積越擴張，源漏耐壓越高。通過以上方式可知，通過埋入型的靜電場起電板，可得到使在漂移區(qū)112內(nèi)形成的耗盡層擴張，從而防止電場集中的效果。而且，可知，提高了元件區(qū)終端部附近的耐壓。
對本申請的第一實施例所涉及的半導(dǎo)體裝置100的效果進行說明。例如，在半導(dǎo)體基板使用SiC的情況下，由于與Si相比帶隙較大，因此相對介電常數(shù)較小，從而耗盡層難以擴張。因此，即使在SiC制的半導(dǎo)體裝置的表面上設(shè)置靜電場起電板結(jié)構(gòu)，也難以得到如通過Si制的半導(dǎo)體裝置所得到的這種耐壓提高效果。但是，在本申請的半導(dǎo)體裝置100中， 形成了埋入型的靜電場起電板。由此，能夠在欲使耗盡層擴張的區(qū)域的附近形成靜電場起電板。因此，即使在使用耗盡層難以擴張的SiC的情況下，也能夠通過靜電場起電板，而得到使被形成在半導(dǎo)體中的耗盡層擴張，從而防止電場集中的效果。因此，能夠可靠地確保元件區(qū)105的終端部的耐壓。
此外,通過形成有終端溝槽162和163，從而使ρ型的體區(qū)141b、141c、141d以呈環(huán)狀包圍終端溝槽161的外周的方式而殘留。于是，能夠?qū)埩舫森h(huán)狀的體區(qū)作為FLR而使用。由此，即使是在終端區(qū)107的漂移區(qū)112的表面上層疊有體區(qū)141的結(jié)構(gòu)，也能夠形成 FLR0因此，能夠通過FLR，而實施對元件區(qū)終端部的電場緩和。
接下來，利用圖3至圖8，對半導(dǎo)體裝置100的制造工序進行說明。圖3至圖8為沿著圖I中的II-II線的剖視圖。首先，在漂移區(qū)112上，通過外延生長而形成有體區(qū)141。 由此，制造出圖3所示這種半導(dǎo)體基板102，所述半導(dǎo)體基板102在漂移區(qū)112上具有外延層的體區(qū)141。此外，形成源極區(qū)131和體接觸區(qū)132。
接下來，在該半導(dǎo)體基板102的表面101上，通過CVD (Chemical VaporDeposition :化學(xué)氣相沉積)法而形成氧化膜層，并在氧化膜層的上表面上形成抗蝕劑層。然后，通過光蝕刻技術(shù)，而在氧化膜層上形成與主溝槽113、終端溝槽161 163相對應(yīng)的開口部。另外，光蝕刻技術(shù)指，從光刻法到RIE(Reactive Ion Etching :反應(yīng)離子刻蝕)等的蝕刻為止的一系列的處理。由于光蝕刻技術(shù)中可以使用現(xiàn)有公知的方法，因此此處省略詳細的說明。接下來，將氧化膜層作為掩膜，而實施對體區(qū)141和漂移區(qū)112的干蝕刻。由此，如圖4所示，在元件區(qū)105內(nèi)形成了多個主溝槽113，并在終端區(qū)107內(nèi)形成了終端溝槽161 163。此外，由于主溝槽113、終端溝槽161 163全部被設(shè)定為相同的深度, 因此能夠同時形成這些溝槽。因此，由于無需用于形成終端溝槽161 163的追加工序，從而能夠簡化半導(dǎo)體裝置100的制造工序。
接下來，如圖5所示，通過CVD法，從而在半導(dǎo)體基板102的表面101的整個面上， 堆積預(yù)定厚度的氧化膜171。由此，在主溝槽113和終端溝槽161 163的內(nèi)部，填埋有氧化膜171。氧化膜171例如可以將TEOS (TetraEthyl Ortho Silicate :正硅酸乙酯)、BPSG (Boron Phosphor Silicate Glass :硼憐娃玻璃)、S0G (Spin on Glass :旋涂玻璃)作為原料而使用。
對氧化膜171的膜厚的決定方法進行說明。終端溝槽162和163的寬度W2被設(shè)定為，窄于終端溝槽161的寬度W1。此外，主溝槽113的寬度W3被設(shè)定為，窄于終端溝槽 161的寬度W1。因此，氧化膜171的膜厚只需被設(shè)定為，主溝槽113、終端溝槽162和163被完全填埋而終端溝槽161未被徹底填埋的厚度即可。由此，能夠通過一次氧化膜形成工序而同時形成填充有氧化膜171的主溝槽113、終端溝槽162和163、以及于側(cè)壁和底面上形成有氧化膜171的終端溝槽161。
此外，終端溝槽161的元件區(qū)105側(cè)(圖2右側(cè))由于存在源極電極133，因此成為源極電位。另一方面，終端溝槽161的終端區(qū)107側(cè)(圖2左側(cè))由于不存在源極電極133， 因此成為高電位狀態(tài)。因此，優(yōu)選為，氧化膜171的膜厚為，能夠承受在終端溝槽161中產(chǎn)生的電場的厚度。氧化膜171的膜厚例如也可以被設(shè)定為I Um)的值。接下來，如圖6所示，在半導(dǎo)體基板102的表面中的終端區(qū)107上，形成抗蝕劑層201。而且，將抗蝕劑層201 作為掩膜，而進行對氧化膜171的蝕刻。由此，使元件區(qū)105內(nèi)的體區(qū)141的表面露出。此外，實施對被填充于主溝槽113內(nèi)的氧化膜171a的高度調(diào)節(jié)。此處，優(yōu)選為，氧化膜171a 的高度被調(diào)節(jié)為如下的高度，即，在后述的多晶硅沉積工序中，使被填埋于主溝槽113中的柵電極122的下端面，位于漂移區(qū)112與體區(qū)141的界面附近的高度。此外，終端區(qū)107的氧化膜171由于被抗蝕劑層201所保護，因此未被實施蝕刻。在氧化膜171a的高度調(diào)節(jié)結(jié)束時，去除抗蝕劑層201。
如圖7所示，在主溝槽113的壁面上，通過熱氧化工序而形成有熱氧化膜。由此， 形成了柵極氧化膜。
接下來，在半導(dǎo)體基板102的表面上沉積多晶硅。而且，通過光蝕刻技術(shù)，而去除了主溝槽113和終端溝槽161以外的部分的多晶硅。因此，如圖8所示，通過使主溝槽113 被多晶硅填充，從而形成了柵電極122。此外，通過將多晶硅沉積于終端溝槽161的側(cè)壁和底面，從而形成了埋入電極124。由此，能夠通過一次電極形成工序而同時形成柵電極122 與埋入電極124。
對多晶硅的膜厚的決定方法進行說明。終端溝槽161的開口寬度W4被設(shè)定為，寬于主溝槽113的開口寬度W5。因此，多晶硅的膜厚只需被設(shè)定為，主溝槽113被完全填埋， 而終端溝槽161未被徹底填埋的厚度即可。
另外，在形成埋入電極124時，由于終端溝槽161內(nèi)部未被多晶硅完全填充，因此形成了槽部125。槽部125只需由BPSG膜或SOG膜等填埋即可。最后，通過形成源極電極和漏極電極，從而完成了圖2所示的半導(dǎo)體裝置100。
對通過本申請的半導(dǎo)體裝置100的制造工序而得到的效果進行說明。在本申請的制造工序中，能夠利用一次蝕刻工序而同時形成多個主溝槽113、終端溝槽161 163。此外，能夠利用一次氧化膜形成工序而同時形成如下工序，即，由氧化膜完全填埋主溝槽113、 終端溝槽162和163的工序，以及使氧化膜堆積于終端溝槽161的側(cè)壁和底面上的工序。此外，能夠利用一次電極形成工序而同時形成柵電極122與埋入電極124。因此，由于無需用于形成終端溝槽161 163的追加工序，從而能夠簡化半導(dǎo)體裝置100的制造工序。
實施例2
對第二實施例所涉及的半導(dǎo)體裝置IOOg進行詳細說明。如圖17所示，在半導(dǎo)體裝置IOOg中，終端溝槽161的側(cè)壁和底面被氧化膜171和層間絕緣層172所覆蓋。此外， 主溝槽113的上部被層間絕緣層172b所覆蓋。而且，以連續(xù)覆蓋如下表面的方式，而形成有金屬膜174，所述表面為，覆蓋終端溝槽161的底面和側(cè)壁的層間絕緣層172的表面、與終端溝槽161相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)141a的表面、封堵主溝槽113的層間絕緣層172b 的表面。此外，金屬膜174與源極電極(未圖示)相連接，從而施加有源極電壓。作為金屬膜 174的一個示例，可以列舉鋁。另外，金屬膜174能夠使用含有鋁的合金或銅等各種的金屬。
施加有柵電壓的柵電極122、與施加有源極電壓的金屬膜174通過層間絕緣層 172b而被電絕緣。層間絕緣層172b中，在圖17的縱深方向上的某個截面處，形成有使柵電極122的表面露出的接觸孔。此外，經(jīng)由這些接觸孔而形成有與柵電極122連接的柵電極 (未圖示)。
對終端溝槽161的結(jié)構(gòu)進行說明。終端溝槽161的側(cè)壁和底面被氧化膜171和層間絕緣層172所覆蓋。此外，在覆蓋終端溝槽161的側(cè)壁和底面的層間絕緣層172的表面上形成有金屬膜174。另外，由于圖17所示的內(nèi)部結(jié)構(gòu)的其他結(jié)構(gòu)與圖2所示的內(nèi)部結(jié)構(gòu)相同，因此此處省略說明。
對本申請的第二實施例所涉及的半導(dǎo)體裝置IOOg的效果進行說明。當著眼于終端溝槽161的底面部時，形成在漂移區(qū)112的表面上，隔著氧化膜171和層間絕緣層172而形成有作為埋入電極而發(fā)揮功能的金屬膜174的結(jié)構(gòu)。由此，能夠在終端溝槽161的底面部形成靜電場起電板結(jié)構(gòu)。因此，與第一實施例所涉及的半導(dǎo)體裝置100 (圖2)相同，能夠在欲使耗盡層擴張的區(qū)域的附近形成靜電場起電板。因此，即使在使用耗盡層難以擴張的 SiC的情況下，也能夠通過靜電場起電板，而得到使被形成在半導(dǎo)體中的耗盡層擴張，從而防止電場集中的效果。
此外，在第二實施例所涉及的半導(dǎo)體裝置IOOg (圖17)中，在作為埋入電極而發(fā)揮功能的金屬膜174上，施加有源極電壓。源極電壓一般為較為穩(wěn)定的電位(接地電位等)。 另一方面，柵電壓為在導(dǎo)通電位和斷開電位之間變動的電位。因此，相比于向金屬膜174施加?xùn)烹妷旱那闆r，能夠使靜電場起電板的效果更加穩(wěn)定。
實施例3
對第三實施例所涉及的半導(dǎo)體裝置IOOb進行詳細說明。
如圖12所示，在半導(dǎo)體裝置IOOb中，終端溝槽161的側(cè)壁和底面被氧化膜171所覆蓋。此外，在覆蓋終端溝槽161的側(cè)壁和底面的氧化膜171的表面上，形成有埋入電極124c。埋入電極124c的材料為多晶硅。此外，埋入電極124c與柵極布線G相連接。
對埋入電極124c的形成位置進行說明。在埋入電極124c上，形成有端部124d。 此處，當從垂直上方觀測半導(dǎo)體裝置IOOb時，將被覆蓋于終端溝槽161的芯片外側(cè)方向(終端區(qū)107方向)的側(cè)壁上的氧化膜171的表面的位置定義為位置P2。端部124d的位置位于與位置P2相比靠芯片內(nèi)側(cè)方向的位置處。而且，埋入電極124c被形成于與端部124d相比靠芯片內(nèi)側(cè)方向(元件區(qū)105方向)的區(qū)域內(nèi)。
此外，被形成于終端溝槽161的側(cè)壁上的埋入電極124c的表面、被形成于終端溝槽161的底面上的埋入電極124c的表面和端部124d、在與端部124d相比靠芯片外側(cè)方向的區(qū)域內(nèi)覆蓋終端溝槽161的底面的氧化膜171的表面、與終端溝槽161相比靠芯片外側(cè)方向的區(qū)域內(nèi)的半導(dǎo)體基板102的表面101，被層間絕緣層172所覆蓋。層間絕緣層172為， 被形成于基板與布線之間的絕緣層。作為層間絕緣層172的一個示例，可以列舉BPSG膜。
在位置P2、與埋入電極124c的端部124d之間，由于未覆蓋有埋入電極124c，因此形成了溝槽形狀的區(qū)域。而且，對于從位置P2到埋入電極124c的端部124d的距離D5，只需決定為，該溝槽形狀的區(qū)域在不存在空隙的狀態(tài)下被層間絕緣層172填埋即可。具體而言，距離D5通過層間絕緣層172的臺階覆蓋率而被決定。臺階覆蓋率為，被覆蓋于溝槽的側(cè)壁上的層間絕緣層172的厚度相對于被覆蓋于溝槽的底面上的層間絕緣層172的厚度的比例。在典型的層間絕緣層172中，臺階覆蓋率為100%，可以認為被覆蓋于溝槽的底面和側(cè)壁上的膜厚相等。這種情況下，當將覆蓋位于終端溝槽161底面上的埋入電極124c的層間絕緣層172的厚度定義為厚度T21時，優(yōu)選為，距離D5被設(shè)為厚度T21的兩倍。另外，在臺階覆蓋率降低(與溝槽底面的覆蓋厚度相比溝槽側(cè)壁的覆蓋厚度變薄)的情況下，根據(jù)臺階覆蓋率來決定距離D5。例如，在臺階覆蓋率為80 ( % )的情況下，只需將距離D5設(shè)定為厚度T21的I. 6倍即可。由此，能夠進一步提高緩和電場強度的效果。
此外，將覆蓋終端溝槽161的芯片外側(cè)方向上的側(cè)壁的氧化膜171和層間絕緣層 172合計的厚度定義為厚度T22。厚度T22被設(shè)定為，厚于厚度Tl (終端溝槽161的底面上的氧化膜171的厚度)和厚度Tll (覆蓋終端溝槽161的側(cè)壁的氧化膜171的厚度)。另外， 由于圖12所示的內(nèi)部結(jié)構(gòu)的其他結(jié)構(gòu)與圖2所示的內(nèi)部結(jié)構(gòu)相同，因此此處省略說明。
對本申請的第三實施例所涉及的半導(dǎo)體裝置IOOb的效果進行說明。
當使半導(dǎo)體裝置IOOb斷開時，若與施加于柵電極122的電位為相同電位的電位被施加于埋入電極124c，則電場集中于覆蓋終端溝槽161的芯片外側(cè)方向上的側(cè)壁的絕緣層上。
但是，在本申請的半導(dǎo)體裝置IOOb中，終端溝槽161的芯片外側(cè)方向上的側(cè)壁部分的絕緣層的厚度，被增厚與覆蓋層間絕緣層172相對應(yīng)的量。S卩，終端溝槽161的芯片外側(cè)方向上的側(cè)壁部分的絕緣層(氧化膜171和層間絕緣層172)的厚度T22被設(shè)定為，厚于厚度Tl和厚度T11。由此，能夠緩和對于覆蓋終端溝槽161的芯片外側(cè)方向上的側(cè)壁的絕緣層的電場強度。因此，能夠提高終端區(qū)107的耐壓。
此外，層間絕緣層172為，為了在半導(dǎo)體裝置IOOb上制作布線等而必不可少的膜。 而且，在本申請的半導(dǎo)體裝置IOOb中，還將層間絕緣層172作為終端溝槽161的芯片外側(cè)方向上的側(cè)壁部分的絕緣層而使用。因此，由于無需為了增厚終端溝槽161的芯片外側(cè)方向上的側(cè)壁的絕緣層而追加專門的工序，因此能夠簡化半導(dǎo)體裝置IOOb的制造工序。
此外，在從位置P2到埋入電極124c的端部124d之間，形成有未覆蓋有埋入電極 124c的區(qū)域。而且，在本申請所公開的半導(dǎo)體裝置IOOb中，位置P2與端部124d之間的距離D5被設(shè)定為厚度T21的兩倍。由此，當在位置P2與端部124d之間的區(qū)域內(nèi)填埋層間絕緣層172時，能夠不易形成空隙。因此，能夠進一步提高緩和對于絕緣層的電場強度的效果O
此外，絕緣層的膜厚變得越厚，緩和電場的能力也越提高。但是，直接覆蓋于終端溝槽161上的絕緣層變得越厚,施加于終端溝槽161上的應(yīng)力越增大。在本申請所公開的半導(dǎo)體裝置IOOb中，僅將被直接覆蓋于終端溝槽161的芯 片外側(cè)方向的側(cè)壁上的絕緣層的厚度T22設(shè)定為，厚于被直接覆蓋于底面部分上的氧化膜171的厚度Tl、以及被直接覆蓋于芯片內(nèi)側(cè)方向的側(cè)壁上的氧化膜171的厚度T11。因此，能夠僅通過使電場集中的部分的絕緣層的厚度增厚從而實施電場緩和，且對于電場不集中的部分，通過使絕緣層減薄從而減小應(yīng)力。因此，能夠同時實現(xiàn)緩和電場以及減小應(yīng)力的效果。
實施例4
對第四實施例所涉及的半導(dǎo)體裝置IOOc進行詳細說明。如圖14所示，在位于終端溝槽161的底面的漂移區(qū)112內(nèi)，形成有擴散層261。如后文所述，擴散層261為用于實施電場緩和的擴散層。擴散層261上形成有端部261a和端部261b。端部261a位于與側(cè)壁位置Pl (終端溝槽161中的芯片外側(cè)方向上的側(cè)壁的位置)相比靠芯片外側(cè)方向的位置處。 此外，將終端溝槽161中的芯片內(nèi)側(cè)方向上的側(cè)壁的位置定義為側(cè)壁位置P3。端部261b位于與側(cè)壁位置P3相比靠芯片外側(cè)方向的位置處。由此，在從垂直上方觀測半導(dǎo)體裝置IOOc 時，擴散層261被形成為，覆蓋角部Cl (終端溝槽161的底面與終端溝槽161的芯片外側(cè)方向上的側(cè)壁之間的接合部)。
此外，在存在于相互鄰接的終端溝槽162與163之間的漂移區(qū)112內(nèi)，形成有P型的擴散層263。擴散層263與體區(qū)141c分離。此外,擴散層263的端部263a被設(shè)置于深于終端溝槽162和163的底面的位置處。此外，在存在于終端溝槽161、與同終端溝槽161鄰接的終端溝槽162之間的漂移區(qū)112內(nèi)，形成有ρ型的擴散層262。擴散層262與體區(qū)141b 分離。此外，擴散層262也與擴散層261分離。如后文所述，擴散層262和263為用于提高終端區(qū)107的耐壓的擴散層。另外，由于圖14所示的內(nèi)部結(jié)構(gòu)的其他結(jié)構(gòu)與圖2所示的內(nèi)部結(jié)構(gòu)相同，因此此處省略說明。
利用圖13的半導(dǎo)體裝置IOOc的俯視圖，對擴散層261 263的布局進行說明。擴散層261以沿著終端溝槽161的芯片外側(cè)方向上的側(cè)壁延伸的方式而形成。此外，擴散層 262以在終端溝槽161與162之間沿著終端溝槽161延伸的方式而形成。此外，擴散層263 以在終端溝槽162與163之間沿著終端溝槽162延伸的方式而形成。擴散層261 263被形成為，沿著外周104而圍繞元件區(qū)105 —周的閉合環(huán)狀。
對通過形成擴散層261而得到的效果進行說明。當使半導(dǎo)體裝置IOOb斷開時，電場將集中于覆蓋終端溝槽161的芯片外側(cè)方向上的側(cè)壁的氧化膜171。在本申請所公開的半導(dǎo)體裝置IOOc中，擴散層261與漂移區(qū)112之間的PN接合部處的耗盡層向漂移區(qū)112側(cè)大幅度延伸。因此，因漏極電壓的影響而形成的高電壓不易進入被覆蓋于終端溝槽161的芯片外側(cè)方向側(cè)壁上的氧化膜171中。由此，能夠緩和被覆蓋于終端溝槽161的側(cè)壁上的氧化膜171上的電場集中。
此外，電場尤其集中于作為終端溝槽161的底面與終端溝槽161的芯片外側(cè)方向上的側(cè)壁之間的接合部的角部Cl。在本申請所公開的半導(dǎo)體裝置IOOc中，擴散層261被形成為，覆蓋該角部Cl。因此，能夠有效地緩和終端溝槽161的角部Cl上的電場集中。
此外，對通過形成擴散層262和263而得到的效果進行說明。在半導(dǎo)體裝置IOOc 中，通過形成終端溝槽162和163，從而使殘留成環(huán)狀的體區(qū)141b、141c、141d作為FLR而被使用。而且，通過形成擴散層262和263，從而擴散層262及263、與漂移區(qū)112之間的PN 接合部處的耗盡層向漂移區(qū)112側(cè)延伸。由此，能夠進一步提高使從元件區(qū)105的外圍部起延伸的耗盡層向FLR的外側(cè)擴張的效果。因此，能夠更加可靠地確保終端區(qū)107的耐壓。
此外，若擴散層261被形成為，與存在于與終端溝槽161相比靠芯片內(nèi)側(cè)方向的區(qū)域內(nèi)的體區(qū)141a接觸，則耗盡層將以擴散層261為起點而延伸。這種情況下，耗盡層將以位于與終端溝槽161的埋入電極124相比靠芯片外側(cè)的、擴散層261的端部261a的附近為起點而延伸。于是，難以得到例如使從元件區(qū)105的外圍部起延伸的耗盡層向FLR的外側(cè)擴張的、終端溝槽161的靜電場起電板結(jié)構(gòu)的效果。但是，在本申請所公開的半導(dǎo)體裝置IOOc 中，擴散層261的端部261b位于與側(cè)壁位置P3相比靠芯片外側(cè)方向的位置處。由此，能夠可靠地防止擴散層261以與體區(qū)141a接觸的方式而形成的情況。因此，能夠充分地得到終端溝槽161的靜電場起電板的效果。
此外，在本申請所公開的半導(dǎo)體裝置中，由于擴散層262、263與體區(qū)141b、141c分離，從而與同兩者接觸的情況相比，能夠在漂移區(qū)112內(nèi)的更深的位置處形成擴散層262和 263。于是，能夠使擴散層262及263、與漂移區(qū)112之間的PN接合部處的耗盡層向漂移區(qū) 112側(cè)更深地延伸。因此，能夠進一步提高使從元件區(qū)105的外圍部起延伸的耗盡層向FLR 的外側(cè)擴張的效果。此外，如擴散層263的端部263a所示，當端部263a存在于與終端溝槽 162和163的底面相比更深的位置處時，能夠進一步提高使耗盡層向FLR的外側(cè)擴張的效果，且能夠進一步緩和向終端溝槽162和163的底部的電場集中。
接下來，利用圖15和圖16，對半導(dǎo)體裝置IOOb中的、擴散層261 263的制造工序進行說明。首先，在漏極區(qū)111的表面上，通過外延生長法而形成有漂移區(qū)112。此外， 在漂移區(qū)112的表面上形成有掩膜層210。然后，通過光蝕刻技術(shù)，而在掩膜層210上形成對應(yīng)于擴散層261 263的開口部。接下來，將掩膜層210作為掩膜，而進行離子注入。由此，如圖15所示，制作出在漂移區(qū)112內(nèi)形成有擴散層261 263的半導(dǎo)體基板102。
之后，掩膜層210被剝離。而且，在漂移區(qū)112上，通過外延生長而形成體區(qū)141。 由此，制作出圖16所示的半導(dǎo)體基板102。另外，由于圖16以后的制造工序與圖4至圖8 的制造工序相同，因此此處省略詳細的說明。
SiC與Si相比，雜質(zhì)的擴散系數(shù)較小。因此，在采用SiC的情況下，難以通過離子注入而在距基板表面較深的位置處形成擴散層。在本申請的制造工序中，在從漂移區(qū)112 的表面進行離子注入而形成了擴散層261 263后，通過外延生長，而在漂移區(qū)112表面上形成體區(qū)141。因此，相比于從體區(qū)141的表面進行離子注入的情況，能夠在距基板表面更深的位置處形成擴散層。
此外，有時會在位于主溝槽113的底面上的漂移區(qū)112內(nèi)形成擴散層。該情況下， 在多個主溝槽113的底部形成擴散層的工序中，能夠同時形成擴散層261 263。因此，無需用于形成擴散層261 263的追加工序，從而能夠簡化半導(dǎo)體裝置IOOb的制造工序。
實施例5
對第五實施例所涉及的半導(dǎo)體裝置IOOh進行詳細說明。如圖18所示，在半導(dǎo)體裝置IOOh中，終端溝槽161的側(cè)壁和底面被氧化膜171和層間絕緣層172所覆蓋。此外， 主溝槽113的上部被層間絕緣層172b所覆蓋。而且，金屬膜174被形成為，連續(xù)覆蓋終端溝槽161、與終端溝槽161相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)141a的表面、和封堵主溝槽113的層間絕緣層172b的表面。此外，金屬膜174與源極電極(未圖示)連接，并施加有源極電壓。
對終端溝槽161中的、金屬膜174的形成位置進行說明。金屬膜174上形成有端部174d。此處，當從垂直上方觀測半導(dǎo)體裝置IOOh時，將被覆蓋于終端溝槽161的芯片外側(cè)方向(終端區(qū)107方向)的側(cè)壁上的層間絕緣層172的表面的位置定義為位置P4。端部 174d的位置位于與位置P4相比靠芯片內(nèi)側(cè)方向的位置處。
此外，被形成于終端溝槽161的側(cè)壁上的金屬膜174的表面、被形成于終端溝槽 161的底面上的金屬膜174的表面和端部174d、以及在與端部124d相比靠芯片外側(cè)方向的區(qū)域內(nèi)覆蓋終端溝槽161的底面的層間絕緣層172的表面，被絕緣層175所覆蓋。絕緣層 175為，用于保護半導(dǎo)體裝置IOOh的表面免受外部的損傷的層。作為絕緣層175的一個示例，可以列舉聚酰亞胺膜。另外，由于圖18所示的內(nèi)部結(jié)構(gòu)的其他結(jié)構(gòu)與圖17所示的內(nèi)部結(jié)構(gòu)相同，因此此處省略說明。
對本申請的第五實施例所涉及的半導(dǎo)體裝置IOOh的效果進行說明。在本申請的半導(dǎo)體裝置IOOh中，終端溝槽161的芯片外側(cè)方向上的側(cè)壁部分的絕緣層的厚度，被增厚與覆蓋絕緣層175相對應(yīng)的量。S卩，終端溝槽161的芯片外側(cè)方向上的側(cè)壁部分的絕緣層 (氧化膜171、層間絕緣層172和絕緣層175)的厚度T32被設(shè)定為，厚于厚度Tl和厚度T31。 由此，能夠緩和對于覆蓋終端溝槽161的芯片外側(cè)方向上的側(cè)壁的絕緣層的電場強度。因此，能夠提高終端區(qū)107的耐壓。
另外，由于第五實施例所涉及的半導(dǎo)體裝置IOOh的其他效果與第三實施例所涉及的半導(dǎo)體裝置IOOb (圖12)相同，因此此處省略詳細說明。
以上，對本發(fā)明的具體示例進行了詳細說明，但這些具體示例僅為例示，并非對權(quán)利要求的范圍進行限定的內(nèi)容。權(quán)利要求書中所記載的技術(shù)中，包括對以上所例示的具體示例進行各種變形、變更的內(nèi)容。
圖11中示出了本申請所涉及的半導(dǎo)體裝置的改變例。圖11中，將終端溝槽161與 162之間的區(qū)域定義為區(qū)域Al。此外，將終端溝槽162與163之間的區(qū)域定義為區(qū)域A2。 此外，將區(qū)域Al和A2的寬度，分別定義為終端溝槽間距離Dl和D2。同樣，將終端溝槽161 與主溝槽113之間的區(qū)域定義為區(qū)域A3。此外，將主溝槽113間的區(qū)域定義為區(qū)域A4。此外，將區(qū)域A3和A4的寬度分別定義為主溝槽間距離D3和D4。在圖11所示的半導(dǎo)體裝置中，終端溝槽間距離Dl和D2被設(shè)定為，窄于主溝槽間距離D3和D4。
在區(qū)域A3和A4內(nèi)，于體區(qū)141a的表面上，形成有體接觸區(qū)132。另一方面，在區(qū)域Al和A2內(nèi)，于體區(qū)141b和141c中，未形成有任何區(qū)。因此，區(qū)域Al和A2與形成有體接觸區(qū)132的區(qū)域A3和A4相比，被形成于半導(dǎo)體中的耗盡層難以擴張。因此，通過使終端溝槽間距離Dl和D2窄于主溝槽間距離D3和D4，從而使耗盡層易于在區(qū)域Al和A2內(nèi)擴張，進而提高源漏耐壓。由此，能夠提高終端區(qū)107的耐壓。
對于僅增厚覆蓋終端溝槽161的側(cè)壁的絕緣層的膜厚的方法而言，可以列舉出多22種。例如，在圖5的流程中，可以在將氧化膜171堆積于半導(dǎo)體基板102的表面101的整個面上之后，追加RIE等各向異性蝕刻。由此，能夠在將覆蓋終端溝槽161的側(cè)壁的氧化膜 171的厚度維持為固定的同時，通過回蝕刻而僅使覆蓋終端溝槽161的底面的氧化膜171或覆蓋半導(dǎo)體基板102的表面101的氧化膜171的厚度變薄。
此外，在漂移區(qū)112中形成擴散層261 263的方法存在多種方法。例如，在漂移區(qū)112的表面上，通過外延生長法而形成擴散層。而且，通過光蝕刻技術(shù)，而將擴散層圖案形成為對應(yīng)于擴散層261 263的形狀。之后，通過外延生長法，而再次形成漂移區(qū)112，從而能夠在漂移區(qū)112內(nèi)形成擴散層261 263。
此外，無需形成全部的擴散層261 263，而可以僅形成擴散層261。此外，對于擴散層262與263，也可以僅形成其中的某一個。此外，擴散層262和263各自可以與體區(qū) 141b和141c接觸。
此外，能夠同時實施第三實施例所說明的技術(shù)、與第四實施例所說明的技術(shù)。由此，能夠進一步提高半導(dǎo)體裝置的耐壓。
所使用的半導(dǎo)體并不限定于SiC。也可以為GaN、GaAs等其他種類的半導(dǎo)體。此外，雖然本實施方式對功 率金屬氧化物半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)進行了說明，當并不限定于該方式。將本申請的技術(shù)應(yīng)用于絕緣柵雙極性晶體管結(jié)構(gòu)中，也能夠得到同樣的效果。
此外，雖然在本申請的半導(dǎo)體裝置100中，形成了一條具有埋入型的靜電場起電板結(jié)構(gòu)的終端溝槽161，但并不限定于該數(shù)量。越增加終端溝槽161的數(shù)量，越能夠提高耐壓。此外，雖然在本申請的半導(dǎo)體裝置100中，形成有兩條填充有氧化膜171的終端溝槽162 和163，但并不限定于該數(shù)量。越增加終端溝槽162和163的數(shù)量，越能夠提高耐壓。另一方面，越增加終端溝槽161 163的數(shù)量，終端區(qū)107的空間越擴大，從而造成了對半導(dǎo)體裝置100整體的小型化的阻礙。因此，優(yōu)選為，終端溝槽161 163的數(shù)量根據(jù)所需的耐壓來決定。
此外，對于各個半導(dǎo)體區(qū)，也可以對P型與N型進行切換。此外，對于絕緣區(qū)域，并不限定于氧化膜，既可以為氮化膜等其他種類的絕緣膜，也可以為復(fù)合膜。
另外，并不限定于在一張半導(dǎo)體基板上僅形成一個半導(dǎo)體裝置100。有時也會在一張半導(dǎo)體基板上形成多個半導(dǎo)體裝置100?；蛘?，有時也會使半導(dǎo)體裝置100與其他的半導(dǎo)體裝置一起形成于一張半導(dǎo)體基板上。這種情況下的終端區(qū)107為，將形成半導(dǎo)體裝置 100的元件區(qū)105包圍的范圍，而并不限定于沿著半導(dǎo)體基板的外周延伸的范圍。
本說明書或附圖所說明的技術(shù)要素通過單獨或各種組合的方式而發(fā)揮技術(shù)有用性，且并不限定于申請時權(quán)利要求所記載的組合。此外，本說明書或附圖所例示的技術(shù)為同時實現(xiàn)多個目的的內(nèi)容，而實現(xiàn)其中的一個目的技術(shù)本身也具有技術(shù)有用性。
符號說明
100:半導(dǎo)體裝置
101:表面
102:半導(dǎo)體基板
104:外周
105:元件區(qū)
107:終端區(qū)230162]111:漏極區(qū)0163]112:漂移區(qū)0164]113:主溝槽0165]122:柵電極0166]124:埋入電極0167]133:源極電極0168]141:體區(qū)0169]161 163 :終0170]171:氧化膜
0171]D :漏極布線0172]S :源極布線0173]G :柵極布線
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備碳化硅的半導(dǎo)體基板，所述碳化硅的半導(dǎo)體基板具有元件區(qū)、及包圍該元件區(qū)的終端區(qū)，在元件區(qū)內(nèi)形成有多個主溝槽，在終端區(qū)內(nèi)形成有包圍元件區(qū)的一個或多個終端溝槽，一個或多個終端溝槽在其最內(nèi)周側(cè)具有第一終端溝槽，在與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的半導(dǎo)體基板中，于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)，主溝槽從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)，且在該主溝槽的內(nèi)部形成有柵電極，第一終端溝槽從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)，第一終端溝槽的側(cè)壁和底面被第一絕緣層所覆蓋，第一絕緣層中的至少覆蓋第一終端溝槽的底面的部分的、表面的至少一部分被導(dǎo)電層所覆蓋，至少在導(dǎo)通電位未被施加于柵電極的期間內(nèi)，與施加于柵電極或源極電極的電位為相同電位的電位被施加于導(dǎo)電層。
2.如權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于，在終端區(qū)內(nèi)形成有包圍元件區(qū)的多個終端溝槽，該多個終端溝槽具有被配置在最內(nèi)周側(cè)的第一終端溝槽；被配置在該第一終端溝槽的外周側(cè)的一個或多個第二終端溝槽，在第一終端溝槽的外周側(cè)的區(qū)域內(nèi)的半導(dǎo)體基板中，也于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)，第二終端溝槽包圍第一終端溝槽的外周，并具有與第一終端溝槽相比較窄的寬度，且從體區(qū)的表面起貫穿體區(qū)并到達漂移區(qū)，該第二終端溝槽的內(nèi)部被絕緣體所填充。
3.如權(quán)利要求I或2所述的半導(dǎo)體裝置，其特征在于，還具備覆蓋主溝槽的底面的第二絕緣層，第一絕緣層中的覆蓋底面的部分的厚度被設(shè)定為，薄于第二絕緣層的厚度。
4.如權(quán)利要求I至3中的任意一項所述的半導(dǎo)體裝置，其特征在于，還具備第二導(dǎo)電型的半導(dǎo)體區(qū)，其被形成于面向半導(dǎo)體基板的表面的范圍內(nèi)，并與主溝槽鄰接，且通過體區(qū)而與漂移區(qū)分離；接觸區(qū)，其被形成于體區(qū)的表面上，且與所述半導(dǎo)體區(qū)導(dǎo)通，在通過第一終端溝槽而被包圍的區(qū)域的外側(cè)未形成有接觸區(qū)。
5.如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，第一終端溝槽與第二終端溝槽的深度被設(shè)定為相同。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，第一終端溝槽與鄰接于第一終端溝槽的終端溝槽之間的第一溝槽間距離被設(shè)定為，窄于第一終端溝槽與鄰接于第一終端溝槽的主溝槽之間的第二溝槽間距離。
7.如權(quán)利要求I至6中的任意一項所述的半導(dǎo)體裝置，其特征在于，主溝槽的上部通過第三絕緣層而被封堵，導(dǎo)電層含有招，導(dǎo)電層連續(xù)覆蓋如下這些表面，即，覆蓋第一終端溝槽的底面和側(cè)壁的第一絕緣層的表面、與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)的表面、以及封堵主溝槽的第三絕緣層的表面，在導(dǎo)電層上施加有與被施加于源極電極的電位為相同電位的電位。
8.如權(quán)利要求I至7中的任意一項所述的半導(dǎo)體裝置，其特征在于，覆蓋第一終端溝槽的外周側(cè)的側(cè)壁的第一絕緣層的厚度被設(shè)定為，厚于覆蓋第一終端溝槽的內(nèi)周側(cè)的側(cè)壁和底面的第一絕緣層的厚度。
9.如權(quán)利要求I至8中的任意一項所述的半導(dǎo)體裝置，其特征在于，第一絕緣層具備下層絕緣層和上層絕緣層，第一終端溝槽的側(cè)壁和底面被下層絕緣層所覆蓋，在導(dǎo)電層中形成有第一端部，導(dǎo)電層被形成于與第一端部相比靠內(nèi)周側(cè)的區(qū)域內(nèi)，在從垂直上方觀測所述半導(dǎo)體裝置時，第一端部的位置位于，與被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的、第一絕緣層的表面的位置相比靠內(nèi)周側(cè)的位置處，覆蓋第一終端溝槽的側(cè)壁的下層絕緣層的表面、覆蓋下層絕緣層的表面的導(dǎo)電層的表面和側(cè)壁、以及在與導(dǎo)電層的第一端部相比靠外周側(cè)的區(qū)域內(nèi)覆蓋第一終端溝槽的底面的下層絕緣層的表面，被上層絕緣層所覆蓋。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的下層絕緣層的表面起到導(dǎo)電層的第一端部為止的距離為如下的距離，即，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的下層絕緣層的表面起到導(dǎo)電層的第一端部為止的區(qū)域，通過覆蓋導(dǎo)電層的上層絕緣層，而以不存在空隙的狀態(tài)被填埋的距離。
11.如權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的下層絕緣層的表面起到導(dǎo)電層的第一端部為止的距離為，覆蓋導(dǎo)電層的上層絕緣層的厚度的兩倍。
12.如權(quán)利要求I至8中的任意一項所述的半導(dǎo)體裝置，其特征在于，主溝槽的上部通過第三絕緣層而被封堵，導(dǎo)電層含有鋁，在導(dǎo)電層中形成有第一端部，導(dǎo)電層被形成于與第一端部相比靠內(nèi)周側(cè)的區(qū)域內(nèi)，在從垂直上方觀測所述半導(dǎo)體裝置時，第一端部的位置位于，與被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的、第一絕緣層的表面的位置相比靠內(nèi)周側(cè)的位置處，導(dǎo)電層連續(xù)覆蓋如下這些表面，即，覆蓋第一終端溝槽的底面和側(cè)壁的第一絕緣層的表面、與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的體區(qū)的表面、以及封堵主溝槽的第三絕緣層的表面，在導(dǎo)電層上施加有與被施加于源極電極的電位為相同電位的電位，覆蓋第一終端溝槽的側(cè)壁的第一絕緣層的表面、覆蓋第一絕緣層的表面的導(dǎo)電層的表面和側(cè)壁、以及在與導(dǎo)電層的第一端部相比靠外周側(cè)的區(qū)域內(nèi)覆蓋第一終端溝槽的底面的第一絕緣層的表面，被第四絕緣層所覆蓋。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面起到導(dǎo)電層的第一端部為止的距離為如下的距離，即，從被覆蓋在第一終端溝槽的外周側(cè)的側(cè)壁上的第一絕緣層的表面起到導(dǎo)電層的第一端部為止的區(qū)域，通過覆蓋導(dǎo)電層的第四絕緣層，而以不存在空隙的狀態(tài)被填埋的距離。
14.如權(quán)利要求I至8中的任意一項所述的半導(dǎo)體裝置，其特征在于，在第一終端溝槽的開口部周圍的半導(dǎo)體基板的表面上形成有導(dǎo)電層的第二端部，在從垂直上方觀測所述半導(dǎo)體裝置時，存在于第一終端溝槽的外周側(cè)的、導(dǎo)電層的第二端部的位置位于，與第一終端溝槽的外周側(cè)的側(cè)壁的位置相比靠內(nèi)周側(cè)的位置處。
15.如權(quán)利要求I至14中的任意一項所述的半導(dǎo)體裝置，其特征在于，在位于第一終端溝槽的底面處的漂移區(qū)的至少一部分中，形成有第一導(dǎo)電型的第一擴散層。
16.如權(quán)利要求2至15中的任意一項所述的半導(dǎo)體裝置，其特征在于，第二終端溝槽被設(shè)置有多個，在存在于相互鄰接的第二終端溝槽之間的漂移區(qū)的至少一部分中，形成有第一導(dǎo)電型的第二擴散層。
17.如權(quán)利要求15或16所述的半導(dǎo)體裝置，其特征在于，第一擴散層具有第三端部，第一擴散層被形成于與第三端部相比靠內(nèi)周側(cè)的區(qū)域內(nèi)，在從垂直上方觀測所述半導(dǎo)體裝置時，第三端部的位置位于，與第一終端溝槽的外周側(cè)的側(cè)壁的位置相比靠外周側(cè)的位置處。
18.如權(quán)利要求15至17中的任意一項所述的半導(dǎo)體裝置，其特征在于，第一擴散層具有第四端部，第一擴散層被形成于與第四端部相比靠外周側(cè)的區(qū)域內(nèi)，在從垂直上方觀測所述半導(dǎo)體裝置時，第四端部的位置位于，與第一終端溝槽的內(nèi)周側(cè)的側(cè)壁的位置相比靠外周側(cè)的位置處。
19.一種半導(dǎo)體裝置的制造方法，其為制造如下半導(dǎo)體裝置的方法，在所述半導(dǎo)體裝置中，具備半導(dǎo)體基板，所述半導(dǎo)體基板具有元件區(qū)、及包圍該元件區(qū)的終端區(qū)，在元件區(qū)內(nèi)形成有多個主溝槽，在終端區(qū)內(nèi)形成有包圍元件區(qū)的一個或多個終端溝槽，一個或多個終端溝槽在其最內(nèi)周側(cè)具有第一終端溝槽，在與第一終端溝槽相比靠內(nèi)周側(cè)的區(qū)域內(nèi)的半導(dǎo)體基板中，于第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)，所述半導(dǎo)體裝置的制造方法的特征在于，包括溝槽形成工序，在元件區(qū)內(nèi)形成多個主溝槽，且以包圍元件區(qū)的方式形成從半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)的一個或多個終端溝槽，多個所述主溝槽從在第二導(dǎo)電型的漂移區(qū)的表面上層疊有第一導(dǎo)電型的體區(qū)的、半導(dǎo)體基板的表面起貫穿體區(qū)并到達漂移區(qū)；絕緣膜形成工序，在半導(dǎo)體基板的表面上形成預(yù)定厚度的絕緣膜；蝕刻工序，選擇性地將元件區(qū)內(nèi)的絕緣膜蝕刻預(yù)定量；導(dǎo)電層形成工序，選擇性地在主溝槽內(nèi)部和第一終端溝槽內(nèi)部形成導(dǎo)電層。
20.如權(quán)利要求19所述的半導(dǎo)體裝置的制造方法，其特征在于，溝槽形成工序形成第一終端溝槽，且形成第二終端溝槽，所述第二終端溝槽包圍第一終端溝槽的外周，并具有與第一終端溝槽相比較窄的寬度，且從體區(qū)的表面起貫穿體區(qū)并到達漂移區(qū)，在絕緣膜形成工序中被形成的絕緣膜的預(yù)定厚度為，第二終端溝槽被絕緣膜完全地填充，且第一終端溝槽未被絕緣膜完全地填充的厚度。
全文摘要
本發(fā)明的課題在于提高半導(dǎo)體裝置的耐壓特性。半導(dǎo)體裝置具備包圍元件區(qū)的終端區(qū)。在元件區(qū)內(nèi)形成有主溝槽。在終端區(qū)內(nèi)形成有包圍元件區(qū)的終端溝槽。終端溝槽位于終端溝槽的最內(nèi)周側(cè)。在漂移區(qū)的表面上層疊有體區(qū)。主溝槽到達漂移區(qū)，并且在其內(nèi)部形成有柵電極。終端溝槽到達漂移區(qū)。終端溝槽的側(cè)壁和底面被氧化膜所覆蓋。覆蓋終端溝槽的底面的氧化膜的表面被埋入電極所覆蓋。柵電壓被施加于埋入電極。
文檔編號H01L29/78GK102947937SQ20118002887
公開日2013年2月27日 申請日期2011年6月2日 優(yōu)先權(quán)日2010年6月11日
發(fā)明者高谷秀史, 松木英夫, 鈴木巨裕, 石川剛 申請人:豐田自動車株式會社, 株式會社電裝