專利名稱：一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及半導(dǎo)體技術(shù)，尤其涉及一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)。
背景技術(shù)：
隨著集成電路技術(shù)的不斷發(fā)展，電子產(chǎn)品越來(lái)越向小型化、智能化、高性能以及高可靠性方向發(fā)展。而集成電路封裝不僅直接影響著集成電路、電子模塊乃至整機(jī)的性能，而且還制約著整個(gè)電子系統(tǒng)的小型化、低成本和可靠性。在集成電路晶片尺寸逐步縮小，集成度不斷提高的情況下，電子工業(yè)對(duì)集成電路封裝技術(shù)提出了越來(lái)越高的要求。在公告號(hào)為CN1747156C的中國(guó)專利中就公開了一種封裝線路整理晶圓。所述封裝線路整理晶圓包括線路整理晶圓，所述線路整理晶圓包括一表面；位于所述線路整理晶圓表面上的接球墊；形成于所述線路整理晶圓表面上的防焊層，所述防焊層包括至少一開口，所述開口露出所述接球墊；所述封裝線路整理晶圓還包括一圖案化金屬補(bǔ)強(qiáng)層，所述圖案化金屬補(bǔ)強(qiáng)層沿著所述防焊層開口的側(cè)壁形成于所述接球墊上。按照上述方法所封裝制造的最終產(chǎn)品僅具有單一的芯片功能，然而，隨著半導(dǎo)體產(chǎn)品輕薄短小的趨勢(shì)以及產(chǎn)品系統(tǒng)功能需求的不斷提高，如何進(jìn)一步提高系統(tǒng)級(jí)封裝的集成性成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型解決的技術(shù)問(wèn)題是如何實(shí)現(xiàn)具有多層結(jié)構(gòu)的高密度系統(tǒng)級(jí)封裝。為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，包括 線路整理晶圓；位于線路整理晶圓上的至少一組倒裝封裝層，所述倒裝封裝層包括依次位于線路整理晶圓上的倒貼裝層、底部填充、封料層、布線層；位于倒裝封裝層上的至少一組布線封裝層，所述布線封裝層包括依次位于倒裝封裝層上的正貼裝層、封料層、布線層；位于末組布線封裝層上的頂部倒裝封裝層，所述頂部倒裝封裝層包括依次位于末組布線封裝層上的倒貼裝層、底部填充、封料層；設(shè)置于線路整理晶圓下方的連接球；其中，線路整理晶圓、各封裝層之間透過(guò)布線層實(shí)現(xiàn)相鄰封裝層或間隔封裝層間的電互聯(lián)?？蛇x地，所述一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)包括至少一組倒裝封裝層，所述倒裝封裝層包括依次位于線路整理晶圓上的第一倒貼裝層、第一底部填充、第一封裝層、 第一布線層。可選地，所述第一布線層包括貫穿第一封料層的第一縱向布線、覆蓋于第一封料層上且與所述第一縱向布線相連的第一橫向布線?？蛇x地，倒裝封裝層上包括至少一組布線封裝層，所述布線封裝層包括依次位于倒裝封裝層上的第一正貼裝層、第二封料層、第二布線層。可選地，所述第二布線層包括貫穿第二封料層的第二縱向布線、覆蓋于第二封料層上且與所述第二縱向布線相連的第二橫向布線。可選地，所述頂部倒裝封裝層中的焊料凸點(diǎn)使頂部倒裝封裝層的貼裝層與末組布線封裝層中的布線層間形成電性互聯(lián)?？蛇x地，所述線路整理晶圓設(shè)有上下表面，所述上下表面上設(shè)有焊盤?？蛇x地，所述線路整理晶圓上表面的焊盤間距小于下表面的焊盤間距?？蛇x地，所述貼裝層中包括芯片，所述芯片為單顆或多顆。可選地，所述貼裝層還包括無(wú)源器件，所述無(wú)源器件為電容、電阻或電感中的一種或多種。與現(xiàn)有技術(shù)相比，本實(shí)用新型請(qǐng)求保護(hù)的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，將芯片和無(wú)源器件進(jìn)行整合后再一并封裝，可以形成包含整體系統(tǒng)功能而非單一的芯片功能的最終封裝產(chǎn)品；同時(shí)，多層封裝層間透過(guò)布線層更實(shí)現(xiàn)了三維立體角度的高密度系統(tǒng)互聯(lián)，相比現(xiàn)有的系統(tǒng)級(jí)封裝，多層布線結(jié)構(gòu)充分利用了芯片本身的厚度，在滿足半導(dǎo)體封裝輕薄短小趨勢(shì)要求以及更復(fù)雜的系統(tǒng)功能整合要求的同時(shí)，更好地降低了系統(tǒng)內(nèi)電阻、電感以及芯片間的干擾因素，結(jié)構(gòu)強(qiáng)度以及產(chǎn)品可靠性得到很好地加強(qiáng)。

圖1為本實(shí)用新型一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)一實(shí)施例的示意圖。
具體實(shí)施方式
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。但是本實(shí)用新型能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開的具體實(shí)施的限制。其次，本實(shí)用新型利用示意圖進(jìn)行詳細(xì)描述，在詳述本實(shí)用新型實(shí)施例時(shí)，為便于說(shuō)明，所述示意圖只是實(shí)例，其在此不應(yīng)限制本實(shí)用新型保護(hù)的范圍。本實(shí)用新型提供一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，包括線路整理晶圓；位于線路整理晶圓上的至少一組倒裝封裝層，所述倒裝封裝層包括依次位于線路整理晶圓上的倒貼裝層、底部填充、封料層、布線層；位于倒裝封裝層上的至少一組布線封裝層，所述布線封裝層包括依次位于倒裝封裝層上的正貼裝層、封料層、布線層；位于末組布線封裝層上的頂部倒裝封裝層，所述頂部倒裝封裝層包括依次位于末組布線封裝層上的倒貼裝層、底部填充、封料層；設(shè)置于線路整理晶圓下方的連接球；其中，線路整理晶圓、各封裝層之間透過(guò)布線層實(shí)現(xiàn)相鄰封裝層或間隔封裝層間的電互聯(lián)。
以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
做詳細(xì)的說(shuō)明。參考圖1，示出了本實(shí)用新型一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)一實(shí)施例的示意圖，本實(shí)施例中，所述一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)以第一倒裝封裝層、第一布線封裝層和頂部倒裝封裝層為例，但是本實(shí)用新型不限制與此，所述一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)包括線路整理晶圓101、位于線路整理晶圓101上的第一倒裝封裝層、位于第一倒裝封裝層上的第一布線封裝層、位于第一布線封裝層上的頂部倒裝封裝層、設(shè)置于線路整理晶圓101下方的連接球110。其中，線路整理晶圓101是后續(xù)堆疊各封裝層的基礎(chǔ)，同時(shí)，也是承載后續(xù)各層封裝層的基礎(chǔ)，所述線路整理晶圓101包括兩個(gè)功能面，其中，所述線路整理晶圓101的第一表面用于進(jìn)行封裝層的堆疊，所述線路整理晶圓101的第二表面用于植球(植入連接球)，本實(shí)施例中，所述線路整理晶圓101的上表面用于進(jìn)行封裝層的堆疊，所述線路整理晶圓101的下表面用于植球，所述線路整理晶圓101的上、下表面均設(shè)置有用于實(shí)現(xiàn)電連接的焊盤，上下表面的焊盤通過(guò)線路整理晶圓101內(nèi)部的連接走線實(shí)現(xiàn)導(dǎo)通，其中，所述線路整理晶圓 101上表面的焊盤間距可以小于其下表面的焊盤間距，目的是上表面的密間距焊盤以順應(yīng)芯片高精度、高集成度的技術(shù)要求，下表面較寬松的焊盤間距以適應(yīng)最終產(chǎn)品SMT(表面貼裝)時(shí)技術(shù)精度相對(duì)較低的要求，因此，此處線路整理晶圓不但可以對(duì)后續(xù)的封裝層進(jìn)行線路整理，還可以作為芯片制造技術(shù)和元器件貼裝技術(shù)間的精度橋梁。第一倒裝封裝層中包括依次位于線路整理晶圓101上的第一倒貼裝層102、第一底部填充、第一封料層103、第一布線層104。其中，所述第一倒貼裝層102包括多種半導(dǎo)體器件，本實(shí)施例中，所述第一倒貼裝層102 包括芯片和無(wú)源器件，并按照功能面朝下的方式貼附于線路整理晶圓101上，所述第一倒貼裝層102的功能面，是指第一倒貼裝層102中的芯片的功能焊點(diǎn)和無(wú)源器件的焊盤所在表面。第一倒貼裝層102中芯片的功能焊點(diǎn)、無(wú)源器件的焊盤與線路整理晶圓101上表面的焊盤互聯(lián)。在本實(shí)用新型的一個(gè)優(yōu)選的實(shí)施例中，設(shè)置于線路整理晶圓101之上的第一倒貼裝層102及后續(xù)提及的貼裝層都可以包含一個(gè)或多個(gè)相同或不同芯片，還可以包括一個(gè)或多個(gè)相同或不同的無(wú)源器件。這些芯片和無(wú)源器件各自成為一個(gè)系統(tǒng)級(jí)封裝產(chǎn)品的一部分，各自完成實(shí)現(xiàn)系統(tǒng)級(jí)功能中的一個(gè)或多個(gè)單獨(dú)的功能。在本實(shí)用新型的一個(gè)優(yōu)選的實(shí)施例中，第一倒貼裝層102中的芯片與無(wú)源器件的組合是根據(jù)系統(tǒng)功能來(lái)配置的。因此，在一個(gè)或一組芯片的周圍，可能有相同或不同的另外的一個(gè)或一組芯片，或者相同或不同的電容、電阻或電感等無(wú)源器件；類似的，在一個(gè)無(wú)源器件的周圍，可能有相同或不同的其他的無(wú)源器件，或者一個(gè)或多個(gè)相同或不同芯片。第一倒貼裝層102的芯片與線路整理晶圓101間的間隙中設(shè)有填充料以構(gòu)成第一底部填充，進(jìn)而避免后續(xù)封料層中內(nèi)部空洞等產(chǎn)品可靠性問(wèn)題。所述填充料可以是高分子環(huán)氧樹脂，這種材料的流動(dòng)性好，能夠充分填充倒裝芯片與封料層間的間隙。第一封料層103將第一倒貼裝層102的各個(gè)器件包覆密封以形成固定和保護(hù)，既可作為后續(xù)工藝的承載體，同時(shí)還用于絕緣和隔離不同封裝層。較佳地，所述第一封料層 103的材料是環(huán)氧樹脂，因?yàn)榄h(huán)氧樹脂的密封性能好，塑型容易，是形成第一封料層103的優(yōu)選材料，通常可以采用諸如轉(zhuǎn)注、壓縮或印刷的方法形成第一封料層103。第一布線層104包括第一縱向布線和第一橫向布線。其中，所述第一縱向布線為貫穿所述第一封料層103的導(dǎo)線(例如，金屬導(dǎo)線)，用于實(shí)現(xiàn)第一倒裝封裝層與線路整理晶圓101間的電連接；所述第一橫向布線覆蓋于第一封料層103上且與所述第一縱向布線相連，用于實(shí)現(xiàn)第一倒裝封裝層與后續(xù)封裝層間的電連接。本實(shí)施例中，所述第一縱向布線與線路整理晶圓101上表面的焊盤導(dǎo)通互聯(lián)，第一橫向布線與第一縱向布線、以及后續(xù)第一布線封裝層中的第二布線層導(dǎo)通互聯(lián)。第一布線封裝層中包括依次位于第一倒裝封裝層上的第一正貼裝層105、第二封料層106、第二布線層107。所述第一正貼裝層105也包括多種半導(dǎo)體器件，本實(shí)施例中，所述第一正貼裝層 105包括芯片和無(wú)源器件，并按照功能面朝上的方式貼附于第一封料層103上，所述第一正貼裝層的功能面，是指第一正貼裝層105中的芯片的焊盤和無(wú)源器件的焊盤所在表面。所述第一正貼裝層105與第一倒貼裝層102類似，可以包含一個(gè)或多個(gè)相同或不同芯片，還可以包括一個(gè)或多個(gè)相同或不同的無(wú)源器件。第二封料層106固定及保護(hù)第一正貼裝層105的各個(gè)器件，形成使第一正貼裝層 105中芯片和無(wú)源器件的焊盤裸露的封裝體，裸露的芯片和無(wú)源器件的焊盤用于在第二封料層106內(nèi)及各封裝層間形成電連接。形成第二封料層106的材料可以與形成第一封料層 103的材料相同，即采用環(huán)氧樹脂來(lái)形成第二封料層106。第二布線層107包括第二縱向布線和第二橫向布線。其中，所述第二縱向布線為貫穿所述第二封料層106的導(dǎo)線(例如，金屬導(dǎo)線)，用于實(shí)現(xiàn)與第一布線層104的第一橫線布線間的導(dǎo)通互聯(lián)，根據(jù)設(shè)計(jì)需求，所述第二縱向布線還可用于實(shí)現(xiàn)與線路整理晶圓101 之間的電連接；所述第二橫向布線為覆蓋于所述第二封料層106上的導(dǎo)線(例如，金屬導(dǎo)線)，所述第二橫向布線連接于第二縱向布線，用于實(shí)現(xiàn)第一正貼裝層105的各器件之間的電連接，本實(shí)施例中，具體地，所述第二橫向布線與第一正貼裝層105中芯片和無(wú)源器件的焊盤相連。實(shí)際應(yīng)用中，可以根據(jù)設(shè)計(jì)需求有選擇地在封料層中設(shè)置縱向布線，以實(shí)現(xiàn)各封裝層之間或封裝層和線路整理晶圓101之間的電連接，由于封料層具有良好的絕緣性，可以避免各封裝層中器件之間的干擾。頂部倒裝封裝層包括依次位于第一布線封裝層上的第二倒貼裝層108、第二底部填充、第三封料層109。所述第二倒貼裝層108與第一倒貼裝層102類似，可以包含一個(gè)或多個(gè)相同或不同芯片，還可以包括一個(gè)或多個(gè)相同或不同的無(wú)源器件。本實(shí)施例中，第二貼裝層108中芯片透過(guò)其焊料凸點(diǎn)實(shí)現(xiàn)了與第二布線層107的第二橫向布線間的導(dǎo)通互聯(lián)。第二倒貼裝層108的芯片與第一布線封裝層間的間隙中設(shè)有填充料以構(gòu)成第二底部填充。與第一底部填充相似，所述第二底部填充也是為了避免封料層中內(nèi)部空洞等產(chǎn)品可靠性問(wèn)題，同時(shí)，形成第二底部填充的材料和方法可以與第一底部填充相同。第三封料層109包覆密封第二倒貼裝層108的各個(gè)器件形成封裝體，以避免外界環(huán)境的污染和侵蝕。形成第三封料層109的材料可以與形成第一封料層103和第二封料層 106的材料相同，即采用環(huán)氧樹脂來(lái)形成第三封料層109。所述一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)還包括設(shè)置于線路整理晶圓101下方的連接球110，所述連接球110與線路整理晶圓101下表面的焊盤相連。形成所述連接球110 的材料可以是金屬錫、錫合金等多種金屬。本實(shí)用新型一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，線路整理晶圓、各封裝層間實(shí)現(xiàn)了相鄰或相隔封裝層間的互聯(lián)，再經(jīng)由線路整理晶圓內(nèi)部的線路整理實(shí)現(xiàn)了系統(tǒng)的整合， 最終通過(guò)連接球?qū)⒐δ茌敵?。雖然本實(shí)用新型已以較佳實(shí)施例披露如上，但本實(shí)用新型并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本實(shí)用新型的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求1.一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于，包括線路整理晶圓；位于線路整理晶圓上的至少一組倒裝封裝層，所述倒裝封裝層包括依次位于線路整理晶圓上的倒貼裝層、底部填充、封料層、布線層；位于倒裝封裝層上的至少一組布線封裝層，所述布線封裝層包括依次位于倒裝封裝層上的正貼裝層、封料層、布線層；位于末組布線封裝層上的頂部倒裝封裝層，所述頂部倒裝封裝層包括依次位于末組布線封裝層上的倒貼裝層、底部填充、封料層；設(shè)置于線路整理晶圓下方的連接球；其中，線路整理晶圓、各封裝層之間透過(guò)布線層實(shí)現(xiàn)相鄰封裝層或間隔封裝層間的電互聯(lián)。
2.如權(quán)利要求1所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于，所述一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)包括至少一組倒裝封裝層，所述倒裝封裝層包括依次位于線路整理晶圓上的第一倒貼裝層、第一底部填充、第一封裝層、第一布線層。
3.如權(quán)利要求2所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于，所述第一布線層包括貫穿第一封料層的第一縱向布線、覆蓋于第一封料層上且與所述第一縱向布線相連的第一橫向布線。
4.如權(quán)利要求1所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于，倒裝封裝層上包括至少一組布線封裝層，所述布線封裝層包括依次位于倒裝封裝層上的第一正貼裝層、第二封料層、第二布線層。
5.如權(quán)利要求4所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于，所述第二布線層包括貫穿第二封料層的第二縱向布線、覆蓋于第二封料層上且與所述第二縱向布線相連的第二橫向布線。
6.如權(quán)利要求1所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于，所述頂部倒裝封裝層中的焊料凸點(diǎn)使頂部倒裝封裝層的貼裝層與末組布線封裝層中的布線層間形成電性互聯(lián)。
7.如權(quán)利要求1 5任一權(quán)利要求所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于所述線路整理晶圓設(shè)有上下表面，所述上下表面上設(shè)有焊盤。
8.如權(quán)利要求7所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于所述線路整理晶圓上表面的焊盤間距小于下表面的焊盤間距。
9.如權(quán)利要求1 6任一權(quán)利要求所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于所述貼裝層中包括芯片，所述芯片為單顆或多顆。
10.如權(quán)利要求9所述的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，其特征在于所述貼裝層還包括無(wú)源器件，所述無(wú)源器件為電容、電阻或電感中的一種或多種。
專利摘要本實(shí)用新型涉及一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，包括線路整理晶圓；位于線路整理晶圓上的至少一組倒裝封裝層；位于倒裝封裝層上的至少一組布線封裝層；位于末組布線封裝層上的頂部倒裝封裝層；設(shè)置于線路整理晶圓下方的連接球。與現(xiàn)有技術(shù)相比，本實(shí)用新型請(qǐng)求保護(hù)的一種三維高集成度系統(tǒng)級(jí)封裝結(jié)構(gòu)，可以形成包含整體系統(tǒng)功能而非單一的芯片功能的最終封裝產(chǎn)品，降低了系統(tǒng)內(nèi)電阻、電感以及芯片間的干擾因素。此外，可以形成更為復(fù)雜的多層互聯(lián)結(jié)構(gòu)，實(shí)現(xiàn)封裝密度更高的系統(tǒng)級(jí)封裝。
文檔編號(hào)H01L23/31GK201994291SQ20112007762
公開日2011年9月28日 申請(qǐng)日期2011年3月22日 優(yōu)先權(quán)日2011年3月22日
發(fā)明者石磊, 陶玉娟 申請(qǐng)人:南通富士通微電子股份有限公司