專利名稱：硅通孔檢測結構及檢測方法
技術領域：
本發(fā)明涉及半導體制造技術，特別涉及一種硅通孔檢測結構及檢測方法。
背景技術：
隨著半導體技術不斷發(fā)展，目前半導體器件的特征尺寸已經(jīng)變得非常小，希望在二維的封裝結構中增加半導體器件的數(shù)量變得越來越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于金線鍵合的芯片堆疊(Die Stacking)、封裝堆疊(Package Stacking)和基于娃通孔(Through Silicon Via,TSV)的三維堆疊。其中，利用硅通孔的三維堆疊技術具有以下三個優(yōu)點:(I)高密度集成；(2)大幅地縮短電互連的長度，從而可以很好地解決出現(xiàn)在二維系統(tǒng)級芯片(SOC)技術中的信號延遲等問題；利用硅通孔技術，可以把具有不同功能的芯片(如射頻、內存、邏輯、MEMS等)集成在一起來實現(xiàn)封裝芯片的多功能。因此，所述利用硅通孔互連結構的三維堆疊技術日益成為一種較為流行的芯片封裝技術。目前形成硅通孔的主要方法包括:利用干法刻蝕在硅襯底的第一表面形成通孔；在所述通孔側壁和底部表面形成絕緣層；采用電鍍的方法將銅填充滿所述通孔，并用化學機械拋光移除多余的銅電鍍層；對所述娃襯底的與第一表面相對的第二表面進行化學機械拋光，直到暴露出填充滿銅的通孔，形成硅通孔。更多關于硅通孔的形成工藝請參考公開號為US2011/0034027A1的美國專利文獻。在現(xiàn)有技術中，所述絕緣層的材料通常為氧化硅，硅襯底的材料為硅。由于后續(xù)形成互連層的溫度通常都比較高，銅、硅、氧化硅都會發(fā)生熱膨脹，但由于所述三種材料的熱膨脹系數(shù)各不相同，銅的熱膨脹系數(shù)最大，銅的體積增幅最大，而位于所述半導體基底、絕緣層內的硅通孔的容積的增幅不足以滿足銅的體積增幅，請參考圖1，硅通孔01內的銅從硅通孔的開口處擠出，形成銅突起02，所述銅突起02會使得后續(xù)形成的金屬層03和層間介質層04表面不平整，可能產(chǎn)生缺陷，影響互連結構的電學性能。當所述硅通孔表面已經(jīng)形成有互連結構時，所述銅突起更會影響所述互連結構的電學性能，甚至可能會導致金屬層短路或斷路。即使所述硅通孔的溫度從形成互連層時的高溫降到室溫，銅發(fā)生收縮，但由于銅在熱膨脹時晶格的排列發(fā)生了變化，所述硅通孔中銅的形狀很難完全復原，仍會形成較小的銅突起，影響互連結構的電學性能。

發(fā)明內容
本發(fā)明解決的問題是提供一種硅通孔檢測結構及檢測方法，可以很方便的檢測所述硅通孔表面是否存在銅突起。為解決上述問題，本發(fā)明技術方案提供了一種硅通孔檢測結構，包括:半導體基底，位于所述半導體基底內的硅通孔；位于所述半導體基底和娃通孔表面的層間介質層；位于所述層間介質層表面的檢測金屬層，所述檢測金屬層位于所述硅通孔的正上方。可選的，所述檢測金屬層的形狀為S型?？蛇x的，一個硅通孔正上方具有一個檢測金屬層?？蛇x的，一個硅通孔上方具有至少兩個檢測金屬層。可選的，至少兩個硅通孔上方具有同一個檢測金屬層?？蛇x的，所述檢測金屬層的尺寸大于或等于所述硅通孔的尺寸。可選的，還包括，位于所述硅通孔和部分半導體基底表面的金屬互連層。本發(fā)明技術方案還提供了一種利用上述的硅通孔檢測結構的檢測方法，包括:將檢測電壓施加在所述硅通孔和檢測金屬層兩端；利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，從而判斷所述硅通孔表面是否存在銅突起?？蛇x的，所述硅通孔檢測結構中的一個硅通孔上方具有至少兩個檢測金屬層，分別在每一個檢測金屬層和硅通孔兩端施加檢測電壓，從而判斷所述硅通孔對應區(qū)域的表面是否存在銅突起?？蛇x的，當所述擊穿電壓小于所述參考擊穿電壓時，判斷出所述硅通孔表面存在銅突起。 本發(fā)明技術方案還提供了 一種利用所述硅通孔檢測結構的檢測方法，包括:將檢測電壓施加在所述檢測金屬層兩端；利用所述檢測電壓檢測所述檢測金屬層的電阻值，從而判斷所述硅通孔表面是否存在銅突起?？蛇x的，當所述電阻值大于所述參考電阻值時，判斷出所述硅通孔表面存在銅突起。與現(xiàn)有技術相比，本發(fā)明技術方案具有以下優(yōu)點:本發(fā)明實施例的硅通孔檢測結構中的檢測金屬層位于硅通孔的正上方。當利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，所述檢測金屬層的電阻值，從而判斷所述硅通孔表面是否存在銅突起，檢測敏感、方便。


圖1是現(xiàn)有的在硅通孔表面形成銅突起的結構示意圖；圖2至圖5為本發(fā)明實施例的硅通孔檢測結構的結構示意圖。
具體實施例方式在背景技術中已經(jīng)提到，由于受熱膨脹，硅通孔內的銅可能會從硅通孔的開口處擠出，形成銅突起，使得硅通孔上方的互連結構中存在缺陷，影響互連結構的電學性能。因此，需要對所述硅通孔的表面進行檢測，盡早淘汰具有缺陷的半導體結構，避免硅通孔表面形成有銅突起的半導體結構進入后端制造工藝，影響最終產(chǎn)品的良率。發(fā)明人經(jīng)過研究，提出了一種硅通孔檢測結構，包括:半導體基底，位于所述半導體基底內的硅通孔；位于所述半導體基底和硅通孔表面的層間介質層；位于所述層間介質層表面的檢測金屬層，所述檢測金屬層位于所述硅通孔的正上方。當檢測電壓施加在硅通孔和檢測金屬層兩端時，利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，將所述擊穿電壓與參考擊穿電壓進行比較，從而判斷所述硅通孔表面是否存在銅突起，檢測敏感、方便。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。本發(fā)明實施例首先提供了一種硅通孔檢測結構，請一并參考圖2和圖3，圖2為本實施例的硅通孔檢測結構的俯視視角的結構示意圖，圖3為本實施例的硅通孔檢測結構在圖2中AA'線的剖面結構示意圖，具體包括:半導體基底100，位于所述半導體基底100內的硅通孔110 ;位于所述半導體基底100和硅通孔110表面的層間介質層120 ;位于所述層間介質層120表面的檢測金屬層130，所述檢測金屬層130位于所述硅通孔110的正上方，所述檢測金屬層130的圖形為S型。具體的，所述半導體基底100為單層結構或多層堆疊結構。當所述半導體基底100為單層結構時，所述半導體基底100為半導體襯底，例如硅襯底、鍺襯底、鍺硅襯底等。當所述半導體基底100為多層堆疊結構時，所述半導體基底100包括半導體襯底和位于所述半導體襯底表面的互連層。所述互連層可以只包括一層層間介質層，也可以包括多層金屬互連層和多層層間介質層。所述娃通孔110位于所述半導體基底100內且所述娃通孔110的表面暴露在所述半導體基底100的表面。所述硅通孔110可以貫穿所述半導體基底100，也可以不貫穿所述半導體基底100。所述硅通孔在形成工藝中采用化學機械研磨工藝對多余的銅進行研磨，直到暴露出所述半導體基底，以保證所述硅通孔的表面與半導體基底的表面持平，有利于提高后續(xù)形成的互連層的質量。所述硅通孔110包括位于所述半導體基底100內的通孔，位于所述通孔側壁和底部表面的絕緣層(未圖示)，位于所述絕緣層表面且填充滿所述通孔的導電材料(未圖示)。所述導電材料為銅，所述絕緣層的材料為氧化硅或氮化硅。在其他實施例中，在所述絕緣層和導電材料之間，還形成有擴散阻擋層，以防止銅金屬擴散到絕緣層、半導體基底內，影響硅通孔的電學性能。由于銅、半導體基底、絕緣層、擴散阻擋層的熱膨脹系數(shù)各不相同，銅的熱膨脹系數(shù)最大，在高溫的環(huán)境中，容易使得銅從硅通孔的開口處擠出，形成銅突起。所述銅突起會使得后續(xù)形成的互連層表面不平整，影響互連層的電學性能。當所述硅通孔表面已經(jīng)形成有互連層時，所述銅突起更會影響所述互連層的電學性能，可能使得層間介質層中產(chǎn)生缺陷，或使得金屬互連線斷裂，導致互連層之間發(fā)生短路或斷路。本實施例中，在所述半導體基底100和硅通孔110的表面形成有層間介質層120，所述層間介質層的材料為氧化硅或低K介質材料。由于隨著半導體器件集成度變得越來越高，為了降低互連結構的電阻-電容延遲，需要降低層間介質層的K值，越來越多的半導體結構采用低K介質材料作為層間介質層的材料。但由于現(xiàn)有的低K介質材料大多為質地較為疏松的材料，銅突起更容易使得低K介質材料形成的層間介質層產(chǎn)生缺陷。因此，非常有必要對所述硅通孔的表面是否有銅突起進行檢測，盡早淘汰有缺陷的半導體結構，避免硅通孔表面形成有銅突起的半導體結構進入后端制造工藝，影響最終產(chǎn)品的良率。在其他實施例中，在所述硅通孔和部分半導體基底的表面還形成有金屬互連層。由于當所述硅通孔表面形成有銅突起時，也會將金屬互連層頂起，也會對位于硅通孔上方的層間介質層造成損傷。在本實施例中，所述檢測金屬層130的形狀為S型，所述檢測金屬層130位于所述硅通孔110的正上方。由于S型的檢測金屬層130較細，對層間介質層有突起、層間介質層中存在缺陷等情況更敏感，更容易檢測出層間介質層內是否有缺陷，且當硅通孔110表面的銅突起較大，較細的檢測金屬層130更容易斷開，使得檢測更靈敏。由于所述S型的檢測金屬層130的長度和寬度都大于所述硅通孔110的直徑，使得所述檢測金屬層130的尺寸大于所述硅通孔110的尺寸，保證所述檢測金屬層130完全位于所述硅通孔110的上方，可檢測整個硅通孔110的表面是否形成有銅突起。在本實施例中，一個硅通孔正上方具有一個檢測金屬層。在本實施例中，所述檢測金屬層130為第一金屬層，所述層間介質層120內沒有金屬互連層。在其他實施例中，所述檢測金屬層130和半導體基底100之間的層間介質層120內還具有若干金屬互連層和介質層的堆疊結構。在另一個實施例中，請參考圖4,所述一個娃通孔110上方具有至少兩個檢測金屬層130'，所述檢測金屬層130'之間相互電學隔離，且所述至少兩個檢測金屬層130'完全位于所述硅通孔110的上方。其中所述不同的檢測金屬層130'之間的間距大于最小設計尺寸，使得相鄰的檢測金屬層130'不會互相影響。在本實施例中，所述檢測金屬層130'的數(shù)量為四個，每一個檢測金屬層130'的形狀為S型，所述四個檢測金屬層130'均勻地分布于所述硅通孔110的上方，每一個檢測金屬層130'對應的硅通孔的面積都相等，且每一個檢測金屬層130'的長度和寬度都大于所述硅通孔110的半徑，使得四個檢測金屬層130'的總尺寸大于所述硅通孔110的尺寸，使得所述四個檢測金屬層130'整體完全位于所述硅通孔110的上方。由于所述檢測金屬層130'完全位于所述硅通孔110的上方，可檢測整個硅通孔110的表面是否形成有銅突起。而且由于所述至少兩個檢測金屬層130'分布于所述硅通孔110的上方，可分別檢測對應區(qū)域的硅通孔表面，從而判斷所述硅通孔對應區(qū)域的表面是否存在銅突起，從而可以確定所述銅突起在硅通孔表面的相對位置。在另一實施例中，請參考圖5，至少兩個硅通孔110上方具有同一個檢測金屬層130"。所述檢測金屬層130"的形狀為S型所述檢測金屬層130"的長度和寬度大于所述至少兩個硅通孔110之間的距離，使得所述檢測金屬層130"完全位于所述硅通孔110的上方，可檢測所有的硅通孔110的表面是否形成有銅突起。本發(fā)明實施例還提供了一種利用上述實施例的硅通孔檢測結構的檢測方法，包括:將檢測電壓施加在所述硅通孔和檢測金屬層兩端；利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，從而判斷所述硅通孔表面是否存在銅突起。具體的，當所述硅通孔檢測結構為一個硅通孔110正上方具有一個檢測金屬層130，請參考圖2，將檢測電壓施加在硅通孔110和檢測金屬層130兩端。利用所述檢測電壓檢測所述硅通孔110和檢測金屬層130之間的擊穿電壓，并將所述測得的擊穿電壓與參考擊穿電壓進行比較，如果所述擊穿電壓小于參考擊穿電壓，表明硅通孔110上方的層間介質層120受到損傷，所述硅通孔110表面形成有銅突起。其中，所述參考擊穿電壓為所述硅通孔檢測結構的硅通孔表面未形成有銅突起時，所述硅通孔與檢測金屬層之間的擊穿電壓。
當所述硅通孔檢測結構為一個硅通孔110正上方具有至少兩個檢測金屬層130'，請參考圖4，將檢測電壓施加在硅通孔110和其中一個檢測金屬層130'兩端。利用所述檢測電壓檢測所述硅通孔110和其中一個檢測金屬層130'之間的擊穿電壓，并將所述測得的擊穿電壓與參考擊穿電壓進行比較，如果所述擊穿電壓小于參考擊穿電壓，表明所述檢測金屬層130'對應的層間介質層120受到損傷，所述檢測金屬層130'對應的硅通孔110表面形成有銅突起，從而可以確定所述銅突起在硅通孔表面的相對位置。當所述硅通孔檢測結構為至少兩個硅通孔110正上方具有一個檢測金屬層130"，請參考圖5，將檢測電壓施加在其中一個硅通孔110和檢測金屬層130"兩端。利用所述檢測電壓檢測所述其中一個硅通孔110和檢測金屬層130"之間的擊穿電壓，并將所述測得的擊穿電壓與參考擊穿電壓進行比較，如果所述擊穿電壓小于參考擊穿電壓，表明對應的硅通孔110表面的層間介質層120受到損傷，對應的硅通孔110表面形成有銅突起。本發(fā)明實施例還提供了另一種利用上述實施例的硅通孔檢測結構的檢測方法，包括:將檢測電壓施加在所述檢測金屬層的兩端；利用所述檢測電壓檢測所述檢測金屬層兩端的電阻值，從而判斷所述硅通孔表面是否存在銅突起。由于當所述硅通孔表面的銅突起太大時，可能會造成檢測金屬層受損或斷裂，從而所述檢測金屬層的電阻發(fā)生變化，通過檢測所述檢測金屬層130、130'、130"兩端的導通電流，獲得對應的電阻值，并將所述電阻值與參考電阻值進行比較，如果所述電阻值大于參考電阻值，表明硅通孔上方的層間介質層受到損傷，所述硅通孔表面形成有銅突起。其中，所述參考電阻值為所述硅通孔檢測結構的硅通孔表面未形成有銅突起時，所述檢測金屬層的電阻值。綜上，本發(fā)明實施例的硅通孔檢測結構中的檢測金屬層位于硅通孔的正上方。利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，所述檢測金屬層的電阻值，從而判斷所述硅通孔表面是否存在銅突起，檢測敏感、方便。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
權利要求
1.一種硅通孔檢測結構，其特征在于，包括: 半導體基底，位于所述半導體基底內的硅通孔； 位于所述半導體基底和硅通孔表面的層間介質層； 位于所述層間介質層表面的檢測金屬層，所述檢測金屬層位于所述硅通孔的正上方。
2.如權利要求1所述的硅通孔檢測結構，其特征在于，所述檢測金屬層的形狀為S型。
3.如權利要求1所述的硅通孔檢測結構，其特征在于，一個硅通孔正上方具有一個檢測金屬層。
4.如權利要求1所述的硅通孔檢測結構，其特征在于，一個硅通孔上方具有至少兩個檢測金屬層。
5.如權利要求1所述的硅通孔檢測結構，其特征在于，至少兩個硅通孔上方具有同一個檢測金屬層。
6.如權利要求1所述的硅通孔檢測結構，其特征在于，所述檢測金屬層的尺寸大于或等于所述硅通孔的尺寸。
7.如權利要求1所述的硅通孔檢測結構，其特征在于，還包括，位于所述硅通孔和部分半導體基底表面的金屬互連層。
8.一種利用權利要求1所述的硅通孔檢測結構的檢測方法，其特征在于，包括: 將檢測電壓施加在所述硅通孔和檢測金屬層兩端； 利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，從而判斷所述硅通孔表面是否存在銅突起。
9.如權利要求8所述的硅通孔檢測結構的檢測方法，其特征在于，所述硅通孔檢測結構中的一個硅通孔上方具有至少兩個檢測金屬層，分別在每一個檢測金屬層和硅通孔兩端施加檢測電壓，從而判斷所述硅通孔對應區(qū)域的表面是否存在銅突起。
10.如權利要求8所述的硅通孔檢測結構的檢測方法，其特征在于，當所述擊穿電壓小于所述參考擊穿電壓時，判斷出所述硅通孔表面存在銅突起。
11.一種利用權利要求1所述的硅通孔檢測結構的檢測方法，其特征在于，包括: 將檢測電壓施加在所述檢測金屬層兩端； 利用所述檢測電壓檢測所述檢測金屬層的電阻值，從而判斷所述硅通孔表面是否存在銅突起。
12.如權利要求11所述的硅通孔檢測結構的檢測方法，其特征在于，當所述電阻值大于所述參考電阻值時，判斷出所述硅通孔表面存在銅突起。
全文摘要
一種硅通孔檢測結構及檢測方法，所述硅通孔檢測結構包括半導體基底，位于所述半導體基底內的硅通孔；位于所述半導體基底和硅通孔表面的層間介質層；位于所述層間介質層表面的檢測金屬層，所述檢測金屬層位于所述硅通孔的正上方。利用所述檢測電壓檢測所述硅通孔和檢測金屬層之間的擊穿電壓，所述檢測金屬層的電阻值，從而判斷所述硅通孔表面是否存在銅突起，檢測敏感、方便。
文檔編號H01L23/544GK103187398SQ201110456998
公開日2013年7月3日 申請日期2011年12月30日 優(yōu)先權日2011年12月30日
發(fā)明者馮軍宏, 甘正浩 申請人:中芯國際集成電路制造(上海)有限公司