專利名稱：柵介質層及mos晶體管的形成方法
技術領域：
本發(fā)明涉及半導體技術領域，尤其涉及柵介質層及MOS晶體管的形成方法。
背景技術：
隨著半導體器件集成度的不斷提高，技術節(jié)點的降低，傳統(tǒng)的柵介質層不斷變薄，晶體管漏電量隨之增加，引起半導體器件功耗浪費等問題。為解決上述問題，現(xiàn)有技術提供一種將金屬柵極替代多晶娃柵極的解決方案。在美國專利US6664195中提供了一種形成金屬柵極的方法，包括:提供半導體襯底，所述半導體襯底上形成有替代柵結構、及位于所述半導體襯底上覆蓋所述替代柵結構的層間介質層；以所述替代柵結構作為停止層，對所述層間介質層進行化學機械研磨工藝(CMP);除去所述替代柵 結構后形成溝槽；在溝槽底部依次形成柵介質層、高K介質層；再通過PVD方法在所述溝槽內(nèi)的高K介質層上形成金屬層，且將金屬層填充滿溝槽，以形成金屬柵電極層；用化學機械研磨法研磨金屬柵電極層至露出層間介質層，形成金屬柵極。現(xiàn)有，制造高K/金屬柵極(HKMG)器件時，為縮小產(chǎn)生高性能的電勢，需要削減柵介質層的等效氧化層厚度(EOT)。然而，隨著柵介質層的厚度不斷減薄，需要在以二氧化硅為材料的柵介質層表面采用等離子體工藝注入氮離子以提高柵介質層的K(介電常數(shù))值；然而在氮離子注入過程中，由于分布不均導致K值偏移，且氮離子對半導體襯底產(chǎn)生損害，影響后續(xù)形成于半導體襯底上的半導體器件的性能。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種柵介質層及MOS晶體管的形成方法，防止柵介質層的K值偏移，影響半導體器件的性能。為解決上述問題，本發(fā)明提供一種柵介質層的形成方法，包括:提供半導體襯底；于半導體襯底上形成二氧化硅層；在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子；在各次高功率高占空比條件下注入氮離子之前或之后，于低功率低占空比或低功率聞占空比或聞功率低占空比條件下，向~■氧化娃層表面注入氣尚子?？蛇x的，所述高功率為900W 2500W?？蛇x的，所述聞占空比為10% 100*%。可選的，所述低功率為300W 900W?？蛇x的，所述低占空比為3% 10%?？蛇x的，注入氮離子的時間為IOs 180s?？蛇x的，氮離子經(jīng)過等離子體處理氮氣或一氧化氮形成?？蛇x的，在高功率高占空比條件下注入氮離子之后，低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子之前還包括步驟:進行第一退火工藝。
可選的，在低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子之后還包括步驟:進行第二退火工藝。本發(fā)明實施例還提供一種MOS晶體管的形成方法，包括:提供襯底，在所述襯底表面形成替代柵極結構；以替代柵極結構為掩膜，在襯底內(nèi)形成源/漏極；在襯底上形成層間介質層，且所述層間介質層表面與替代柵極結構頂部齊平；以層間介質層為掩膜，去除替代柵極結構，形成溝槽；于溝槽內(nèi)的半導體襯底上形成二氧化硅層；在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子；在各次高功率高占空比條件下注入氮離子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比條件下，向二氧化硅層表面注入氮離子，形成氮氧化硅層，所述二氧化硅層和氮氧化硅層構成柵介質層；在柵介質層上形成填充滿溝槽的金屬柵極。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點:進行高功率高占空比氮離子注入；在各次聞功率聞占空比條件下注入氣尚子之如或之后，在低功率低占空比或低功率聞占空比或高功率低占空比條件下，向二氧化硅層表面注入氮離子。在高功率高占空比的條件下向二氧化硅層表面注入氮離子，可以使氮元素在二氧化硅層濃度較高，于二氧化硅層表面形成氮氧化硅層；然后在低功率低占空比或低功率高占空比或高功率低占空比條件下繼續(xù)向二氧化硅層表面注入離子，由于等離子體能量較低能使氮離子集中在二氧化硅層表面，而不會深入二氧化硅層內(nèi)部至半導體襯底內(nèi)，不但保證了氮氧化硅層的均勻性，又避免了氮離子對半導體襯底的破壞，提高了半導體器件的性能。


圖1是現(xiàn)有技術形成高K柵介質層的流程示意圖；圖2是本發(fā)明形成高K柵介質層的具體實施方式
流程示意圖；圖3至圖5為本發(fā)明形成高K柵介質層的第一實施例結構示意圖；圖6至圖10為本發(fā)明形成高K柵介質層的第二實施例結構示意圖；圖11至圖16為本發(fā)明形成包含金屬柵極的晶體管的第二實施例結構示意圖；圖17為本發(fā)明與現(xiàn)有技術形成的高K柵介質層內(nèi)氮離子分布比較圖。
具體實施例方式發(fā)明人制作如圖1所示的高K柵介質層，執(zhí)行步驟SI，提供半導體襯底；執(zhí)行步驟S2，在所述半導體襯底表面形成以二氧化硅層；執(zhí)行步驟S3，在高功率高占空比(DutyRatio)條件下，對二氧化硅層表面進行氮離子注入，于二氧化硅層表面形成氮氧化硅層，所述二氧化硅層和氮氧化硅層組成高K柵介質層?，F(xiàn)有技術在向二氧化硅層表面注入氮離子時，會采用等離子體工藝對氮氣或一氧化氮進行等離子體化形成氮離子；而目前等離子體工藝過程中只采用一個工藝條件，為使氮離子注入二氧化硅層形成氮氧化硅層，需要整個過程在聞功率聞占空比條件下進行。但是，由于聞功率聞占空比參數(shù)下等尚子體工藝的能量較大的特點，會造成氮離子注入過程中，不能使氮元素主要分布在表面，且氮離子體會滲入至半導體襯底內(nèi)，對半導體襯底產(chǎn)生損害，影響后續(xù)形成于半導體襯底上的半導體器件的性能。為解決上述問題，本發(fā)明實施方式提供一種如圖2所示的高K柵介質層的形成方法，執(zhí)行步驟S11，提供半導體襯底；執(zhí)行步驟S12，于半導體襯底上形成二氧化硅層；執(zhí)行步驟S13，在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子；執(zhí)行步驟S14,在各次聞功率聞占空比條件下注入氣尚子之如或之后，于低功率低占空比或低功率聞占空比或高功率低占空比條件下，向二氧化硅層表面注入氮離子。本發(fā)明實施方式還提供一種MOS晶體管的形成方法，包括:提供襯底，在所述襯底表面形成替代柵極結構；以替代柵極結構為掩膜，在襯底內(nèi)形成源/漏極；在襯底上形成層間介質層，且所述層間介質層表面與替代柵極結構頂部齊平；以層間介質層為掩膜，去除替代柵極結構，形成溝槽；于溝槽內(nèi)的半導體襯底上形成二氧化硅層；在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子；在各次高功率高占空比條件下注入氮離子之iu或之后，于低功率低占空比或低功率聞占空比或聞功率低占空比條件下，向_■氧化娃層表面注入氮離子，形成氮氧化硅層，所述二氧化硅層和氮氧化硅層構成柵介質層；在柵介質層上形成填充滿溝槽的金屬柵極。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。實施例一圖3至圖5為 本發(fā)明形成高K柵介質層的第一實施例結構示意圖。如圖3所示，提供半導體襯底100 ;所述半導體襯底100內(nèi)形成有隔離區(qū)(未示出)及位于隔離區(qū)之間的有源區(qū)；在有源區(qū)的半導體襯底100上形成二氧化硅層102。本實施例中，所述半導體襯底200可以選自硅基底、絕緣層上的硅(SOI)、或者還可以是其它的材料，例如砷化鎵等II1-V族化合物。本實施例中，形成二氧化硅層102的方法為熱氧化法或化學氣相沉積法。如圖4所示，設置工藝參數(shù)，在高功率高占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，生成第一氮離子104 ;第一氮離子104與二氧化硅層102反應，在二氧化硅層102表面形成氮氧化硅層106。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行等離子體化的高功率為900W 2500W ;高占空比為10% 100%。形成氮氧化硅層106以后，進行第一退火工藝，使第一氮離子104與二氧化硅成鍵。如圖5所示，重新設置工藝參數(shù)，在低功率低占空比或低功率高占空比或高功率低占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，向氮氧化硅層106內(nèi)注入第二氮離子108，使氮離子均勻分布于二氧化硅層102表面。所述二氧化硅層102和氮氧化娃層106構成高K柵介質層。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行等離子體化的低功率為300W 900W ;低占空比為3 % 10 %。在注入第二氮離子108后，進行第二退火工藝，使第二氮離子108與二氧化硅成鍵。
對于高功率高占空比條件下注入氮離子的時間、低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子的時間的選擇可根據(jù)實際工藝進行選取。例如，現(xiàn)有工藝為形成厚度小于IOnm的柵介質層時，如果采用的注入氮離子時間為40s ;那么采用本實施例的工藝，在高功率高占空比條件下注入第一氮離子104時間為30s以形成氮氧化娃層，在低功率低占空比或低功率聞占空比或聞功率低占空比條件下注入第_■氣尚子108時間為15s使氮離子分布均勻且集中于二氧化硅層102表面。相應本發(fā)明實施注入氮離子時間的總和大于現(xiàn)有注入氮離子形成氮氧化硅層的時間。 本實施例中，低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子的時間是總注入氮離子占空比時間的3% 10%。本實施例中，氮離子總注入劑量為8X1014 8X1015/cm3?？傋⑷霑r間為IOs 180s。

實施例二圖6至圖10為本發(fā)明形成高K柵介質層的第二實施例結構示意圖。如圖6所示，提供半導體襯底200 ;所述半導體襯底200內(nèi)形成有隔離區(qū)(未示出)及位于隔離區(qū)之間的有源區(qū)；在有源區(qū)的半導體襯底200上形成二氧化硅層202。本實施例中，形成二氧化硅層202的方法為熱氧化法或化學氣相沉積法。如圖7所示，設置工藝參數(shù)，在第一次高功率高占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，生成第一氮離子204 ;第一氮離子204與二氧化硅層202反應,在二氧化娃層202表面形成氮氧化娃層206。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行第一次等離子體化的第一次高功率為900W 2500W ;高占空比為10% 100%。形成氮氧化硅層206以后，進行第一退火工藝，使第一氮離子204與二氧化硅成鍵。如圖8所示，重新設置工藝參數(shù)，在第一次低功率低占空比或低功率高占空比或高功率低占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，向氮氧化硅層206內(nèi)注入第二氮離子208，使氮離子均勻分布于二氧化硅層202表面。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行等離子體化的第一次低功率為300W 900W ;低占空比為3 % 10 %。注入第二氮離子208以后，進行第二退火工藝，使第二氮離子208與二氧化硅成鍵。如圖9所示，再次設置工藝參數(shù)，在第二次高功率高占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，生成第三氮離子210 ;第三氮離子210與二氧化硅層202反應，使氮氧化硅層206的厚度達到預定厚度。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行第二次等離子體化的第二次高功率為900W 2500W ;高占空比為10% 100%。注入第三氮離子210以后，進行第三退火工藝，使第三氮離子210與二氧化硅成鍵。如圖10所示，重新設置工藝參數(shù)，在第二次低功率低占空比或低功率高占空比或高功率低占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，向氮氧化硅層206內(nèi)注入第四氮離子212，使氮離子均勻分布于二氧化硅層202表面且集中于二氧化硅層202表面。所述二氧化娃層202和氮氧化娃層206構成高K柵介質層。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行等離子體化的第二次低功率為300W 900W ;低占空比為3 % 10 %。注入第四氮離子212以后，進行第四退火工藝，使第四氮離子212與二氧化硅成鍵。對于高功率高占空比條件下注入氮離子的時間、低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子的時間的選擇可根據(jù)實際工藝進行選取。例如，現(xiàn)有工藝為形成厚度小于IOnm的柵介質層時，如果采用的注入氮離子時間為40s ;那么采用本實施例的工藝，在第一次高功率高占空比條件下注入第一氮離子204時間為20s以形成氮氧化硅層，在第一次低功率低占空比或低功率高占空比或高功率低占空比條件下注入第二氮離子208時間為7s使氮離子分布均勻且集中于二氧化硅層202表面，在第二次高功率高占空比條件下注入第三氮離子210時間為15s使氮氧化硅層的厚度達到預定厚度，在第二次低功率低占空比或低功率高占空比或高功率低占空比條件下注入第四氮離子212時間為8s進一步鞏固氮離子分布均勻且集中于二氧化硅層202表面。相應本發(fā)明實施注入氮離子時間的總和大于現(xiàn)有注入氮離子形成氮氧化硅層的時間。本實施例中，低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子的時間是總注入氮離子時間的3% 10%。本實施例中，氮離子總注入劑量為8X1014 8X1015/cm3。總注入時間為IOs 180so本發(fā)明不局限于上述兩個實施例，還可以進行三次、四次……N次(N為自然數(shù))高功率高占空比條件下的氮離子注入；在每次高功率高占空比條件下注入氮離子后，均需進行低功率低占空比或低功率高占空比或高功率低占空比條件下的氮離子注入。圖11至圖16為本發(fā)明形成包含金屬柵極的晶體管的第二實施例結構示意圖。如圖11所示，提供半導體襯底300 ;半導體襯底300上依次形成替代柵介電層304和替代柵電極層306，所述替代柵介電層304和替代柵電極層306構成替代柵極結構。具體形成替代柵電極層202工藝如下:在替代柵介電層304上形成多晶硅層，在多晶硅層上形成光刻膠層；對光刻膠層進行曝光顯影，形成柵極圖形；以圖案化光刻膠層為掩膜，刻蝕多晶硅層和替代柵介電層304至露出半導體襯底300。繼續(xù)參考圖11，在半導體襯底300上形成側墻308，所述側墻308位于替代柵極結構兩側。具體形成工藝如下:用化學氣相沉積法在半導體襯底300上及替代柵極結構周圍形成側墻層；用回刻蝕工藝刻蝕側墻層至露出半導體襯底300和替代柵極結構頂部。再參考圖11，以替代柵極結構和替代柵極結構兩側的側墻308為掩膜，向所述半導體襯底300進行離子注入，形成源/漏極302。在注入離子之后，對所述半導體襯底300進行熱處理，使源極208和漏極208中的注入離子發(fā)生縱向與橫向的均勻擴散。然后，在半導體襯底300上沉積層間介質層310，所述層間介質層310覆蓋替代柵極結構；采用化學機械研磨(CMP)方法研磨層間介質層310至露出替代柵極結構頂部。本實施例中，所述層間介質層3 10的材料為氧化硅或氮氧化硅等。形成層間介質層310的方法是化學氣相沉積法。
如圖12所示，以層間介質層310為掩膜，用干法刻蝕法或濕法刻蝕法刻蝕去除替代柵極結構，形成溝槽。如圖13所示，在溝槽內(nèi)的半導體襯底200上形成二氧化硅層312。本實施例中，形成二氧化硅層102的方法為熱氧化法或化學氣相沉積法。在形成二氧化硅層312之前，會對半導體襯底進行處理。例如，對半導體襯底300進行RCA清洗，所述RCA清洗包括:先用SPM清洗，即用H2SO4溶液和H2O2溶液按比例配成SPM溶液，SPM溶液具有很強的氧化能力，可將金屬顆粒氧化后溶于清洗液。然后，用DHF清洗，即用一定濃度的氫氟酸去除硅片表面的自然氧化膜，而附著在自然氧化膜上的雜質也被溶解到清洗液中，同時DHF抑制了氧化膜的形成。接著，APM清洗:就是使用NH4OH溶液和H2O2溶液進行清洗，硅片表面由于H2O2氧化作用生成氧化膜，該氧化膜又被NH4OH腐蝕，腐蝕后立即又發(fā)生氧化，氧化和腐蝕反復進行，因此附著在襯底表面的顆粒和金屬也隨腐蝕層而落入清洗液內(nèi)。如圖14所示，設置工藝參數(shù)，在高功率高占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，生成第一氮離子316 ;第一氮離子316與二氧化硅層312反應，在二氧化硅層312表面形成氮氧化硅層314。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行等離子體化的高功率為900W 2500W ;高占空比為10% 100%。形成氮氧化硅層314以后，進行第一退火工藝，使第一氮離子314與二氧化硅成鍵。如圖15所示，重新設置工藝參數(shù)，在低功率低占空比或低功率高占空比或高功率低占空比條件下對向等離子體腔室內(nèi)通入的含氮氣體進行等離子體化，向氮氧化硅層314內(nèi)注入第二氮離子318，使氮離子均勻分布于二氧化硅層312表面。所述二氧化硅層312和氮氧化娃層314構成高K柵介質層。本實施例中，對向等離子體腔室內(nèi)通入含氮氣體進行等離子體化的低功率為300W 900W ;低占空比為3 % 10 %。在注入第二氮離子318后，進行第二退火工藝，使第二氮離子318與二氧化硅成鍵。本實施例中，所述高K柵介質層的厚度為2埃 10埃。如圖16所示，在溝槽內(nèi)填充滿金屬層，形成金屬柵極320。具體形成金屬柵極320的工藝為:在層間介質層310上形成金屬層，且將所述金屬層填充滿溝槽；用化學機械研磨法平坦化金屬層至露出層間介質層310，形成金屬柵極320。其中，所述金屬層214 的材料可以為 Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi 的一種或多種。圖17為本發(fā)明與現(xiàn)有技術形成的高K柵介質層內(nèi)氮離子分布比較圖。如圖17所示，現(xiàn)有技術在一個高功率高占空比條件下向二氧化硅層表面注入氮離子，氮離子在二氧化硅層表面并不是分布均勻，并且在二氧化硅層的各深度都分布相當數(shù)量；不但會導致柵介質層K值偏移，而且氮離子對半導體襯底產(chǎn)生損害。而采用本發(fā)明的方案，在采用高功率高占空比的等離子體工藝向二氧化硅層表面注入氮離子后，采用低功率低占空比或低功率高占空比或高功率低占空比等離子體工藝再向二氧化硅層表面注入氮離子；可以從圖中看出在二氧化硅層表面氮離子濃度分布均勻，多數(shù)氮離子集中于二氧化硅層表面。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種柵介質層的形成方法，其特征在于，包括: 提供半導體襯底； 于半導體襯底上形成二氧化娃層； 在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子； 在各次聞功率聞占空比條件下注入氣尚子之如或之后，于低功率低占空比或低功率聞占空比或高功率低占空比條件下，向二氧化硅層表面注入氮離子。
2.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，所述高功率為900W 2500W。
3.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，所述高占空比為10% 100%。
4.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，所述低功率為300W 900W。
5.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，所述低占空比為3% 10%。
6.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，注入氮離子的時間為IOs 180s。`
7.根據(jù)權利要求1 6所述任一項柵介質層的形成方法，其特征在于，氮離子經(jīng)過等離子體處理氮氣或一氧化氮形成。
8.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，在高功率高占空比條件下注入氮離子之后，低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子之前還包括步驟:進行第一退火工藝。
9.根據(jù)權利要求1所述柵介質層的形成方法，其特征在于，在低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子之后還包括步驟:進行第二退火工藝。
10.一種MOS晶體管的形成方法，其特征在于，包括: 提供襯底，在所述襯底表面形成替代柵極結構； 以替代柵極結構為掩膜，在襯底內(nèi)形成源/漏極； 在襯底上形成層間介質層，且所述層間介質層表面與替代柵極結構頂部齊平； 以層間介質層為掩膜，去除替代柵極結構，形成溝槽； 于溝槽內(nèi)的半導體襯底上形成二氧化硅層； 在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子； 在各次聞功率聞占空比條件下注入氣尚子之如或之后，于低功率低占空比或低功率聞占空比或高功率低占空比條件下，向二氧化硅層表面注入氮離子，形成氮氧化硅層，所述二氧化硅層和氮氧化硅層構成柵介質層； 在柵介質層上形成填充滿溝槽的金屬柵極。
11.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，所述高功率為900W 2500W。
12.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，所述高占空比為10% 100%。
13.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，所述低功率為300W 900ffo
14.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，所述低占空比為3% 10%。
15.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，注入氮離子的時間為IOs 180s。
16.根據(jù)權利要求10 15所述任一項MOS晶體管的形成方法，其特征在于，氮離子經(jīng)過等離子體處理氮氣或一氧化氮形成。
17.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，在高功率高占空比條件下注入氮離子之后，低功率低占空比或低功率高占空比或高功率低占空比條件下注入氮離子之前還包括步驟:進行第一退火工藝。
18.根據(jù)權利要求10所述MOS晶體管的形成方法，其特征在于，在低功率低占空比或低功率高占空比或高功率 低占空比條件下注入氮離子之后還包括步驟:進行第二退火工藝。
全文摘要
一種柵介質層及MOS晶體管的形成方法。其中柵介質層的形成方法，包括提供半導體襯底；于半導體襯底上形成二氧化硅層；在至少一次高功率高占空比條件下，于二氧化硅層表面注入氮離子；在各次高功率高占空比條件下注入氮離子之前或之后，于低功率低占空比或低功率高占空比或高功率低占空比條件下，向二氧化硅層表面注入氮離子。本發(fā)明保證了氮氧化硅層的氮元素分布更接近表面，在表面的比例更大，又避免了氮離子對半導體襯底的破壞，提高了半導體器件的性能。
文檔編號H01L21/336GK103165431SQ201110428309
公開日2013年6月19日 申請日期2011年12月19日 優(yōu)先權日2011年12月19日
發(fā)明者何永根, 禹國賓, 吳兵 申請人:中芯國際集成電路制造(上海)有限公司