專利名稱：具有埋入摻雜層的完全耗盡soi器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及完全耗盡SOI器件，特別涉及完全耗盡雙柵SOI晶體管和DRAM器件。
背景技術(shù)：
在當(dāng)今和未來(lái)的半導(dǎo)體制造中，例如在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)的情況下，絕緣體上半導(dǎo)體(SeOI)，特別是絕緣體上硅(SOI)半導(dǎo)體器件受到越來(lái)越多的關(guān)注。MOS晶體管,無(wú)論所考慮的是η溝道晶體管還是P溝道晶體管,都包括所謂的ρη 結(jié)，ρη結(jié)是由高摻雜的漏極區(qū)域和源極區(qū)域與位于漏極區(qū)域和源極區(qū)域之間的相反摻雜或弱摻雜的溝道區(qū)域的交界形成的。通過(guò)柵極電極來(lái)控制溝道區(qū)域的導(dǎo)電性，即導(dǎo)電溝道的驅(qū)動(dòng)電流能力(drive current capability),柵極電極形成在溝道區(qū)域附近,并且通過(guò)薄絕緣層與溝道區(qū)域隔開。近來(lái)，在本領(lǐng)域中引入了多柵晶體管，特別是雙柵晶體管。與具有單一柵極的晶體管相比，由于相對(duì)輕摻雜的溝道區(qū)域，雙柵晶體管表現(xiàn)出更高的導(dǎo)通電流(on-current)、更低的截止電流(off-current)、更好的亞閾值擺幅和更低的閾值電壓變化。雙柵晶體管優(yōu)選地是在具有薄埋入氧化物和高摻雜背板(back plane)(層)的完全耗盡SOI結(jié)構(gòu)中實(shí)現(xiàn)的。雙柵晶體管是DRAM器件的核心電路和外圍電路的一部分。但是，在本領(lǐng)域中，由于用于形成背板而使用的高劑量注入，具有高摻雜背板的完全耗盡雙柵SOI晶體管的制造方法是復(fù)雜的，并且可能導(dǎo)致SOI區(qū)域內(nèi)的損壞。通常通過(guò)經(jīng)由SOI層和埋入氧化物層注入來(lái)形成摻雜背板。但是，由背板注入引起的有源層中的摻雜劑污染造成閾值電壓的更大變化。所選擇的摻雜率越高，產(chǎn)生的閾值電壓的變化也越高。 此外，由于在本領(lǐng)域中，為了形成背柵，需要相對(duì)較高的摻雜能量，因此造成深度延伸的摻雜區(qū)域。這嚴(yán)重地影響了器件的小型化。鑒于這一點(diǎn)，本發(fā)明潛在的問(wèn)題是提供一種較不復(fù)雜并且能夠避免上述問(wèn)題的用于制造完全耗盡SOI器件的方法以及通過(guò)這種方法獲得的器件。本發(fā)明潛在的特殊問(wèn)題是提供一種適合于制造完全耗盡SOI器件的絕緣體上半導(dǎo)體(SeOI)晶片以及能夠避免上述缺點(diǎn)的這種器件。

發(fā)明內(nèi)容
為了達(dá)到上述目的，提供一種用于制造半導(dǎo)體器件的方法，包括提供第一襯底；在所述第一襯底的表面區(qū)域中(在所述第一襯底的上部區(qū)域中或者所述第一襯底的頂部上)設(shè)置(形成)摻雜層；在所述摻雜層上設(shè)置(形成)埋入氧化物層；在所述埋入氧化物層上設(shè)置(形成)半導(dǎo)體層，以獲得SeOI晶片；從所述SeOI晶片的第一區(qū)域去除所述埋入氧化物層和所述半導(dǎo)體層，同時(shí)在所述SeOI晶片的第二區(qū)域中保留所述埋入氧化物層和所述半導(dǎo)體層；
4
在所述第二區(qū)域中形成上部晶體管(例如P溝道或η溝道晶體管);在所述第一區(qū)域中形成下部晶體管，特別是凹溝道陣列晶體管；其中在所述第二區(qū)域中形成上部晶體管包括在所述摻雜層中或者由所述摻雜層形成所述晶體管的背柵；以及在所述第一區(qū)域中形成下部晶體管、特別是凹溝道陣列晶體管包括在所述摻雜層中或者由所述摻雜層形成所述晶體管的源極區(qū)域和漏極區(qū)域。根據(jù)本發(fā)明的方法，不需要通過(guò)半導(dǎo)體層和/或埋入氧化物層來(lái)進(jìn)行用于形成第一區(qū)域中的晶體管的源極/漏極區(qū)域的摻雜。特別地，通過(guò)摻雜層的厚度，可以精確地確定第一區(qū)域中的晶體管的源極/漏極區(qū)域的延伸。此外，同一(埋入)摻雜層的部分既可以用于形成第二區(qū)域中的一個(gè)或多個(gè)晶體管的背柵，又可以用于形成第一區(qū)域中的晶體管的源極/漏極區(qū)域，從而簡(jiǎn)化整體的制造過(guò)程。第一區(qū)域可以代表DRAM器件的存儲(chǔ)器單元區(qū)域，第二區(qū)域可以代表DRAM器件的核心區(qū)域或外圍電路的區(qū)域。該方法可以進(jìn)一步包括提供第二襯底；在所述第二襯底上形成所述半導(dǎo)體層； 在所述半導(dǎo)體層和/或所述摻雜層上形成所述埋入氧化物層；通過(guò)所述埋入氧化物層來(lái)鍵合所述第一襯底和所述第二襯底；以及分離所述第二襯底。因此，可以通過(guò)晶片轉(zhuǎn)移技術(shù)來(lái)獲得SeOI晶片。通過(guò)氧化物層來(lái)幫助晶片轉(zhuǎn)移。通過(guò)第二襯底上形成的半導(dǎo)體層上所形成的氧化物層與第一襯底上所形成的氧化物層的組合，其中這種組合是從鍵合過(guò)程得到的，可以形成所得到的SeOI晶片的埋入氧化物層?；蛘?，通過(guò)只形成在半導(dǎo)體層上或者只形成在襯底上的氧化物層來(lái)幫助鍵合。例如可以根據(jù)SmartCut 技術(shù)來(lái)執(zhí)行晶片轉(zhuǎn)移。在上文所描述的實(shí)施例中，形成所述摻雜層的步驟可以包括通過(guò)注入合適的摻雜劑來(lái)?yè)诫s所述第一襯底的表面區(qū)域。在這種情況下，應(yīng)注意的是，例如可以通過(guò)半導(dǎo)體層或者通過(guò)埋入氧化物層或者通過(guò)半導(dǎo)體層和埋入氧化物層來(lái)執(zhí)行摻雜?；蛘撸纬伤鰮诫s層的步驟可以包括在所述第一襯底的表面上形成、特別是外延生長(zhǎng)所述摻雜層。例如，可以在多晶硅第一襯底上生長(zhǎng)在生長(zhǎng)過(guò)程中或者在生長(zhǎng)過(guò)程之后注入摻雜劑的單晶硅層來(lái)作為摻雜層。在上文所描述的實(shí)施例中，所述半導(dǎo)體層可以是硅層，特別是單晶硅層。可以在所述第一襯底上形成的摻雜層上外延生長(zhǎng)所述硅層。優(yōu)選的可以是，在其上外延生長(zhǎng)所述硅層的第一襯底上提供種子層。根據(jù)一個(gè)實(shí)施例，就濃度而言，所述摻雜層的摻雜是η (P)摻雜層，特別是η+(ρ+)摻雜層。摻雜劑可以是難熔金屬(refractory metal)。摻雜劑可以選自于 Co、Ni、Ti、Mo、W 或 Ta。在上文所描述的示例中，從所述SeOI晶片的第一區(qū)域去除所述埋入氧化物層和所述半導(dǎo)體層的步驟可以包括可選地，在所述第一區(qū)域和所述第二區(qū)域中的半導(dǎo)體層上形成氧化物層；在所述第一區(qū)域和所述第二區(qū)域中的氧化物層上形成掩膜層；在所述第二區(qū)域中的掩膜層上形成光刻膠(photoresist)并且暴露所述第一區(qū)域；基于圖案化的光刻膠來(lái)去除所述第一區(qū)域中的掩膜層、可選地形成的氧化物層和半導(dǎo)體層；
去除所述光刻膠層；去除所述第二區(qū)域中的掩膜層；去除所述第二區(qū)域中的氧化物層；以及去除所述第一區(qū)域中的埋入氧化物層；其中在去除所述第二區(qū)域中的掩膜層之后去除所述第一區(qū)域中的埋入氧化物層。制造步驟的這種特殊順序?qū)е略诠に嚵鞒谭矫嬉杂行У姆绞娇煽康?、無(wú)損壞地去除第一區(qū)域中的埋入氧化物層和半導(dǎo)體層。半導(dǎo)體器件的制造可以進(jìn)一步包括在所述第二區(qū)域中形成溝槽，以將形成P溝道晶體管的區(qū)域與形成η溝道晶體管的區(qū)域分隔開；形成分隔所述第一區(qū)域與所述第二區(qū)域的溝槽；形成所述第一區(qū)域的P阱區(qū)域和η阱區(qū)域；以及在所述第一區(qū)域中形成凹溝道陣列晶體管溝槽，從而所述凹溝道陣列晶體管溝槽延伸到在所述第一區(qū)域中的摻雜層的下方所形成的P阱區(qū)域中。所述第二區(qū)域中的溝槽可以被隔離材料(氧化物)完全填充，以便形成淺溝槽隔離，或者可以被填充到埋入氧化物層的水平，從而提供凸臺(tái)隔離。通過(guò)注入形成所述第一區(qū)域中的P阱區(qū)域和η阱區(qū)域。此處，不需要通過(guò)SOI晶片的埋入氧化物和半導(dǎo)體層的注入。通過(guò)經(jīng)由RCAT溝槽進(jìn)一步注入摻雜劑，可以容易地調(diào)節(jié)根據(jù)本發(fā)明的實(shí)施例在第一區(qū)域中所要形成的存儲(chǔ)器單元陣列的閾值電壓。因此，根據(jù)此處所公開的方法，可以以非常有效且能夠避免損壞的方式，將第一區(qū)域中的RCAT的形成整合到用于DRAM的核心和外圍電路的ρ/η溝道晶體管的制造當(dāng)中。此外，在上文所描述的示例中，形成所述第一區(qū)域中的晶體管的源極和漏極區(qū)域不需要進(jìn)一步在所述摻雜層中注入摻雜劑。在這種情況下，在完成SeOI晶片之前，當(dāng)在襯底上形成摻雜層時(shí)，摻雜層已經(jīng)提供了必要的摻雜率。從而不需要額外地沉積和去除摻雜劑掩膜層，源極/漏極的形成不導(dǎo)致?lián)p壞?；蛘?，形成所述第一區(qū)域中的晶體管的源極和漏極區(qū)域可以包括在所述摻雜層中注入摻雜劑以調(diào)節(jié)摻雜分布。根據(jù)一個(gè)實(shí)施例，在與所述第一區(qū)域和所述第二區(qū)域中所形成的晶體管的柵極結(jié)構(gòu)相鄰的半導(dǎo)體層上、特別是硅層上形成(特別是通過(guò)外延生長(zhǎng))額外的摻雜硅層，以便形成升高的(部分高于柵極電解質(zhì)的水平)源極和漏極區(qū)域，如果這是優(yōu)選的話。因此，在這種情況下所得到的升高的源極和漏極區(qū)域分別包括第二區(qū)域中的額外的摻雜硅層和半導(dǎo)體層以及第二區(qū)域中的額外的摻雜硅層和摻雜層。本文還提供一種絕緣體上半導(dǎo)體晶片，即SeOI晶片，特別是SOI晶片，包括襯底；摻雜層，所述摻雜層形成在所述襯底的表面的區(qū)域中；埋入氧化物層，所述埋入氧化物層僅設(shè)置在所述摻雜層的一部分上；以及半導(dǎo)體層，所述半導(dǎo)體層設(shè)置在所述摻雜層的一部分上所設(shè)置的埋入氧化物層上，以獲得SeOI晶片。這種晶片十分適合于形成一種DRAM器件，所述DRAM器件包括形成所述半導(dǎo)體層和所述埋入氧化物層的區(qū)域中的P溝道和/或η溝道晶體管，其中在所述晶片的沒(méi)有提供半導(dǎo)體層和埋入氧化物層的區(qū)域中形成用于存儲(chǔ)器單元陣列的凹溝道陣列晶體管，從而所述(埋入)摻雜層可以提供用于所述P溝道和/或η溝道晶體管的背柵并且至少部分地提供用于所述凹溝道陣列晶體管的源極/漏極區(qū)域。在上文所描述的SeOI晶片中，所述襯底和所述半導(dǎo)體層可以由硅構(gòu)成或者包括硅，所述摻雜層可以包括難熔金屬。特別地，所述摻雜層可以包括Co、Ni、Ti、Mo、W或Ta作為摻雜劑。


將參考附圖描述本發(fā)明的其他特征和優(yōu)點(diǎn)。在該描述中，參考了意在顯示本發(fā)明的優(yōu)選實(shí)施例的附圖。應(yīng)理解，這些實(shí)施例不代表本發(fā)明的全部范圍。圖I顯示了用于制造根據(jù)本發(fā)明的半導(dǎo)體器件的方法的示例，該半導(dǎo)體器件中形成了包括埋入摻雜層的SOI結(jié)構(gòu)。圖2a至圖2e顯示了根據(jù)本發(fā)明的示例的DRAM器件的制造，其基于圖I所示的 SOI晶片。
具體實(shí)施例方式圖I中顯示了包括埋入摻雜層的SOI結(jié)構(gòu)的制造方法。提供施主硅襯底I。接下來(lái)，在施主娃襯底I上生長(zhǎng)娃層2?？蛇x地,在用于生長(zhǎng)娃層2的施主娃襯底I上形成種子層(未顯示)。然后，在硅層2上形成(二)氧化硅層3。另一方面，提供硅襯底4，用于獲得SOI結(jié)構(gòu)。在硅襯底4的區(qū)域中或者在硅襯底 4的上表面上形成摻雜層5。根據(jù)一個(gè)不例,執(zhí)行娃襯底4的上部的n+摻雜,從而產(chǎn)生摻雜層5。根據(jù)另一示例,在娃襯底4上外延(epitactically)生長(zhǎng)摻雜娃層5,特別是n+摻雜硅層。然后，在摻雜層5上形成(二)氧化硅層6。在晶片轉(zhuǎn)移過(guò)程中，將硅層2上形成的氧化物層3和摻雜層5上形成的氧化物層6互相鍵合，并且去除施主襯底I。得到包括襯底 4、埋入摻雜層5、在鍵合過(guò)程中由氧化物層3和氧化物層6的組合所產(chǎn)生的埋入氧化物層7 以及硅層2的結(jié)構(gòu)。隨后，在第一區(qū)域上去除硅層2和埋入氧化物層7，同時(shí)在第二區(qū)域上保留硅層2 和埋入氧化物層7，從而產(chǎn)生SOI晶片10?？梢匀缦挛乃鰜?lái)執(zhí)行去除。在硅層2上生長(zhǎng)墊氧化物(pad oxide)，并在墊氧化物上形成硬掩膜層，例如氮化物層。然后，在硬掩膜層上形成光刻膠，并使光刻膠圖案化以在第一區(qū)域中暴露硬掩膜層。然后，在第一區(qū)域中蝕刻硬掩膜、下方墊氧化物以及硅層2。隨后，剝?nèi)ス饪棠z，去除氮化物，并且去除第一區(qū)域中包括埋入氧化物層7在內(nèi)的全部暴露氧化物。圖I中所顯示的由此獲得的SOI晶片10適合于完全耗盡多(雙)柵SOI FET以及DRAM器件的制造。接下來(lái)，參考圖2a至圖2e來(lái)描述根據(jù)本發(fā)明的示例的DRAM器件的制造。由圖I 中所顯示的SOI晶片10給出起始點(diǎn)。在第一區(qū)域中的摻雜層5的暴露部分上以及第二區(qū)域中的硅層上形成墊氧化物11和諸如氮化物層的硬掩膜層12。圖2a中顯示了所得到的結(jié)構(gòu)。表示了三個(gè)有源區(qū)域，其中一個(gè)區(qū)域中將形成η溝道FET，一個(gè)區(qū)域中將形成P溝道 FET,還有一個(gè)區(qū)域中將形成存儲(chǔ)器單元陣列。η溝道FET和ρ溝道FET的區(qū)域包括硅層2 和埋入氧化物層7以及墊氧化物11和墊氮化物12。存儲(chǔ)器單元陣列包括墊氧化物11和墊氮化物12，但是沒(méi)有硅層2和埋入氧化物層7。
通過(guò)光刻處理，隨后形成分隔三個(gè)不同的有源區(qū)域的溝槽。詳細(xì)地講，在墊氮化物上形成圖案化的光刻膠以蝕刻溝槽區(qū)域中的氮化物，在去除光刻膠之后，蝕刻硅以形成溝槽。接下來(lái)，在溝槽中后續(xù)形成溝槽氧化物襯墊(liner)和溝槽氮化物襯墊，然后，用氧化物材料填充溝槽。在退火和化學(xué)機(jī)械拋光以及氮化物和氧化物的蝕刻之后，獲得圖2b所示的結(jié)構(gòu)。溝槽13分別將η溝道FET的有源區(qū)域與ρ溝道FET的有源區(qū)域以及ρ溝道FET 的有源區(qū)域與存儲(chǔ)器單元陣列的有源區(qū)域隔開。溝槽13中填充有上述溝槽氧化物襯墊14 和溝槽氮化物襯墊15以及溝槽填充氧化物16。要注意的是，將η溝道FET的有源區(qū)域與 P溝道FET的有源區(qū)域隔開的溝槽可以被完全填充，以提供淺溝槽隔離，或者也可以僅僅從上到下地填充有埋入氧化物層7，以便提供凸臺(tái)隔離。接下來(lái)，在如圖2b所示的整個(gè)結(jié)構(gòu)上方形成遮蔽氧化物(未顯示)，在存儲(chǔ)器單元陣列的區(qū)域中，通過(guò)注入形成下部η阱區(qū)域和上部ρ阱區(qū)域。在存儲(chǔ)器單元陣列的區(qū)域中， 必須形成凹溝道陣列晶體管(recessed channel array transistor, RCAT)。在包括沉積平坦化氧化物及其化學(xué)機(jī)械平坦化的平坦化步驟之后，形成氮化物硬掩膜和大致圖案化的光刻膠，以在存儲(chǔ)器單元陣列的區(qū)域中蝕刻RCAT溝槽。在蝕刻的RCAT溝槽中形成氧化物。 通過(guò)RCAT溝槽在ρ阱區(qū)域中執(zhí)行用于調(diào)節(jié)閾值電壓和柵極氧化物的種類的注入。在RCAT 溝槽以及η溝道FET和ρ溝道FET的區(qū)域中形成不同厚度的柵極氧化物。圖2c中顯示了所得到的結(jié)構(gòu)?？梢钥闯?，RCAT溝槽17部分形成為延伸到在η阱區(qū)域19上方所形成的ρ 阱區(qū)域18中。在ρ阱區(qū)域18內(nèi)，形成用于調(diào)節(jié)閾值電壓的注入?yún)^(qū)域20和用于調(diào)節(jié)柵極氧化物的注入?yún)^(qū)域21。在η溝道FET的區(qū)域中形成相對(duì)較厚的柵極氧化物22’，在ρ溝道FET 的區(qū)域中形成相對(duì)較薄的柵極氧化物22”?；蛘撸瑬艠O氧化物22’和柵極氧化物22”都可以形成得相對(duì)較薄或者相對(duì)較厚，或者柵極氧化物22”可以形成得比柵極氧化物22’厚。在 RCAT溝槽17中形成另一柵極氧化物22”’?？梢詧?zhí)行柵極氧化物硝化和柵極氧化物退火。如圖2d所示形成η溝道FET和ρ溝道FET的區(qū)域以及存儲(chǔ)器單元陣列的區(qū)域中的柵極電極結(jié)構(gòu)。在所顯示的示例中，柵極結(jié)構(gòu)包括由TiN制成的層23、由多晶硅制成的層24、W阻擋層25和氮化物層26。所顯示的柵極結(jié)構(gòu)是通過(guò)現(xiàn)有技術(shù)中已知的各個(gè)層的沉積和光刻處理得到的。在圖2d所示的結(jié)構(gòu)上沉積氮化物層，在與各個(gè)柵極結(jié)構(gòu)相鄰的η 溝道FET和ρ溝道FET的區(qū)域中注入輕摻雜漏極區(qū)域。在蝕刻之后，在η溝道FET和ρ溝道FET的區(qū)域中的柵極結(jié)構(gòu)上方的氮化物層上方形成側(cè)壁間隔氧化物(sidewall spacer oxide)，以便獲得氧化物側(cè)壁間隔，沉積另一氮化物層并且將其蝕刻以在η溝道FET和ρ溝道FET的區(qū)域中的柵極結(jié)構(gòu)上方以及存儲(chǔ)器單元陣列的區(qū)域中的柵極結(jié)構(gòu)上方形成氮化物側(cè)壁間隔。回蝕(etch back)存儲(chǔ)器單元陣列的區(qū)域中的埋入摻雜區(qū)域5的表面上的氧化物和η溝道FET和ρ溝道FET的區(qū)域中的硅層2上的氧化物，并且通過(guò)選擇性外延生長(zhǎng)在因此而暴露的表面上形成娃，并在η溝道FET和ρ溝道FET的區(qū)域中的外延生長(zhǎng)的娃以及下方娃層2中并且可選地在存儲(chǔ)器單元陣列的區(qū)域中的下方埋入注入層5中分別注入摻雜劑。但是，優(yōu)選地，可以調(diào)節(jié)摻雜層5中的摻雜濃度，以使RCAT不需要經(jīng)由外延硅(epi silicon) 注入的大量摻雜。圖2e中顯示了所得到的結(jié)構(gòu)。如該圖所示，η溝道FET和ρ溝道FET的區(qū)域中的柵極結(jié)構(gòu)包括包含氧化物和氮化物的側(cè)壁間隔27。存儲(chǔ)器單元陣列的區(qū)域中的柵極結(jié)構(gòu)包括由氮化物制成的側(cè)壁間隔28。鄰近所有的柵極結(jié)構(gòu)形成外延硅29并且對(duì)外延硅29進(jìn)行摻雜，以便形成源極/漏極區(qū)域。可以在外延結(jié)構(gòu)的生長(zhǎng)之后或者在其生長(zhǎng)過(guò)程中通過(guò)注入來(lái)執(zhí)行外延結(jié)構(gòu)的摻雜。從根據(jù)本發(fā)明的實(shí)施例的圖2a至圖2e的描述可以看出，在SOI晶片中形成埋入薄高摻雜η層5,該SOI晶片一方面可以在DRAM器件的核心和外圍電路中用作背柵層,另一方面可以用于存儲(chǔ)器單元區(qū)域中的RCAT的高摻雜的源極和漏極區(qū)域。已經(jīng)描述了 P摻雜襯底中的η+背板的提供，但是可以容易地理解，本發(fā)明也覆蓋提供η摻雜襯底中的P+背板的P摻雜層。上文所討論的所有實(shí)施例都不作為限制，而是作為顯示本發(fā)明的特征和優(yōu)點(diǎn)的示例。要理解的是，也可以以不同的方式組合上文所描述的一些或全部特征。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，包括提供第一襯底；在所述第一襯底的表面區(qū)域中設(shè)置摻雜層；在所述摻雜層上設(shè)置埋入氧化物層；在所述埋入氧化物層上設(shè)置半導(dǎo)體層，以獲得絕緣體上半導(dǎo)體晶片；從所述絕緣體上半導(dǎo)體晶片的第一區(qū)域去除所述埋入氧化物層和所述半導(dǎo)體層，同時(shí)在所述絕緣體上半導(dǎo)體晶片的第二區(qū)域中保留所述埋入氧化物層和所述半導(dǎo)體層；在所述第二區(qū)域中形成上部晶體管；在所述第一區(qū)域中形成下部晶體管，特別是凹溝道陣列晶體管；其中在所述第二區(qū)域中形成上部晶體管包括在所述摻雜層中或者由所述摻雜層形成背柵；以及在所述第一區(qū)域中形成下部晶體管、特別是凹溝道陣列晶體管包括在所述摻雜層中或者由所述摻雜層形成源極和漏極區(qū)域。
2.根據(jù)權(quán)利要求I所述的用于制造半導(dǎo)體器件的方法，其中所述第一區(qū)域代表DRAM器件的存儲(chǔ)器單元區(qū)域，所述第二區(qū)域代表DRAM器件的核心區(qū)域或者外圍電路的區(qū)域。
3.根據(jù)權(quán)利要求I或2所述的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括提供第二襯底；在所述第二襯底上形成所述半導(dǎo)體層；在所述半導(dǎo)體層和/或所述摻雜層上形成所述埋入氧化物層；通過(guò)所述埋入氧化物層來(lái)鍵合所述第一襯底和所述第二襯底；以及分離所述第二襯底。
4.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中形成所述摻雜層的步驟包括摻雜所述第一襯底的表面區(qū)域。
5.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中形成所述摻雜層的步驟包括在所述第一襯底的表面上形成、特別是外延生長(zhǎng)所述摻雜層。
6.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中所述半導(dǎo)體層由娃構(gòu)成或者包含娃，和/或所述第一襯底由娃構(gòu)成或者包含娃。
7.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中所述摻雜層的摻雜劑是η摻雜劑，特別是η+摻雜劑，或者是P摻雜劑，特別是P+摻雜劑。
8.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中從所述絕緣體上半導(dǎo)體晶片的第一區(qū)域去除所述埋入氧化物層和所述半導(dǎo)體層包括在所述第一區(qū)域和所述第二區(qū)域中的氧化物層上形成掩膜層；在所述第二區(qū)域中的掩膜層上形成光刻膠并且暴露所述第一區(qū)域；去除所述第一區(qū)域中的掩膜層和半導(dǎo)體層；去除所述光刻膠層；去除所述第二區(qū)域中的掩膜層；去除所述第二區(qū)域中的氧化物層；以及去除所述第一區(qū)域中的埋入氧化物層；其中在去除所述第二區(qū)域中的掩膜層之后去除所述第一區(qū)域中的埋入氧化物層。
9.根據(jù)權(quán)利要求8所述的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括在所述第二區(qū)域中形成溝槽，以將形成P溝道晶體管的區(qū)域與形成η溝道晶體管的區(qū)域分隔開；形成分隔所述第一區(qū)域與所述第二區(qū)域的溝槽；形成所述第一區(qū)域的P阱區(qū)域和η阱區(qū)域；以及在所述第一區(qū)域中形成凹溝道陣列晶體管溝槽，從而所述凹溝道陣列晶體管溝槽延伸到在所述第一區(qū)域中的摻雜層的下方所形成的P阱區(qū)域中。
10.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中執(zhí)行所述第一區(qū)域中的晶體管的源極和漏極區(qū)域的形成不需要進(jìn)一步在所述摻雜層中注入摻雜劑。
11.根據(jù)權(quán)利要求I至9中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中形成所述第一區(qū)域中的晶體管的源極和漏極區(qū)域包括在所述摻雜層中注入摻雜劑以調(diào)節(jié)摻雜分布。
12.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，進(jìn)一步包括在與所述第一區(qū)域和所述第二區(qū)域中所形成的晶體管的柵極結(jié)構(gòu)相鄰的硅層上形成摻雜硅層， 特別是通過(guò)外延生長(zhǎng)來(lái)形成摻雜硅層，以便形成源極和漏極區(qū)域。
13.—種絕緣體上半導(dǎo)體晶片，包括襯底；摻雜層，所述摻雜層形成在所述襯底的表面的區(qū)域中；埋入氧化物層，所述埋入氧化物層僅設(shè)置在所述摻雜層的一部分上；以及半導(dǎo)體層，所述半導(dǎo)體層設(shè)置在所述摻雜層的一部分上所設(shè)置的埋入氧化物層上，以獲得絕緣體上半導(dǎo)體晶片。
14.根據(jù)權(quán)利要求13所述的絕緣體上半導(dǎo)體晶片，其中所述襯底和所述半導(dǎo)體層由硅構(gòu)成或者包括硅，所述摻雜層包括難熔金屬，特別是Co、Ni、Ti、Mo、W或Ta。
15.一種DRAM器件，包括根據(jù)權(quán)利要求13或14所述的絕緣體上半導(dǎo)體晶片；形成所述半導(dǎo)體層和所述埋入氧化物層的區(qū)域中的一個(gè)或多個(gè)P溝道和/或η溝道晶體管，其中所述摻雜層提供用于所述P溝道和/或η溝道晶體管的背柵；以及所述晶片的沒(méi)有提供半導(dǎo)體層和埋入氧化物層的區(qū)域中的用于存儲(chǔ)器單元陣列的凹溝道陣列晶體管，其中所述摻雜層至少部分地提供用于所述凹溝道陣列晶體管的源極/漏極區(qū)域。
全文摘要
本發(fā)明涉及具有埋入摻雜層的完全耗盡SOI器件。本發(fā)明還涉及用于制造半導(dǎo)體器件的方法，包括提供第一襯底；在第一襯底的表面區(qū)域中形成摻雜層；在摻雜層上形成埋入氧化物層并且在埋入氧化物層上形成半導(dǎo)體層，以獲得SeOI晶片；從SeOI晶片的第一區(qū)域去除埋入氧化物層和半導(dǎo)體層，同時(shí)在SeOI晶片的第二區(qū)域中保留埋入氧化物層和半導(dǎo)體層；在第二區(qū)域中形成上部晶體管；在第一區(qū)域中形成下部晶體管，特別是凹溝道陣列晶體管，其中在第二區(qū)域中形成p溝道和/或n溝道晶體管包括在摻雜層中或者由摻雜層形成背柵，在第一區(qū)域中形成晶體管、特別是凹溝道陣列晶體管包括在摻雜層中或者由摻雜層形成源極和漏極區(qū)域。
文檔編號(hào)H01L21/8242GK102593057SQ20111039742
公開日2012年7月18日 申請(qǐng)日期2011年12月2日 優(yōu)先權(quán)日2011年1月13日
發(fā)明者C·梅熱, F·霍夫曼, G·恩德斯, W·舍恩萊因 申請(qǐng)人:Soitec公司