專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以貫通半導(dǎo)體基板內(nèi)外兩面的方式設(shè)置布線的半導(dǎo)體裝置及背面照射型固體攝像裝置。
背景技術(shù)：
隨著各種各樣的電子器材，例如便攜電話等器材的小型化不斷推進(jìn)，對這些器材使用的半導(dǎo)體裝置要求小型化的市場需求也不斷增強。過去作為分開的半導(dǎo)體芯片的模擬類電路和高速信號處理類電路(主要是數(shù)字電路)正在被集成在同一個半導(dǎo)體芯片上。隨著這樣的電路的單芯片化產(chǎn)生了各種問題。例如，CMOS圖像傳感器中，模擬電路部和數(shù)字電路部混雜存在，由于半導(dǎo)體芯片的小型化，兩個電路部之間的噪聲問題變得更加顯著。為此，過去通過鉆研半導(dǎo)體基板的阱結(jié)構(gòu)而尋求兩電路部之間的噪聲對策。S卩，作為半導(dǎo)體基板采用高濃度P型基板(P+型基板)，通過在P+型基板上的P型阱中形成模擬電路部，充分進(jìn)行經(jīng)由P+型基板的對模擬電路部的接地。并且，數(shù)字電路部通過在P+型基板和P型阱之間夾住N型外延層而分離的方式尋求噪聲對策。此外，CMOS圖像傳感器等固體攝像裝置中，隨著芯片尺寸的小型化，即像素的窄間距化，為了確保向光電二極管的入射光量，考慮向優(yōu)選的背面照射型的類型過渡?，F(xiàn)有的背面照射型固體攝像裝置是指具有如下結(jié)構(gòu)的裝置，即、來自被拍攝體的入射光照射到形成有晶體管等電路元件的半導(dǎo)體基板的表面的相反面，也就是半導(dǎo)體基板的背面。背面照射型固體攝像裝置中，作為光照射面的半導(dǎo)體基板的背面以朝上的方式安裝。所以，需要在半導(dǎo)體基板的背面一側(cè)形成外部端子及產(chǎn)品測試用端子。于是，以貫通基板內(nèi)外兩面的方式形成貫通電極，通過該貫通電極，形成于基板表面一側(cè)的布線及電極電連接到背面一側(cè)的外部端子及產(chǎn)品測試用端子上。這里使用的貫通電極的形成方法一般是，例如，對半導(dǎo)體基板(硅基板等)進(jìn)行蝕刻并形成絕緣膜之后埋入導(dǎo)體，然后對硅進(jìn)行研磨等使其薄膜化，從而形成貫通電極。使半導(dǎo)體基板的厚度盡量薄，才能夠容易地形成貫通電極，這一點無論對于哪一種貫通電極的形成方法都是顯而易見的。此外，背面照射型CMOS圖像傳感器中，從確保光電二級管的入射光量及防止光的混色的觀點來看，也需要使半導(dǎo)體基板的厚度薄。 如上所述，固體攝像裝置通過采用P+型基板作為半導(dǎo)體基板，能夠充分進(jìn)行經(jīng)由基板向模擬電路部的P型阱的接地。但是，作薄基板會增大基板電阻，使接地不充分，從而容易受到噪聲的影響。日本特開2004-146816號公報(圖3(b))中，公開了在攝像芯片中設(shè)置Si貫通電極并引出到底面，并設(shè)置凸點(bump)將攝像芯片與圖像處理芯片相連接的裝置。此外，日本特開2008-205256號公報中公開了在拍攝區(qū)域的周圍部的表面一側(cè)，通過設(shè)置正電壓被偏壓的η阱，能夠?qū)崿F(xiàn)將拍攝區(qū)域周圍部產(chǎn)生的無用電荷迅速清除的背面照射型固體攝像元件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一觀點，提供了一種背面照射型固體攝像裝置，包括半導(dǎo)體基板，具有第一主面及與該第一主面對置的第二主面，在上述半導(dǎo)體基板的第一區(qū)域形成像素部，在其第二區(qū)域形成模擬電路部，在其第三區(qū)域形成數(shù)字電路部；布線，分別形成在上述半導(dǎo)體基板的至少上述第二區(qū)域的上述第一及第二主面上；至少一個貫通電極，以貫通上述第一及第二主面的兩面的方式形成于上述半導(dǎo)體基板，并與分別形成在上述第二區(qū)域的上述第一及第二主面上的上述布線彼此電連接；以及保護環(huán)布線，貫通上述第二區(qū)域的上述第一及第二主面的兩面而形成于上述半導(dǎo)體基板，并包圍上述至少一個貫通電極。根據(jù)本發(fā)明的第二觀點，提供了一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有第一主面及與該第一主面對置的第二主面，并形成有集成電路；布線及/或電極，分別形成在上述第一及第二主面上；貫通電極，貫通上述第一及第二主面的兩面而形成于上述半導(dǎo)體基板， 并將分別形成在上述第一及第二主面上的布線及/或電極彼此電連接；以及保護環(huán)布線， 貫通上述第一及第二主面的兩面而形成于上述半導(dǎo)體基板，并包圍上述貫通電極。根據(jù)本發(fā)明的第三觀點，提供了一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有第一主面及與該第一主面對置的第二主面，并形成有包含多個電路塊的集成電路；以及保護環(huán)布線，貫通上述第一及第二主面的兩面而形成于上述半導(dǎo)體基板，并包圍上述集成電路的任意的電路塊。


圖1是表示第1實施例中的背面照射型CMOS圖像傳感器的概略結(jié)構(gòu)的剖面圖。圖2是圖1所示的貫通電極及保護環(huán)布線的俯視圖。圖3是表示圖1所示的CMOS圖像傳感器的一個部分的剖面圖。圖4A 圖4E是表示圖3所示的CMOS圖像傳感器的制造工序的剖面圖。圖5是表示第2實施例中的半導(dǎo)體裝置的結(jié)構(gòu)的俯視圖。圖6是表示第3實施例中的半導(dǎo)體裝置的俯視圖。
具體實施例方式以下，參照附圖并通過各種實施例說明本發(fā)明。另外，對各附圖中對應(yīng)部位標(biāo)注相同的符號進(jìn)行說明。(第1實施例)圖1是表示將本發(fā)明實施到背面照射型CMOS圖像傳感器的情況下的概略結(jié)構(gòu)的剖面圖。該CMOS圖像傳感器采用在高濃度P型基板11上形成N型外延層12的結(jié)構(gòu)作為半導(dǎo)體基板13。在半導(dǎo)體基板13的第一區(qū)域中形成像素部21，在第二區(qū)域中形成模擬電路部31，在第三區(qū)域中形成數(shù)字電路部41。為確保向形成于像素部21的后述光電二極管的入射光量、防止光的混色、以及形成貫通電極，需要對半導(dǎo)體基板13進(jìn)行薄膜化，例如直徑為8英寸的硅基板的情況下，使其厚度從最初的720 μ m達(dá)到5 μ m左右。在半導(dǎo)體基板 13的背面一側(cè)(第2主面?zhèn)?形成有保護膜及布線、外部端子、和測試端子，在像素部21的背面形成有濾色器用顏料及保護膜、微透鏡等。像素部21中，在N型外延層12的表面區(qū)域形成N型區(qū)域，在該N型領(lǐng)域內(nèi)形成由光電二極管及光電二極管選擇用晶體管等構(gòu)成的多個像素。另外，像素部21中，形成從基板表面(與第2主面對置的第1主面)到達(dá)高濃度P型基板11的深的P型阱區(qū)域22。模擬電路部31中，全面形成從基板表面到達(dá)高濃度P型基板11的深的P型阱區(qū)域32。此外，P型阱區(qū)域32的表面區(qū)域內(nèi)，互相分離地形成多個N型阱區(qū)域33。而且，P型阱區(qū)域32內(nèi)形成有多個N溝道MOS晶體管，N型阱區(qū)域33內(nèi)形成有多個P溝道MOS晶體管。數(shù)字電路部41中，N型外延層12的表面區(qū)域內(nèi)分別形成有多個P型阱區(qū)域42及 N阱區(qū)域43。而且，各P型阱區(qū)域42內(nèi)形成有多個N溝道MOS晶體管，各N阱區(qū)域43內(nèi)形成有多個P溝道MOS晶體管。背面照射型CMOS圖像傳感器中，來自被拍攝體的入射光，并不照射到像素部21的 N型外延層12的表面(半導(dǎo)體基板13的表面)一側(cè)，而是照射到高濃度P型基板11的露出面(半導(dǎo)體基板13的背面)一側(cè)。因此，模擬電路部31及數(shù)字電路部41中，需要將在半導(dǎo)體基板13的表面一側(cè)及背面一側(cè)分別形成的多個布線及/或電極彼此相互連接，而在半導(dǎo)體基板13的背面一側(cè)形成外部端子及產(chǎn)品測試用端子。為此，在模擬電路部31及數(shù)字電路部41中以貫通半導(dǎo)體基板13的內(nèi)外兩面的方式形成貫通電極34，該貫通電極34將形成于半導(dǎo)體基板13的表面一側(cè)的布線及/或電極和形成于半導(dǎo)體基板13的背面一側(cè)的布線及/或電極彼此之間電連接，并將模擬電路部31及數(shù)字電路部41的內(nèi)部布線及基板表面一側(cè)的產(chǎn)品測試用端子和形成于半導(dǎo)體基板13的背面一側(cè)的布線及/或電極彼此之間電連接。該貫通電極34理所當(dāng)然是將高濃度P型基板11及P型阱區(qū)域32絕緣分離的。將半導(dǎo)體基板I3薄膜化之前，由于高濃度P型基板11連接到接地電位，所以能夠經(jīng)由P型阱區(qū)域32對模擬電路部31給予接地電位。但是，為了確保向光電二極管的入射光量、防止光的混色、以及形成貫通電極34，需要將半導(dǎo)體基板I3薄膜化，使得高濃度P型基板11的厚度比以往薄。因此，對模擬電路部31的接地狀態(tài)變得不穩(wěn)定，使得模擬電路部 31容易受到來自貫通電極34及其他電路的噪聲影響。于是，如圖2的俯視圖所示，本實施例的CMOS圖像傳感器中，形成有貫通半導(dǎo)體基板13的內(nèi)外兩面并包圍貫通電極34的保護環(huán)布線51。該保護環(huán)布線51與半導(dǎo)體基板13 絕緣并分離，并且連接到接地電位。如圖2所示，圖1表示的貫通電極34被分為多個(本例為9個)貫通電極而形成。各貫通電極34的周圍形成有絕緣層35，保護環(huán)布線51的周圍也形成有絕緣層52。此外，也可以對每個貫通電極分別形成保護環(huán)布線。圖3是一個剖面圖，將圖2所示的貫通電極的剖面結(jié)構(gòu)和像素部21的一部分一同作了詳細(xì)的表示。像素部21中，在半導(dǎo)體基板13的背面上形成有反射防止膜23，在反射防止膜23上形成有用于顏色分離的濾色器24。進(jìn)而在濾色器24上形成有用于光聚光的微透 ^Mi 25 ο模擬電路部31中，以貫通半導(dǎo)體基板13內(nèi)外兩面的方式形成有多個貫通電極34。 這些貫通電極34與形成于半導(dǎo)體基板13的背面上的外部布線36電連接。該外部布線36 例如為焊盤(外部電極)。對焊盤36連接有金屬線37。在半導(dǎo)體基板13內(nèi)，以貫通半導(dǎo)體基板13內(nèi)外兩面的方式形成有保護環(huán)布線51。保護環(huán)布線51包圍多個貫通電極34。
5保護環(huán)布線51通過形成于半導(dǎo)體基板13表面一側(cè)的層間絕緣膜14內(nèi)的多層結(jié)構(gòu)的布線 15，連接到接地電位。另外，本例中通過布線15將保護環(huán)布線51接地，但也可以在背面一側(cè)形成外部布線36之外的布線而接地。還有，貫通電極34通過形成于層間絕緣膜14內(nèi)的多層結(jié)構(gòu)的布線16，與形成于半導(dǎo)體基板13表面一側(cè)的其他布線電連接。另外，由于基板 13被薄膜化，所以層間絕緣膜14粘貼有保持用的支持基板17。此外，半導(dǎo)體基板13的第一區(qū)域的厚度、第二區(qū)域的厚度、以及第三區(qū)域的厚度全部相同。按這種方式構(gòu)成的CMOS圖像傳感器中，形成包圍多個貫通電極34的保護環(huán)布線 51，保護環(huán)布線51連接到接地電位。這樣，能夠降低來自貫通電極34的噪聲影響。此外，本實施例中說明了貫通電極34在半導(dǎo)體基板13內(nèi)分為多個部分而形成的情況，但并不一定要分為多個部分而形成，也可以作為一個部分而形成。但是，在如圖3所示，在與外部端子36連接的情況下，為確保足夠的電流容量，分為多個部分而形成是有效的方法。另外，本例中還說明了將保護環(huán)布線51連接到接地電位的情況，但也可以連接到接地以外的任意電壓，或者也可以不連接到任何電位、電壓上而使之處于電浮置狀態(tài)。接下來說明圖3所示的CMOS圖像傳感器的制造方法。首先，如圖4A所示，從半導(dǎo)體基板13的背面開始以不到達(dá)表面的深度形成多個第1孔111和包圍該多個孔111的第 2孔112，然后，以不填滿第1孔111及第2孔112的每個的厚度在整個面上沉積絕緣膜，例如沉積硅氧化膜113，接著，以填埋第1孔111及第2孔112的每個的厚度在整個面上形成導(dǎo)電體膜114，該導(dǎo)電體膜例如由金屬及多晶硅等構(gòu)成。接下來，如圖4B所示，通過CMP (化學(xué)機械研磨法Chemical Mechanical Polishing)或 RIE(反應(yīng)離子蝕亥Ij :Reactive Ion Etching)等方法，去除導(dǎo)電體膜114及硅氧化膜113，使基板13的表面露出。接著，在半導(dǎo)體基板13的背面形成含有晶體管、光電二極管的像素之后，如圖4C所示，通過層間絕緣膜14及導(dǎo)電體材料的沉積、以及導(dǎo)電體材料的圖案形成 (patterning)，形成與第1孔111內(nèi)殘留的導(dǎo)電體膜114電連接的多層結(jié)構(gòu)的布線16、和與第2孔112內(nèi)殘留的導(dǎo)電體膜114電連接的多層結(jié)構(gòu)的布線15。接下來，如圖4D所示，對層間絕緣膜14的表面做等離子體處理后，通過利用同極鍵聯(lián)的粘貼技術(shù)，將例如硅支持基板115粘貼到層間絕緣膜14上。接下來，從背面開始研磨半導(dǎo)體基板13，到圖4D中的虛線116所示的部分為止，進(jìn)行半導(dǎo)體基板13的薄膜化。通過該研磨，如圖4E所示，第1孔111內(nèi)殘留的導(dǎo)電體膜114 及第2孔112內(nèi)殘留的導(dǎo)電體膜114各自的表面分別露出，通過第1孔111內(nèi)殘留的導(dǎo)電體膜114形成貫通電極34，并且，形成通過第2孔112內(nèi)殘留的導(dǎo)電體膜114包圍貫通電極 34的保護環(huán)布線51。之后，如圖3所示，像素部21中，在半導(dǎo)體基板13背面上形成反射防止膜23，并在該反射防止膜23上形成用于顏色分離的濾色器24，進(jìn)而在濾色器24上形成用于光聚光的微透鏡25。另一方面，模擬電路部31中，在半導(dǎo)體基板13背面上形成焊盤 36，對焊盤36連接金屬線37。(第2實施例)圖5是表示有關(guān)第2實施例的半導(dǎo)體裝置的結(jié)構(gòu)的俯視圖。和第1實施例的情況相同，該半導(dǎo)體實施裝置是將本發(fā)明實施到在半導(dǎo)體基板上集成了像素部21、模擬電路部31以及數(shù)字電路部41的CMOS圖像傳感器的裝置。本實施例的CMOS圖像傳感器的裝置中，以包圍模擬電路部31的形狀，并且以貫通半導(dǎo)體基板的內(nèi)外兩面的方式形成有保護環(huán)布線61。保護環(huán)布線61與半導(dǎo)體基板13絕緣并分離，連接到接地電位。像這樣通過用保護環(huán)布線61包圍模擬電路部31整體，可以防止模擬電路部31產(chǎn)生的噪聲漏出到外部，并且可以防止外部產(chǎn)生的噪聲混入模擬電路部31。結(jié)果，采用保護環(huán)布線61能夠降低噪聲影響。本例也是對保護環(huán)布線61連接到接地電位的情況進(jìn)行了說明，但也可以把保護環(huán)布線61連接到接地以外的任意電壓，或不連接到任何電位、電壓上，而使之處于電浮置狀態(tài)。(第3實施例)在形成半導(dǎo)體裝置，特別是形成像集成電路的I/O電路(輸入輸出電路)等這樣的尺寸相對較大的晶體管的內(nèi)部電路中，隨著晶體管的切換會產(chǎn)生大的噪聲。因此，如俯視6所示，有關(guān)第3實施例的半導(dǎo)體裝置中，以包圍形成于半導(dǎo)體基板的集成電路的I/ 0電路71的形狀，并且以貫通半導(dǎo)體基板的內(nèi)外兩面(內(nèi)表兩面)的方式形成保護環(huán)布線 81。保護環(huán)布線81和半導(dǎo)體基板絕緣并分離，連接到接地電位。另外，這種情況下，電連接到I/O電路71上并進(jìn)行信號輸入輸出的多個電極盤91也被保護環(huán)布線81所包圍。本實施例中，通過保護環(huán)布線81的包圍，可以防止I/O電路71產(chǎn)生的噪聲漏出到外部。結(jié)果，通過采用保護環(huán)布線81能夠降低噪聲影響。本例也是對保護環(huán)布線81連接到接地電位的情況進(jìn)行了說明，但也可以把保護環(huán)布線81連接到接地以外的任意電壓，或不連接到任何電位、電壓上，而使之處于電浮置狀態(tài)。本發(fā)明的其他優(yōu)點及變形應(yīng)為本領(lǐng)域技術(shù)人員容易想到的。因此，本發(fā)明不僅限于上述實施方式中記載的內(nèi)容。在不脫離本發(fā)明主旨的范圍內(nèi)可以進(jìn)行多種變形及組合。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括半導(dǎo)體基板，具有第一主面及與該第一主面對置的第二主面，并形成有包含多個電路塊的集成電路；以及保護環(huán)布線，貫通上述第一及第二主面的兩面而形成于上述半導(dǎo)體基板，并包圍上述集成電路的任意的電路塊。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述任意的電路塊是模擬電路塊。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述任意的電路塊是I/O電路塊。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在上述保護環(huán)布線上施加有任意的電位，上述電位包括接地電位。
5.如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，上述保護環(huán)布線處于電浮置狀態(tài)。
全文摘要
一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有第一主面及與該第一主面對置的第二主面，并形成有包含多個電路塊的集成電路；以及保護環(huán)布線，貫通上述第一及第二主面的兩面而形成于上述半導(dǎo)體基板，并包圍上述集成電路的任意的電路塊。
文檔編號H01L23/58GK102361032SQ20111038079
公開日2012年2月22日 申請日期2010年3月9日 優(yōu)先權(quán)日2009年3月18日
發(fā)明者井上郁子, 萩原健一郎 申請人:株式會社東芝