專利名稱：半導體裝置的制法、基材穿孔制程及其結構的制作方法
技術領域：
本發(fā)明是有關于一種半導體裝置的制法、基材穿孔制程及其結構。
背景技術：
硅穿孔(Through Silicon Via,TSV)制程為近年來發(fā)展的重點。半導體裝置的基材以硅穿孔技術蝕刻出一垂直孔洞，并在垂直孔洞內填入絕緣層以及導電材料，以形成一導電柱。半導體裝置的焊球可直接設置在導電柱上，以提供電性連接的接口。之后，再進行基材切割、晶粒封裝等制程，以形成一半導體裝置。然而，基材在形成硅穿孔之后，基材上的絕緣層的厚度受限于傳統(tǒng)化學氣相沉積的制程限制，通常小于2. 5微米，若絕緣層的厚度增加將會影響硅穿孔內的絕緣層過厚，而影響后續(xù)電鍍制程的良率。此外，位于硅穿孔結構內的導電層的電性特性也容易受到絕緣層的介電常數(shù)、厚度以及尺寸的影響，造成漏電流或電容效應等現(xiàn)象。

發(fā)明內容
本發(fā)明有關于一種半導體裝置的制法、基材穿孔制程及其結構，借以增加制程的良率及定位的準確度。根據(jù)本發(fā)明的一方面，提出一種基材穿孔結構，包括一半導體基材、一金屬層、一第一絕緣層以及一第二絕緣層。半導體基材具有一貫穿的通孔。金屬層配置于半導體基材上，且顯露于通孔的底部。第一絕緣層形成于半導體基材的背面，第一絕緣層具有一與通孔相連通的開口。第二絕緣層形成于第一絕緣層上，且部分第二絕緣層延伸至開口以及通孔中，以形成一溝槽絕緣層。溝槽絕緣層的底部經(jīng)回蝕而于通孔的轉角處形成一底腳。底腳的高度小于第一絕緣層以及第二絕緣層的高度和。根據(jù)本發(fā)明的另一方面，提出一種基材穿孔制程，包括下列步驟于一半導體基材的背面上形成一金屬層；形成一第一絕緣層于半導體基材的一背面，并圖案化第一絕緣層， 以形成一開口，開口的底部顯露出半導體基材的背面；經(jīng)由該開口，非等向蝕刻顯露于該開口的半導體基材，以形成貫穿該半導體基材并顯露該金屬層的通孔；形成一第二絕緣層于第一絕緣層上，且部分第二絕緣層延伸至開口以及通孔中，以形成一溝槽絕緣層，溝槽絕緣層的底部覆蓋金屬層；以及回蝕通孔底部的溝槽絕緣層，以顯露出部分金屬層。根據(jù)本發(fā)明的另一方面，提出一種半導體裝置的制法，包括下列步驟于一半導體基材的背面上設置至少一主動組件及形成一金屬層，并電性連接該主動組件及該金屬層； 將一蓋板接合至半導體基材，主動組件及金屬層位于蓋板與半導體基材所接合的區(qū)域中； 形成一第一絕緣層于半導體基材的一背面，并圖案化第一絕緣層，以形成一開口，開口的底部顯露出半導體基材；經(jīng)由該開口，非等向蝕刻顯露于該開口中的半導體基材，以形成貫穿該半導體基材并顯露出該金屬層的通孔；形成一第二絕緣層于第一絕緣層上，且部分第二絕緣層延伸至開口以及通孔中，以形成一覆蓋金屬層的溝槽絕緣層；以及回蝕通孔底部的溝槽絕緣層，以顯露出部分金屬層。
為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下


圖1繪示依照一實施例的基材穿孔結構的示意圖；圖2繪示依照一實施例的基材穿孔制程的流程圖；圖3繪示依照一實施例的基材穿孔結構的示意圖；圖4A至圖4F繪示依照一實施例的半導體裝置的制法的流程圖，其中，圖4B'為圖 4B的另一實施方式；圖4F'為圖4F的另一實施方式；以及圖5繪示依照一實施例的基材穿孔結構的示意圖。主要組件符號說明100基材穿孔結構110半導體基材IlOa原生氧化層112背面114通孔120金屬層121、123 金屬層122主動組件124蓋板126支撐部130第一絕緣層131屏蔽層132開口134圖案化光阻層140第二絕緣層142溝槽絕緣層144底腳150導電層G間隙H1、H2 厚度H1+H2高度和H3高度Ll參考底線L2切割線SlO S160 歩驟。
具體實施例方式在本發(fā)明的芯片封裝體的實施例中，其可應用于各種包含主動組件或被動組件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits) 等集成電路的電子組件(electronic components)，例如是有關于光電組件(opto electronic devices) ^itiil(Micro Electro Mechanical System ；MEMS) ,WfiW
系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理傳感器 (Physical Sensor)。特別是可選擇使用晶片級封裝(wafer scale package ；WSP)制程對影像感測組件、發(fā)光二極管(light-emitting diodes ;LEDs)、太陽能電池(solar cells)、 射頻組件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波組件(surface acoustic wave devices)、壓力傳感器(process sensors)或噴墨頭(ink printer heads)等半導體芯片進行封裝。其中上述晶片級封裝制程主要指在晶片階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體芯片重新分布在一承載晶片上，再進行封裝制程，也可稱之為晶片級封裝制程。另外，上述晶片級封裝制程也適用于借堆棧(stack)方式安排具有集成電路的多片晶片，以形成多層集成電路(multi-layer integrated circuit devices)的芯片封裝體。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技藝的人士的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件， 所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“下”、“底部”、“背面”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，也當視為本發(fā)明可實施的范疇。請參照圖1及圖2，其中圖1繪示依照一實施例的基材穿孔結構的示意圖，圖2繪示依照一實施例的基材穿孔制程的流程圖。基材穿孔結構100包括一半導體基材110、一金屬層120、一第一絕緣層130以及一第二絕緣層140。半導體基材110具有一背面112以及一貫穿半導體基材110的通孔114。第一絕緣層130具有一開口 132，而開口 132與通孔114 相連通。第二絕緣層140延伸至開口 132以及通孔114中，以形成一溝槽絕緣層142。溝槽絕緣層142的底部于通孔114的轉角處經(jīng)回蝕而形成有一底腳(footing portion) 144。 底腳144的高度H3小于第一絕緣層130以及第二絕緣層140的高度和(H1+H2)。基材穿孔制程包括步驟SllO S160。以下配合圖2的基材穿孔制程來說明圖1 的基材穿孔結構100的制作方法。請參考圖1及圖2，在步驟SllO中，提供一半導體基材110。半導體基材110例如為硅、砷化鎵等半導體材料并布設有適當?shù)碾娐?，可做為集成電路芯片、發(fā)光二極管芯片、 或太陽能電池芯片的基材。半導體基材110(或原生氧化層110a)的下方例如形成有一金屬層120。金屬層120例如以金屬化制程(metallization process)形成，其材質可為銅、 鋁或鎢。接著，在步驟S120中，形成第一絕緣層130于半導體基材110的背面112。第一絕緣層130例如以化學氣相沉積法或物理氣相沉積法形成于半導體基材110的背面112。第一絕緣層130可為氧化硅(Silicon oxide)、氮化硅(Silicon nitride)、氮氧化硅(Silicon oxynitride)或其它合適的絕緣材料。此外，第一絕緣層130可經(jīng)由涂布光阻、曝光及顯影等濕式圖案化制程或以干式蝕刻制程，形成一預定尺寸的開口 132。當未進行蝕刻之前，開口 132的底部顯露出半導體基材110的背面112。接著，請參考步驟S130，以電漿蝕孔(Plasma recessing)形成一貫穿半導體基材Iio的通孔114。在一實施例中，半導體基材110的通孔114以第一絕緣層130的開口 132所顯露的區(qū)域為電漿蝕孔的區(qū)域，且高速的等離子體粒子可集中打在開口 132所在的位置，以提高蝕刻的精準度。此外，當?shù)入x子體粒子以非等向蝕刻開口 132下方的一部份半導體基材110時，漸漸地會形成一貫穿半導體基材110的通孔114。因此，通孔114可縱向地貫穿半導體基材110，且通孔114的底部對應顯露出金屬層120。在一實施例中，通孔114 的底部尺寸例如大于通孔114的開孔處尺寸，以形成一上窄下寬的孔形結構。接著，請參考步驟S140，形成一第二絕緣層140于第一絕緣層130上。第二絕緣層 140例如以化學氣相沉積法或物理氣相沉積法形成于第一絕緣層130上，且部分第二絕緣層140延伸至開口 132以及通孔114中，以形成一溝槽絕緣層142。溝槽絕緣層142未進行步驟S150之前，其底部覆蓋于金屬層120的上方(請參考圖1所示的參考底線Li)。第二絕緣層140可為氧化硅(Silicon oxide)、氮化硅(Silicon nitride)、氮氧化硅(Silicon oxynitride)或其它合適的絕緣材料。在一實施例中，第一絕緣層130與第二絕緣層140的材料可相同或不相同。此外，第一絕緣層130的厚度Hl與第二絕緣層140的厚度H2可相同或不相同。例如，先形成厚度較薄(例如Ιμπι)的第一絕緣層130，之后再形成厚度較厚 (例如2. 5 μ m)的第二絕緣層140，或先形成厚度較厚(例如2. 5 μ m)的第一絕緣層130，再形成厚度較薄(例如1 μ m)的第二絕緣層140，以使第一絕緣層130與第二絕緣層140的高度和(Hl+ffi)達到預定的高度，以避免絕緣層的厚度受限于制程的能力無法提升所造成的不良效應。接著，請參考步驟S150，回蝕通孔114底部的溝槽絕緣層142，以顯露出部分金屬層120。在一實施例中，溝槽絕緣層142可借由干蝕刻(例如等離子)或濕蝕刻(例如氫氟酸)制程進行回蝕，以去除通孔114底部的溝槽絕緣層142。由于溝槽絕緣層142的厚度并未因進行絕緣層增厚制程(即步驟S120及步驟S140)而過厚，仍維持在蝕刻制程所能承受的范圍內，因此不會殘留未清除的絕緣材料或溶劑在金屬層120上，借以提高金屬層120的表面潔凈度。接著，請參考圖2及圖3，其中圖3繪示依照一實施例的基材穿孔結構的示意圖。 在步驟S160中，第二絕緣層140上更可形成一導電層150。導電層150延伸至開口 132 以及通孔114中，并與金屬層120電性連接。導電層150例如以濺鍍(sputtering)、蒸鍍 (evaporating)、電鍍(electroplating)或無電電鍍(electroless plating)的方式全面性地形成于第二絕緣層140上，并延伸至開口 132及通孔114中，以形成一導電通孔結構。 導電層150的材質可為銅、鋁或鎳等導電材料。在一實施例中，導電層150更可借由微影 (photolithgraphy)及蝕刻制程而形成圖案化的線路，并經(jīng)由重布線(redistributing)及植球(planting)等制程完成訊號傳輸導線及與其對應連接的接點。接著，圖4A至圖4F繪示依照一實施例的半導體裝置的制法的流程圖。首先，請參考圖4A，半導體基材110的上方例如形成有一主動組件122以及一金屬層120。主動組件 122例如是影像感測組件、晶體管或發(fā)光二極管等。影像感測組件例如以互補金屬氧化半導體(Complementary metal-oxide semiconductor, CMOS)或電荷華禹合組件(Charge-coupleddevice，(XD)等。金屬層120的材質可為銅、鋁或鎢，且金屬層120與主動組件122電性連接。在一實施例中，金屬層120可由多層金屬層121、123組合而成，且每一層之間以金屬插塞(圖未繪示)電性連接。最底層的金屬層121可以直接形成在半導體基材110上， 而最頂層的金屬層123可以堆棧于最底層的金屬層121上方，且電性連接主動組件122。接著，在圖4A中，將一蓋板IM接合至半導體基材110。蓋板IM例如以一支撐部 126與半導體基材110接合，而主動組件122及金屬層120位于蓋板IM與半導體基材110 所接合的區(qū)域中。在一實施例中，支撐部126例如是環(huán)氧樹酯、UV膠等固化材料，其可經(jīng)由光/熱固化而形成一間隙G于蓋板IM與半導體基材110之間。金屬層120例如被支撐部 126的底部所覆蓋，而主動組件122位于間隙G中。在一實施例中，蓋板124的材質可以是玻璃、石英、塑料或其它的透明基板，且具有可透光性，以使主動組件122能以光波形式接收外部訊號或發(fā)出訊號。在一實施例中，當完成接合步驟之后，更可薄化半導體基材110，例如以機械研磨 (Mechanical Grinding)法對半導體基材110的背面112進行研磨，以使半導體基材110的
厚度變薄。接著，請參考圖4B，形成一第一絕緣層130于半導體基材110的背面112，如步驟 S120所述。第一絕緣層130經(jīng)由圖案化后形成一開口 132，開口 132的底部顯露出半導體基材110。在一實施例中，可先借由形成一圖案化光阻層134于第一絕緣層130上，并以圖案化光阻為蝕刻罩幕，對第一絕緣層130進行圖案化制程，以形成預定尺寸的開口 132。在另一實施例中，請參考圖4B'，形成該圖案化光阻層134之前，可先形成金屬材于該第一絕緣層130上，并一同圖案化該第一絕緣層130與該金屬材，使該金屬材作為屏蔽層131。接著，請參考圖4C，以電漿蝕孔方式形成一貫穿半導體基材110的通孔114，如步驟S130所示。在一實施例中，半導體基材110的通孔114以第一絕緣層130的開口 132所顯露的區(qū)域為電漿蝕孔的區(qū)域，且高速的等離子體粒子可集中打在開口 132所在的位置， 以提高蝕刻的精準度。因此，半導體基材110經(jīng)由等離子體粒子非等向蝕刻之后，可形成一縱向地貫穿半導體基材110的通孔114，且通孔114的底部對應顯露出金屬層120。接著，請參考圖4D，移除圖案化光阻層134，并形成一第二絕緣層140于第一絕緣層130上，如步驟S140所述。部分第二絕緣層140延伸至開口 132以及通孔114中，以形成一溝槽絕緣層142，溝槽絕緣層142的底部覆蓋金屬層120。在一實施例中，第一絕緣層 130與第二絕緣層140的材料可相同或不相同。此外，第一絕緣層130的厚度與第二絕緣層 140的厚度可相同或不相同。例如，先形成厚度較薄(例如Ιμπι)的第一絕緣層130，之后再形成厚度較厚(例如2. 5 μ m)的第二絕緣層140，或先形成厚度較厚(例如2. 5 μ m)的第一絕緣層130，再形成厚度較薄(例如Iym)的第二絕緣層140，以使第一絕緣層130與第二絕緣層140的高度和(H1+H2)達到預定的高度，以避免絕緣層的總厚度受限于制程的能力無法提升。接著，請參考圖4E，回蝕通孔114底部的溝槽絕緣層142，以顯露出部分金屬層 120，如步驟S150所述。在一實施例中，溝槽絕緣層142可借由干蝕刻(例如等離子)或濕蝕刻(例如氫氟酸)制程進行回蝕，以去除通孔114底部的溝槽絕緣層142。由于溝槽絕緣層142的厚度并未因進行絕緣層增厚制程(即步驟S120及步驟S140)而過厚，仍維持在蝕刻制程所能承受的范圍內，因此不會殘留未清除的絕緣材料或溶劑在金屬層120上，借以提高金屬層120的表面潔凈度。接著，請參考圖4F，第二絕緣層140上更可形成一導電層，如步驟S160所述。導電層150延伸至開口 132以及通孔114中，并與金屬層120電性連接。導電層150例如以濺鍍、蒸鍍、電鍍或無電電鍍的方式全面性地形成于第二絕緣層140上，并延伸至開口 132及通孔114中。導電層150的材質可為銅、鋁或鎳等導電材料。在一實施例中，導電層150更可借由微影及蝕刻制程而形成圖案化的線路，并經(jīng)由重布線及植球等制程完成訊號傳輸導線及與其對應連接的接點。此外，在一實施例中，當完成上述各個步驟之后，更可沿著切割線L2切割蓋板124、支撐部126、半導體基材110等構件，以形成多數(shù)個相互分離的半導體
直ο又，請參考圖4F'及圖5，其為接續(xù)圖4B'的制程，該屏蔽層131形成于該第一絕緣層130與該第二絕緣層140之間。由此可知，本發(fā)明上述實施例所揭露的半導體裝置的制法、基材穿孔制程及其結構，具有至少下列特點(1)利用第一絕緣層的開口來提高定位的準確度，以形成預定尺寸的通孔。(2)第一絕緣層以及第二絕緣層可使半導體基材的背面的絕緣厚度增加，以避免造成漏電流或電容效應。因此，當訊號在導電層上傳輸時，可避免因電容效應所產(chǎn)生訊號延遲、上升/下降反應時間變長等問題。(3)溝槽絕緣層的厚度不會因進行絕緣層增厚制程而過厚，仍維持在蝕刻制程所能承受的范圍內。因此，金屬層的表面不易殘留絕緣層或溶劑，以增加后續(xù)電鍍制程的良率。(4)利用于該第一絕緣層與該第二絕緣層之間形成屏蔽層，以防止電磁干擾 (Electromagnetic Disturbance，EMI)。綜上所述，雖然本發(fā)明已以上述實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種基材穿孔結構，包括一半導體基材，其具有一背面以及貫穿該半導體基材背面的通孔； 金屬層，配置于該半導體基材上，且顯露于該通孔；一第一絕緣層，其形成于該半導體基材的背面，該第一絕緣層具有與該通孔相連通的開口 ；以及一第二絕緣層，其形成于該第一絕緣層上，且部分該第二絕緣層延伸至該開口的壁面上以及該通孔的壁面上，以形成一溝槽絕緣層，該溝槽絕緣層經(jīng)回蝕而于該通孔與該金屬層所形成的轉角處形成底腳，且該底腳的高度小于該第一絕緣層以及該第二絕緣層的高度禾口。
2.根據(jù)權利要求1所述的基材穿孔結構，其特征在于，該結構更包括一導電層，其形成于該第二絕緣層上，且該導電層延伸至該開口以及該通孔中，并與該金屬層電性連接。
3.根據(jù)權利要求1所述的基材穿孔結構，其特征在于，該第一絕緣層的厚度小于該第二絕緣層的厚度。
4.根據(jù)權利要求1所述的基材穿孔結構，其特征在于，該第一絕緣層的厚度大于該第二絕緣層的厚度。
5.根據(jù)權利要求1所述的基材穿孔結構，其特征在于更包括一屏蔽層，形成于該第一絕緣層與該第二絕緣層之間。
6.一種基材穿孔制程，包括于一半導體基材的背面上形成一金屬層；形成一第一絕緣層于該半導體基材的背面，并圖案化該第一絕緣層，以形成開口，該開口顯露出該半導體基材的背面；經(jīng)由該開口，非等向蝕刻顯露于該開口的半導體基材，以形成貫穿該半導體基材的通孔，以令該金屬層顯露于該通孔；形成一第二絕緣層于該第一絕緣層上，且部分該第二絕緣層延伸至該開口的壁面以及該通孔的壁面上，以形成一覆蓋該金屬層的溝槽絕緣層；以及回蝕該通孔中的溝槽絕緣層，以顯露出部分該金屬層。
7.根據(jù)權利要求6所述的基材穿孔制程，其特征在于，該溝槽絕緣層的底部經(jīng)回蝕而于該通孔與該金屬層所形成的轉角處形成底腳，并令該底腳的高度小于該第一絕緣層以及該第二絕緣層的高度和。
8.根據(jù)權利要求6所述的基材穿孔制程，其特征在于，該制程更包括形成一導電層于該第二絕緣層上，且該導電層延伸至該開口以及該通孔中，以與該金屬層電性連接。
9.根據(jù)權利要求6所述的基材穿孔制程，其特征在于，該非等向蝕刻為電漿蝕孔。
10.根據(jù)權利要求6所述的基材穿孔制程，其特征在于，于圖案化該第一絕緣層之前， 更包括形成一屏蔽層于該第一絕緣層上，以使該屏蔽層與該第一絕緣層并同圖案化，以在該第二絕緣層形成后，令該屏蔽層夾置于該第一絕緣層與該第二絕緣層之間。
11.一種半導體裝置的制法，包括于一半導體基材的背面上設置至少一主動組件及形成一金屬層，并電性連接該主動組件及該金屬層；將一蓋板接合至該半導體基材，以令該主動組件及金屬層為該蓋板所覆蓋；形成一第一絕緣層于該半導體基材的背面，并圖案化該第一絕緣層，以形成顯露出該半導體基材的開口；經(jīng)由該開口，非等向蝕刻顯露于該開口中的半導體基材，以形成貫穿該半導體基材并顯露出該金屬層的通孔；形成一第二絕緣層于該第一絕緣層上，且部分該第二絕緣層延伸至該開口的壁面以及該通孔的壁面上，以形成一覆蓋該金屬層的溝槽絕緣層；以及回蝕該通孔中的溝槽絕緣層，以顯露出部分該金屬層。
12.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，該溝槽絕緣層經(jīng)回蝕而于該通孔與該金屬層所形成的轉角處形成底腳，并令該底腳的高度小于該第一絕緣層以及該第二絕緣層的高度和。
13.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，該制法更包括形成一導電層于該第二絕緣層上，且該導電層延伸至該開口以及該通孔中，以與該金屬層電性連接。
14.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，于圖案化該第一絕緣層之前，更包括形成一圖案化光阻層于第一絕緣層上。
15.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，該非等向蝕刻為電漿蝕孔。
16.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，該主動組件為影像感測組件、晶體管或發(fā)光二極管。
17.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，該蓋板以一支撐部與該半導體基材接合，以形成一間隙于該蓋板與該半導體基材之間，該主動組件位于該間隙中。
18.根據(jù)權利要求11所述的半導體裝置的制法，其特征在于，于圖案化該第一絕緣層之前，更包括形成一屏蔽層于該第一絕緣層上，以使該屏蔽層與該第一絕緣層并同圖案化， 以在該第二絕緣層形成后，令該屏蔽層夾置于該第一絕緣層與該第二絕緣層之間。
全文摘要
一種半導體裝置的制法、基材穿孔制程及其結構。基材穿孔結構包括一半導體基材、一金屬層、一第一絕緣層以及一第二絕緣層。半導體基材具有一背面以及一貫穿半導體基材的通孔。金屬層配置于半導體基材上，且顯露于通孔的底部。第一絕緣層形成于半導體基材的背面，第一絕緣層具有一開口，開口與通孔相連通。第二絕緣層形成于第一絕緣層上，且部分第二絕緣層延伸至開口以及通孔中，以形成一溝槽絕緣層。溝槽絕緣層的底部經(jīng)回蝕而于通孔的轉角處形成一底腳。底腳的高度小于第一絕緣層以及第二絕緣層的高度和。
文檔編號H01L21/768GK102479766SQ20111037096
公開日2012年5月30日 申請日期2011年11月21日 優(yōu)先權日2010年11月23日
發(fā)明者林佳昇, 洪子翔, 陳秉翔, 陳鍵輝 申請人:精材科技股份有限公司