專利名稱：一種納米晶存儲器及其制作方法
技術領域：
本發(fā)明涉及微電子技術領域，特別是涉及一種納米晶存儲器及其制作方法。
背景技術：
閃存存儲器是現(xiàn)在主流的存儲技術，能夠隨時擦除和重寫數(shù)據(jù)信息，并且在電路斷電的情況下保持存儲的數(shù)據(jù)信息，即既具有隨機存取存儲器(RAM)的優(yōu)勢，又具有只讀存儲器(ROM)的特點，因此閃存存儲器又被稱為一種非揮發(fā)存儲器。傳統(tǒng)的閃存存儲器被稱為浮柵型電荷俘獲存儲器，這種浮柵型電荷俘獲存儲器采用特殊的浮柵場效應管作為存儲單元，其結構與普通場效應管不同。浮柵型電荷俘獲存儲器具有兩個柵極，一個如普通場效應管柵極一樣，用導線引出，稱為“選擇柵”；另一個柵極則處于二氧化硅的包圍之中不與任何部分相連，稱為“浮柵”。通常情況下，浮柵型電荷俘獲存儲器的浮柵不帶電荷，場效應管處于不導通狀態(tài)，場效應管的漏極電平為高，則表示數(shù)據(jù)I。編程時，場效應管的漏極和選擇柵上都加上較高的編程電壓，源極則接地。這樣大量電子從源極流向漏極，形成相當大的電流，產(chǎn)生大量熱電子，并從襯底的二氧化硅層俘獲電子，由于電子的密度大，有的電子到達了襯底與浮柵之間的二氧化硅隧穿層，這時由于選擇柵加有高電壓，在電場作用下，這些電子又通過二氧化硅層到達浮柵，并在浮柵上形成電子聚集。由于浮柵層的材料具有比較高的電子功函數(shù)，浮柵層與包裹它的二氧化硅構成勢壘，限制了電荷的運動，使器件存儲了注入的電荷所帶來的數(shù)據(jù)信息，并且浮柵上的電子聚集即使在斷電的情況下，仍然會存留在浮柵上，所以信息能夠長期保存(通常來說，這個時間可達10年)。由于浮柵為負，所以選擇柵為正，在存儲器電路中，源極接地，相當于場效應管導通，漏極電平為低電平，即數(shù)據(jù)O被寫入。擦除時，源極加上較高的編程電壓，選擇柵接地，漏極開路，根據(jù)隧道效應和量子力學的原理，浮柵上的電子將穿過勢壘到達源極，浮柵上沒有電子，即信息被擦除。因此閃存存儲器的電荷存儲層為嵌入硅基氧化物中的浮柵層，浮柵存儲器通過特定的電荷寫入和擦除方式，使電荷從溝道通過硅基氧化層注入浮柵層中。采用常規(guī)材料的閃存存儲器的電荷存儲層是空間連續(xù)分布的，電荷存儲層中束縛的電荷也是空間連續(xù)分布的，如果存儲器局部存在電荷泄露現(xiàn)象，會導致整個存儲器中電荷全部丟失，從而丟失所保存的信息，導致閃存存儲器的數(shù)據(jù)保持能力和可靠性不高。如果采用納米晶替代常規(guī)材料作為器件的電荷存儲層，由于束縛在納米晶中電荷的能量態(tài)在空間是離散分布的，使納米晶存儲層中存儲的電荷具有空間局域化的特點。當采用納米晶的存儲器存在電荷泄露現(xiàn)象時，由于電荷不能在束縛它們的能量態(tài)之間連續(xù)跳躍，不會丟失全部的電荷，從而保護存儲的數(shù)據(jù)信息不會全部丟失。納米晶存儲器作為浮柵存儲器，具有廣闊的應用前景。目前，納米晶存儲器主要應用于通訊設備等的嵌入式存儲領域，由于數(shù)據(jù)通訊要求信息的高速存取和交換，要求納米晶存儲器具有較高的電荷存取速度。但是，現(xiàn)有納米晶存儲器為了保證數(shù)據(jù)保持能力和可靠性，通常存儲器的隧穿層的厚度較大，而較大厚度的隧穿層會造成納米晶存儲器的數(shù)據(jù)存取速度較慢。

發(fā)明內(nèi)容
本發(fā)明提供一種納米晶存儲器，解決現(xiàn)有存儲器的數(shù)據(jù)存取速度較慢的問題。為解決上述問題，本發(fā)明提供一種納米晶存儲器，包括半導體襯底、位于襯底上的柵堆疊介質(zhì)層和位于柵堆疊介質(zhì)層上的柵極層，位于柵堆疊介質(zhì)層兩側襯底上的源漏區(qū)，所述柵堆疊介質(zhì)層包括:位于半導體襯底上的電荷隧穿層；位于電荷隧穿層上的介質(zhì)緩沖層，所述介質(zhì)緩沖層材料的介電常數(shù)高于所述電荷隧穿層材料的介電常數(shù)；位于所述介質(zhì)緩沖層上的電荷存儲層，所述電荷存儲層采用納米晶材料；位于所述電荷存儲層上的電荷阻擋層。優(yōu)選地，所述柵堆疊介質(zhì)層還包括存儲區(qū)勢壘層，所述存儲區(qū)勢壘層位于所述介質(zhì)緩沖層和電荷存儲層之間。其中，所述存儲區(qū)勢壘層的材料為硅基氧化物。優(yōu)選地，所述介質(zhì)緩沖層的材料為鋁、鉿的二元氧化物或鋁、鉿氧化物的混合物。優(yōu)選地，所述電荷存儲層采用氮化鈦納米晶或氮化鉭納米晶。其中，所述電荷隧穿層采用硅基氧化物或硅基氮氧化物。優(yōu)選地，所述電荷阻擋層的材料與介質(zhì)緩沖層的材料相同。本發(fā)明還提供一種納米晶存儲器制作方法，包括步驟:提供半導體襯底；在所述襯底上制作電荷隧穿層；在所述電荷隧穿層上制作介質(zhì)緩沖層，所述介質(zhì)緩沖層的材料介電常數(shù)高于所述電荷隧穿層的材料介電常數(shù)；在所述介質(zhì)緩沖層上制作電荷存儲層；在所述電荷存儲層上制作電荷阻擋層；對所述電荷存儲層進行退火，使電荷存儲層納米化；在所述電荷阻擋層上制作柵極層；在所述柵極層上制作掩膜層，光刻所述掩膜層形成柵極圖形；刻蝕未被掩膜層覆蓋的上述制作的各層至露出襯底，在所述露出襯底上制作源漏極。優(yōu)選地，所述在所述介質(zhì)緩沖層上制作電荷存儲層步驟為:在所述介質(zhì)緩沖層上制作存儲區(qū)勢壘層； 在所述存儲區(qū)勢壘層上制作電荷存儲層。優(yōu)選地，其特征在于，所述電荷存儲層的材料為金屬氮化物層。與現(xiàn)有技術相比，本發(fā)明具有下列優(yōu)點:本發(fā)明的納米晶存儲器中，在柵堆疊介質(zhì)層的電荷隧穿層和納米晶電荷存儲層之間增加了介質(zhì)緩沖層，該介質(zhì)緩沖層的材料介電常數(shù)高于電荷隧穿層的材料介電常數(shù)。與現(xiàn)有的納米晶存儲器比較，由于高介電常數(shù)材料介質(zhì)緩沖層的加入，降低了電荷注入電荷存儲層所需穿過的能量勢壘的高度，提高了電荷注入電荷存儲層的速度。另外，由于高介電常數(shù)材料的介質(zhì)緩沖層的加入，與現(xiàn)有納米晶存儲器相比，即使電荷從襯底躍遷至電荷存儲層的介質(zhì)厚度相同，相同柵極控制電壓的情況下，本發(fā)明的納米晶存儲器提高了電荷隧穿層上所加的電場，由于電荷注入電流與電荷隧穿層電場成正比關系，從而提聞了電荷注入效率，即提聞了納米晶存儲器的存取效率。


通過附圖所示，本發(fā)明的上述及其他目的更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按照實際大小等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1為本發(fā)明第一實施例的納米晶存儲器結構示意圖；圖2為本發(fā)明第一實施例的納米晶存儲器的能帶結構示意圖；圖3為本發(fā)明的納米晶存儲器的制作流程圖；圖4至圖9為本發(fā)明第一實施例的納米晶存儲器制作過程示意圖；圖10為本發(fā)明第二實施例的納米晶存儲器結構示意圖；圖11為本發(fā)明第二實施例的納米晶存儲器的能帶結構示意圖。
具體實施例方式利用閃存技術的納米晶存儲器能夠隨時擦除和重寫數(shù)據(jù)信息，并且在電路斷電的情況下保持存儲的數(shù)據(jù)信息，目前廣泛應用于通訊設備等的嵌入式存儲領域。由于數(shù)據(jù)通訊要求信息的高速存取和交換，所以要求納米晶存儲器具有較高的電荷存取速度。但是，現(xiàn)有納米晶存儲器為了保證數(shù)據(jù)保持能力和可靠性，通常納米晶存儲器的隧穿層的厚度較大，而較大的電荷隧穿層會影響納米晶存儲器的數(shù)據(jù)存取速度。本發(fā)明提出了一種納米晶存儲器，在所述納米晶存儲器的柵堆疊介質(zhì)層的電荷隧穿層和納米晶電荷存儲層之間增加了介質(zhì)緩沖層，所述介質(zhì)緩沖層的材料介電常數(shù)高于所述電荷隧穿層的材料介電常數(shù)。與現(xiàn)有的納米晶存儲器比較，由于介質(zhì)緩沖層的加入，相同柵極控制電壓的情況下，提高了電荷隧穿層上所加的電場，由于電荷注入電流與電荷隧穿層電場成正比關系，從而提高了電荷注入速度，即提高了納米晶存儲器的存取速度。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示存儲器結構的示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。實施例一:本發(fā)明的納米晶存儲器包括半導體襯底、位于襯底上的柵堆疊介質(zhì)層和位于柵堆疊介質(zhì)層上的柵極層，位于柵堆疊介質(zhì)層兩側襯底上的源漏區(qū)，其中，柵堆疊介質(zhì)層依次包括電荷隧穿層、介質(zhì)緩沖層、電荷存儲層和電荷阻擋層。圖1為本實施例的納米晶存儲器結構示意圖，其中，半導體襯底100上包括源極101和漏極102以及其擴展區(qū)，半導體襯底上依次包括電荷隧穿層103、介質(zhì)緩沖層104、電荷存儲層105、電荷阻擋層106和柵極層107，其中，介質(zhì)緩沖層104的材料介電常數(shù)高于電荷隧穿層103的材料介電常數(shù)，介質(zhì)緩沖層可以采用鋁、鉿的二元氧化物或鋁、鉿氧化物的混合物；所述電荷存儲層的材料為納米晶材料，該納米晶電荷存儲層為閃存存儲器中的浮柵層。本實施例的納米晶存儲器還包括鈍化保護層108和納米晶存儲器的源漏極和柵極電極，電極在圖中沒有示出。本發(fā)明的納米晶存儲器采用高介電常數(shù)的鋁、鉿的二元氧化物或鋁、鉿氧化物的混合物作為介質(zhì)緩沖層，在相同介質(zhì)層厚度的情況下，相比于傳統(tǒng)納米晶器件將納米晶存儲區(qū)嵌入在硅基氧化物介質(zhì)層之中，提高了電荷隧穿層的電荷注入電場，因此采用介電常數(shù)高于電荷隧穿層的材料的介質(zhì)緩沖層提高了電子和空穴的注入效率。圖2為本發(fā)明的納米晶存儲器的能帶結構示意圖，其中在電荷隧穿層的能帶I與納米晶電荷存儲層的能帶3之間插入了介質(zhì)緩沖層的能帶2，納米晶電荷存儲層的能帶3與柵極之間為電荷阻擋層的能帶4，電荷隧穿層的能帶I的平行四邊形的上邊緣的位置代表電荷隧穿層的導帶底，下邊緣的位置代表電荷隧穿層的價帶頂，介質(zhì)緩沖層的能帶2和電荷阻擋層的能帶4的導帶底和價帶頂?shù)奈恢妙愃?，Ec, Ev和Ef分別代表襯底硅的導帶、價帶和費米能級，納米晶電荷存儲層的費米能級Wn。是分立能級,介質(zhì)緩沖層的能帶2低于電荷隧穿層的能帶I。介質(zhì)緩沖層以鋁的二元氧化物為例，襯底采用硅，采用其他材料作為襯底和介質(zhì)緩沖層的情況類似。電子注入時，在柵極接高電壓，硅襯底上的源極接低電壓，在納米晶存儲器中無介質(zhì)緩沖層時，電子需要從硅襯底的能級越過電荷隧穿層的能量勢壘注入到納米晶電荷存儲層能級Wn。。由于在電荷隧穿層與納米晶電荷存儲層之間加入了介質(zhì)緩沖層，電子只需要從硅襯底的能級越過介質(zhì)緩沖層的能量勢壘即可注入到納米晶電荷存儲層能級Wn。，降低了電子注入電荷存儲層所需要穿過的能量勢壘的高度，因此介質(zhì)緩沖層的加入可以提高電荷注入電荷存儲層的速度。本發(fā)明的納米晶存儲器的制作流程參見圖3，下面結合附圖詳細描述納米晶存儲器的具體制作過程，包括下述步驟:步驟SI，提供半導體襯底。提供的半導體襯底可以為娃或絕緣襯底娃(SOI, Silicon-On-1nsulator)襯底，該半導體襯底可以通過離子注入工藝調(diào)整襯底的摻雜濃度。步驟S2，在所述襯底上制作電荷隧穿層。納米晶存儲器的電荷隧穿層可以采用硅基氧化物或者硅基氮氧化物，可以采用低溫化學氣相沉積技術在上述半導體襯底上沉積硅基氧化物或者硅基氮氧化物，也可以在上述襯底上沉積多晶硅后采用熱氧化技術形成氧化硅。步驟S3，在所述電荷隧穿層上制作介質(zhì)緩沖層，所述介質(zhì)緩沖層的材料介電常數(shù)高于電荷隧穿層的材料介電常數(shù)。本發(fā)明采用的介質(zhì)緩沖層的材料介電常數(shù)高于電荷隧穿層的材料介電常數(shù)，可以為鋁、鉿的二元氧化物或者它們之間的混合物。參見圖4，可以通過原子層沉積技術在上述步驟S2中在半導體襯底201上制備的電荷隧穿層202上沉積鋁、鉿的二元氧化物或者它們之間的混合物203。
步驟S4，在所述介質(zhì)緩沖層上制作電荷存儲層。本步驟中沉積的電荷存儲層的材料可以選擇金屬氮化物，例如氮化鈦、氮化鉭等。參見圖5，在步驟S3中制作的介質(zhì)緩沖層203上采用電子束蒸發(fā)技術沉積金屬氮化物層204。步驟S5，在所述電荷存儲層上制作電荷阻擋層。參見圖6，在電荷存儲層204上沉積電荷阻擋層205。本發(fā)明的電荷阻擋層可以為采用低壓化學氣相沉積技術制作的硅基氧化物，也可以采用與步驟S3中介質(zhì)緩沖層相同的材料。步驟S6，對所述電荷存儲層進行退火，使電荷存儲層納米化。步驟S5中制作完成的多層結構在600°C退火處理，使位于介質(zhì)緩沖層203與電荷阻擋層205之間的金屬氮化物層204納米化，形成圖7中的納米晶層電荷存儲層206。本實施例的納米晶存儲器的電荷存儲層制作分兩步完成，首先在介質(zhì)緩沖層上沉積電荷存儲層的材料，然后在電荷存儲層上制作電荷阻擋層，最后進行高溫退火使電荷存儲層材料納米化形成納米晶電荷存儲層。步驟S3中制作的介質(zhì)緩沖層可以阻擋高溫退火時電荷存儲層的材料向步驟S2中制作的電荷隧穿層擴散。步驟S7，在所述電荷阻擋層上制作柵極層。所述的柵極層的材料可以為金屬，也可以為金屬硅化物。本實施例采用金屬硅化物作為柵極層。參見圖8，利用離子束濺射技術，在步驟S6中高溫退火后的電荷阻擋層205上沉積金屬薄膜，可以選擇鋁、鎢、鈦等金屬，接著在金屬薄膜上通過低壓化學氣相沉積技術沉積多晶硅薄膜，經(jīng)過退火處理形成金屬硅化物柵極層207。步驟S8，在所述柵極層上制作掩膜層，光刻所述掩膜層形成柵極圖形。參見圖8，通過低溫化學氣相沉積技術在步驟S7中制作的柵極層上生長硅基氮化物掩膜層208，利用光刻技術在掩膜層形成電極圖形，并通過等離子體刻蝕設備去除沒有掩膜遮蔽部分的金屬硅化物層，形成柵極圖形。步驟S9，刻蝕未被掩膜層覆蓋的上述制作的各層至露出襯底，在所述露出襯底上制作源漏極。參見圖9，利用離子束刻蝕設備依次去除掩膜層208沒有覆蓋堆疊柵介質(zhì)層結構的各層薄膜，直至刻蝕到半導體襯底201為止。利用離子注入設備，通過不同劑量和能量的離子注入，形成源摻雜區(qū)209及漏摻雜區(qū)210。通過激光高溫(KKKTC )激活源漏區(qū)形成位于柵堆疊介質(zhì)層兩側襯底上的源漏區(qū)。最后，去除硅基氮化物掩膜層，利用低溫化學氣相沉積設備形成硅基氮氧化物的鈍化保護層，并分別從金屬柵和源漏引出金屬互聯(lián)，參見圖1，完成本發(fā)明納米晶存儲器的制作。實施例二:本發(fā)明的納米晶存儲器，由于在電荷隧穿層和電荷存儲層之間制作了高介電常數(shù)材料的介質(zhì)緩沖層，所述介質(zhì)緩沖層的插入，降低了電荷存儲層存儲電荷能量束縛態(tài)的能量勢壘，對存儲器的數(shù)據(jù)保持特性和可靠性有一定的影響。為了進一步提高納米晶存儲器的數(shù)據(jù)保持特性和可靠性，本發(fā)明的納米晶存儲器還可以包括位于介質(zhì)緩沖層和電荷存儲層之間的存儲區(qū)勢壘層。本實施例的納米晶存儲器包括半導體襯底、位于襯底上的柵堆疊介質(zhì)層和位于柵堆疊介質(zhì)層上的柵極層，位于柵堆疊介質(zhì)層兩側襯底上的源漏區(qū)，其中，柵堆疊介質(zhì)層依次包括電荷隧穿層、介質(zhì)緩沖層、存儲區(qū)勢壘層、電荷存儲層和電荷阻擋層。圖10為本實施例的納米晶存儲器結構示意圖，其中，半導體襯底300上包括源極301和漏極302以及其擴展區(qū)，半導體襯底上依次包括電荷隧穿層303、介質(zhì)緩沖層304、存儲區(qū)勢壘層305、電荷存儲層306、電荷阻擋層307和柵極層308，其中，介質(zhì)緩沖層304的材料介電常數(shù)高于電荷隧穿層303的材料介電常數(shù)，存儲區(qū)勢壘層為硅基二元氧化物薄層，電荷存儲層為納米晶材料。本實施例中的存儲區(qū)勢壘層和納米晶電荷存儲層共同構成本發(fā)明的復合電荷存儲層。本實施例的納米晶存儲器還包括鈍化保護層309和納米晶存儲器的源漏極和柵極的電極，電極在圖中沒有示出。本實施例的納米晶存儲器，與實施例一的區(qū)別在于在納米晶存儲層的下方插入一層超薄的存儲區(qū)勢壘層，如硅基氧化物薄膜，該硅基氧化物薄膜的厚度在0.5納米到5納米的厚度范圍內(nèi)，將電荷存儲區(qū)由單一的金屬納米晶電荷存儲層改變?yōu)橛沙」杌趸飳雍徒饘俚锛{米晶層的復合電荷存儲區(qū)。以硅基氧化物薄層為存儲區(qū)勢壘層為例，本實施例的納米晶存儲器的能帶結構示意圖如圖11所示，其中，在介質(zhì)緩沖層的能帶12與納米晶電荷存儲層的能帶14之間插入了存儲區(qū)勢魚層的能帶13,納米晶電荷存儲層的能帶14與柵極之間為電荷阻擋層的能帶15，電荷隧穿層的能帶11用平行四邊形示意，平行四邊形的上邊緣的位置代表電荷隧穿層的導帶底，下邊緣的位置代表電荷隧穿層的價帶頂，介質(zhì)緩沖層的能帶12、存儲區(qū)勢壘層的能帶13和電荷阻擋層的能帶15位置類似，Ee、Ev和Ef分別代表襯底娃的導帶、價帶和費米能級，納米晶電荷存儲層的費米能級Wn。是分立能級,高介電常數(shù)的介質(zhì)緩沖層的能帶12高于存儲區(qū)勢壘層的能級13。由于硅基氧化物層存儲區(qū)勢壘層的插入，提高了勢壘高度，在不加外加電壓的情況下抑制電子向襯底硅的躍遷；在加電壓的情況下，電子隧穿幾率隨勢壘厚度的減小呈指數(shù)增加，由于插入的存儲區(qū)勢壘層很薄，在加電壓的情況下，電子需要穿過存儲區(qū)勢壘層的勢壘在電壓作用下由方形變成三角形勢壘，其勢壘厚度變薄，電子隧穿過存儲區(qū)勢壘層的幾率大大提高，大部分電子都能隧穿過存儲區(qū)勢壘層，所以存儲區(qū)勢壘層對讀取速度影響不大。因此在納米晶電荷存儲層的下方插入存儲區(qū)勢壘層，提高了束縛電荷的電荷存儲層的能量勢壘，能夠提高納米晶存儲器存儲數(shù)據(jù)的保持能力和可靠性。制作本實施例的納米晶存儲器時，與實施例一的不同之處在于，制作完成介質(zhì)緩沖層304后，采用低壓化學氣相沉積技術生長一層薄的硅基氧化物薄膜，該硅基氧化物薄膜的厚度在0.5納米到5納米的厚度范圍內(nèi)，然后在硅基氧化物薄膜上制作電荷存儲層。本實施例的納米晶存儲器制作的其他過程與實施例一的制作過程相同，在這里不再重復敘述。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。
權利要求
1.一種納米晶存儲器，包括半導體襯底、位于襯底上的柵堆疊介質(zhì)層和位于柵堆疊介質(zhì)層上的柵極層，位于柵堆疊介質(zhì)層兩側襯底上的源漏區(qū)，其特征在于，所述柵堆疊介質(zhì)層包括: 位于半導體襯底上的電荷隧穿層； 位于電荷隧穿層上的介質(zhì)緩沖層，所述介質(zhì)緩沖層材料的介電常數(shù)高于所述電荷隧穿層材料的介電常數(shù)； 位于所述介質(zhì)緩沖層上的電荷存儲層，所述電荷存儲層采用納米晶材料； 位于所述電荷存儲層上的電荷阻擋層。
2.根據(jù)權利要求1所述的納米晶存儲器，其特征在于，所述柵堆疊介質(zhì)層還包括存儲區(qū)勢壘層，所述存儲區(qū)勢壘層位于所述介質(zhì)緩沖層和電荷存儲層之間。
3.根據(jù)權利要求2所述的納米晶存儲器，其特征在于，所述存儲區(qū)勢壘層的材料為硅基氧化物。
4.根據(jù)權利要求1、2或3所述的納米晶存儲器，其特征在于，所述介質(zhì)緩沖層的材料為鋁、鉿的二元氧化物或鋁、鉿氧化物的混合物。
5.根據(jù)權利要求1、2或3所述的納米晶存儲器，其特征在于，所述電荷存儲層采用氮化鈦納米晶或氮化鉭納米晶。
6.根據(jù)權利要求1所述的納米晶存儲器，其特征在于，所述電荷隧穿層采用硅基氧化物或硅基氮氧化物。
7.根據(jù)權利要求1所述的納米晶存儲器，其特征在于，所述電荷阻擋層的材料與介質(zhì)緩沖層的材料相同。
8.一種納米晶存儲器制作方法，其特征在于，包括步驟: 提供半導體襯底； 在所述襯底上制作電荷隧穿層； 在所述電荷隧穿層上制作介質(zhì)緩沖層，所述介質(zhì)緩沖層的材料介電常數(shù)高于所述電荷隧穿層的材料介電常數(shù)； 在所述介質(zhì)緩沖層上制作電荷存儲層； 在所述電荷存儲層上制作電荷阻擋層； 對所述電荷存儲層進行退火，使電荷存儲層納米化； 在所述電荷阻擋層上制作柵極層； 在所述柵極層上制作掩膜層，光刻所述掩膜層形成柵極圖形； 刻蝕未被掩膜層覆蓋的上述制作的各層至露出襯底，在所述露出襯底上制作源漏極。
9.根據(jù)權利要求8所述的納米晶存儲器制作方法，其特征在于，所述在所述介質(zhì)緩沖層上制作電荷存儲層步驟為: 在所述介質(zhì)緩沖層上制作存儲區(qū)勢壘層； 在所述存儲區(qū)勢壘層上制作電荷存儲層。
10.根據(jù)權利要求8或9所述的納米晶存儲器制作方法，其特征在于，所述電荷存儲層的材料為金屬氮化物層。
全文摘要
本發(fā)明提供一種納米晶存儲器，包括半導體襯底、位于襯底上的柵堆疊介質(zhì)層和位于柵堆疊介質(zhì)層上的柵極層，位于柵堆疊介質(zhì)層兩側襯底上的源漏區(qū)，其中，所述柵堆疊介質(zhì)層依次包括電荷隧穿層、介質(zhì)緩沖層、電荷存儲層和電荷阻擋層，其中，所述介質(zhì)緩沖層的材料介電常數(shù)高于電荷隧穿層的材料介電常數(shù)，所述電荷存儲層為納米晶材料。相應地，還提供一種納米晶存儲器的制作方法。本發(fā)明的納米晶存儲器在電荷隧穿層和納米晶電荷存儲層之間插入高介電常數(shù)的介質(zhì)緩沖層，降低了電子注入電荷存儲層所需穿過的能量勢壘的高度，從而提高了納米晶存儲器的存取速度和電荷注入電荷存儲層的效率。
文檔編號H01L21/336GK103094355SQ201110335530
公開日2013年5月8日 申請日期2011年10月28日 優(yōu)先權日2011年10月28日
發(fā)明者劉明, 王晨杰, 霍宗亮, 張滿紅, 劉璟, 謝常青 申請人:中國科學院微電子研究所