專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及降低基極區(qū)域的電阻而抑制閂鎖(latch up)的半導(dǎo)體裝置。
背景技術(shù)：
以IGBT (絕緣柵雙極型晶體管dnsulated Gate Bipolar Transistor)等為典型的稱為功率器件的半導(dǎo)體裝置，發(fā)展其高耐壓、大電流化而在控制例如新干線及其運(yùn)輸及交通領(lǐng)域、產(chǎn)業(yè)用機(jī)器領(lǐng)域等的電力的裝置上得到廣泛應(yīng)用。這種半導(dǎo)體裝置通過進(jìn)行導(dǎo)通、截止的切換動作來控制大電流。在進(jìn)行切換動作時要求在稱為SOA(安全操作區(qū)域)的區(qū)域進(jìn)行切換。SOA規(guī)定半導(dǎo)體裝置進(jìn)行導(dǎo)通、截止時的安全動作區(qū)域。具體地說，SOA規(guī)定集電極電流(Ic)和集電極-發(fā)射極電壓(Vce)的動作軌跡應(yīng)該得到約束的范圍。SOA由Ic的額定電流和Vce的額定電壓來規(guī)定。特別是規(guī)定截止時的Ic-Vce動作軌跡的SOA被稱為RBSOA (反偏壓(Reverse Bias) S0A)。在實(shí)際的 IGBT等半導(dǎo)體裝置中進(jìn)行緩沖(sruAber)電路等的設(shè)計(jì)，以不超過該S0A。如此在RBSOA等SOA的范圍內(nèi)進(jìn)行半導(dǎo)體裝置的切換，對使半導(dǎo)體裝置安全動作而言是必需的。但是，有這種情況，例如在P型的基極層中蓄積了空穴而基極層被充電。這充電的結(jié)果，認(rèn)為在半導(dǎo)體裝置上寄生地形成的晶閘管(thyristor)導(dǎo)通而引起閂鎖現(xiàn)象。在這種情況下，認(rèn)為會脫離上述SOA并給半導(dǎo)體裝置帶來損傷。作為抑制上述閂鎖的方法，例如在專利文獻(xiàn)1中公開了在主體(body)區(qū)域形成ρ 型的高濃度區(qū)域而抑制寄生晶閘管的導(dǎo)通動作的結(jié)構(gòu)。專利文獻(xiàn)1 日本特開2001-308328號公報(bào)專利文獻(xiàn)2 日本特開平08-330589號公報(bào)專利文獻(xiàn)3 日本特開2004-095962號公報(bào)專利文獻(xiàn)4 日本特開2003-101019號公報(bào)專利文獻(xiàn)5 日本特開2004-303964號公報(bào)專利文獻(xiàn)6 日本特開2001-168333號公報(bào)借助上述專利文獻(xiàn)1的方法的閂鎖現(xiàn)象的抑制是在基極區(qū)域形成新的P+層。該 P+層的附加會影響半導(dǎo)體裝置的閾值電壓等的諸特性。這不僅在專利文獻(xiàn)1所公開的結(jié)構(gòu)，例如在提高基極層本身的雜質(zhì)濃度而謀求基極區(qū)域的低電阻化時也同樣。如此，需要在考慮諸特性伴隨基極層的雜質(zhì)輪廓(profile)變化而發(fā)生的變動的基礎(chǔ)上進(jìn)行上述P+層的形成。因而出現(xiàn)了如何選擇是犧牲半導(dǎo)體裝置諸特性的最優(yōu)化而進(jìn)行閂鎖抑制，還是犧牲充分的閂鎖抑制而進(jìn)行諸特性的最優(yōu)化的問題
發(fā)明內(nèi)容
本發(fā)明為解決上述那樣的課題構(gòu)思而成，其目的在于提供一種不影響半導(dǎo)體裝置的閾值電壓等諸特性的情況下進(jìn)行閂鎖抑制并能改善RBSOA的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置具備第一導(dǎo)電型的半導(dǎo)體襯底；在該半導(dǎo)體襯底的表面形成的第二導(dǎo)電型的基極區(qū)域；在該基極區(qū)域的表面形成的第一導(dǎo)電型的源極區(qū)域；在該半導(dǎo)體襯底的背面形成的第二導(dǎo)電型的集電極區(qū)域；在溝槽內(nèi)隔著柵極絕緣膜形成的溝槽柵，所述溝槽形成為貫通該源極區(qū)域及該基極區(qū)域；在接觸溝內(nèi)形成的導(dǎo)電層，所述接觸溝形成為貫通該源極區(qū)域；與該導(dǎo)電層及該源極區(qū)域相接的源電極；以及雜質(zhì)濃度比該基極區(qū)域高的第二導(dǎo)電型的閂鎖抑制區(qū)域，該閂鎖抑制區(qū)域與該導(dǎo)電層相接而形成在該基極區(qū)域。其特征在于該柵極絕緣膜和該閂鎖抑制區(qū)域的距離是該溝槽柵在該基極層形成的最大耗盡層寬度以上。本發(fā)明的半導(dǎo)體裝置具備第一導(dǎo)電型的半導(dǎo)體襯底；在該半導(dǎo)體襯底的表面形成的第二導(dǎo)電型的基極區(qū)域；在該基極區(qū)域的表面形成的第一導(dǎo)電型的源極區(qū)域；雜質(zhì)濃度比該基極區(qū)域高的第二導(dǎo)電型的高濃度雜質(zhì)區(qū)域，該第二導(dǎo)電型的高濃度雜質(zhì)區(qū)域與該源極區(qū)域相接而形成在該基極區(qū)域的表面；在該半導(dǎo)體襯底的背面形成的第二導(dǎo)電型的集電極區(qū)域；在溝槽內(nèi)隔著柵極絕緣膜形成的溝槽柵，所述溝槽以貫通該源極區(qū)域的方式形成在該基極區(qū)域；與該溝槽柵平行地形成在比該高濃度雜質(zhì)區(qū)域更靠該溝槽柵一側(cè)的偽溝槽；以及與該高濃度雜質(zhì)區(qū)域及該源極區(qū)域相接的源電極。其特征在于該偽溝槽形成為具有縫隙。(發(fā)明效果)通過本發(fā)明抑制對半導(dǎo)體裝置特性的影響，從而能夠抑制閂鎖。



圖1是實(shí)施方式1的半導(dǎo)體裝置的平面圖。圖2是沿圖1的2-2剖面的示圖，是用于說明閂鎖抑制區(qū)域的圖。圖3是沿圖1的3-3剖面的示圖。圖4是沿圖1的4-4剖面的示圖。圖5是說明最大耗盡層寬度的基極濃度依存性的圖。圖6是實(shí)施方式2的半導(dǎo)體裝置的平面圖。圖7是沿圖6的7-7剖面的示圖，是說明偽溝槽的縫隙的圖。圖8是沿圖6的8-8剖面的示圖。圖9是沿圖6的9-9剖面的示圖。圖10是偽溝槽和溝槽柵被交互配置的半導(dǎo)體裝置的平面圖。圖11是沿圖10的11-11剖面的示圖，是說明偽溝槽的縫隙的圖。圖12是沿圖10的12-12剖面的示圖。圖13是沿圖10的13-13剖面的示圖。圖14是以凹形狀形成源極區(qū)域的半導(dǎo)體裝置的平面圖。圖15是沿圖14的15-15剖面的示圖。圖16是沿圖14的16-16剖面的示圖。圖17是沿圖14的17-17剖面的示圖。
(符號說明)20溝槽柵；22柵極絕緣膜；23偽溝槽；24源極區(qū)域；26P+區(qū)域；30接觸溝；31導(dǎo)電層；32基極區(qū)域；34閂鎖抑制區(qū)域；60半導(dǎo)體襯底；64集電極區(qū)域；68源電極。
具體實(shí)施例方式實(shí)施方式1本實(shí)施方式涉及抑制對半導(dǎo)體裝置特性的影響而能抑制閂鎖的半導(dǎo)體裝置。圖 1 圖5是說明本實(shí)施方式的半導(dǎo)體裝置的圖。在這些圖中，標(biāo)記了同一符號的部分是歸為同一概念的部分或者由同一材料構(gòu)成的部分，因此有不重復(fù)說明的情況。在其它實(shí)施方式中說明的圖中也同樣。圖1是本實(shí)施方式的半導(dǎo)體裝置的平面圖。被傳輸柵極驅(qū)動信號的溝槽柵20形成為與柵極絕緣膜22相接。與柵極絕緣膜22相接而形成源極區(qū)域M。源極區(qū)域M是被摻雜η型雜質(zhì)的區(qū)域。而且，與源極區(qū)域M相接而形成P+區(qū)域沈。P+區(qū)域沈?yàn)楦邼舛入s質(zhì)區(qū)域，是P型雜質(zhì)以高濃度摻雜的區(qū)域。再者，高濃度雜質(zhì)區(qū)域是指被摻雜的雜質(zhì)濃度比后述的基極層更高的區(qū)域，是主要用于決定基極層的電位的區(qū)域。在本實(shí)施方式中高濃度雜質(zhì)區(qū)域是P+區(qū)域沈。而且，在源極區(qū)域M形成有接觸溝30。在圖1中用虛線表示接觸溝30。接觸溝 30是被導(dǎo)電層31填埋的溝。如果導(dǎo)電層31由導(dǎo)電體形成就沒有特別的限定，典型的由P+ 多晶硅形成。具備這樣的導(dǎo)電層31的接觸溝30，形成在溝槽柵20與其它溝槽柵20之間。 以下，參照圖2，對本實(shí)施方式的半導(dǎo)體裝置進(jìn)行說明。圖2是說明上述接觸溝30的剖面等的圖。圖2是沿圖1的2_2線的剖視圖。在圖2中為了方便說明，記載了圖1中沒有記載的絕緣膜66和源電極68。在圖1中，用線圍起來表示的、將源電極68與P+區(qū)域沈或源極區(qū)域M等相接而取得接觸的部分設(shè)為接觸部28。又，本實(shí)施方式的半導(dǎo)體裝置與眾所周知的縱型功率器件的結(jié)構(gòu)同樣地，具備η 型的導(dǎo)電率調(diào)制區(qū)域的半導(dǎo)體襯底60。在半導(dǎo)體襯底60的表面形成有基極區(qū)域32?；鶚O區(qū)域32為ρ型的半導(dǎo)體層?；鶚O區(qū)域32與上述溝槽柵20 —起形成MOS結(jié)構(gòu)，是進(jìn)行眾所周知的縱型功率器件的導(dǎo)通/截止動作的區(qū)域。另一方面在半導(dǎo)體襯底60的背面形成有 η型的載流子抑制區(qū)域62。此外，與載流子抑制區(qū)域62相接地形成ρ型的集電極區(qū)域64。 這些結(jié)構(gòu)及功能是眾所周知的，因此不做詳細(xì)說明。如圖2所示，在本實(shí)施方式中接觸溝30貫通源極區(qū)域M而到達(dá)基極區(qū)域32。又， 在基極區(qū)域32，與形成在接觸溝30內(nèi)的導(dǎo)電層31相接地形成有閂鎖抑制區(qū)域34。閂鎖抑制區(qū)域34是ρ型的半導(dǎo)體層，是使雜質(zhì)濃度比上述基極區(qū)域32更高地進(jìn)行雜質(zhì)注入的區(qū)域。閂鎖抑制區(qū)域34經(jīng)由導(dǎo)電層31連接到源電極68。故，如后所述，能夠通過閂鎖抑制區(qū)域34降低基極區(qū)域32的電阻。作為閂鎖抑制區(qū)域34的形成方法，例示了以下方法。即，閂鎖抑制區(qū)域34是在形成接觸溝30之后在接觸溝30被導(dǎo)電層31埋入之前進(jìn)行離子注入而形成的。為了縮短工序，該離子注入是以將接觸溝30開口時使用的抗蝕劑圖案等為掩模進(jìn)行的。如此在比源極區(qū)域M更深的基極區(qū)域32，形成與導(dǎo)電層31相接的閂鎖抑制區(qū)域34。
用于形成閂鎖抑制區(qū)域34的離子注入，實(shí)施適當(dāng)傾斜注入等。在本實(shí)施方式中， 閂鎖抑制區(qū)域34的輪廓被定為閂鎖抑制區(qū)域34和柵極絕緣膜22的間隔滿足以下條件。 艮ロ，閂鎖抑制區(qū)域34和柵極絕緣膜22的距離D滿足以下的公式。[數(shù)學(xué)式1]
r _ ^ [2ssso-2(pf ,D > I-- = xd maxe s =基極區(qū)域的相對介電常數(shù)￡ O=真空的介電常數(shù)CDf=費(fèi)米勢q =電荷Na =基極區(qū)域的載流子密度[/cm3]xd max =最大耗盡層寬度上述公式是規(guī)定閂鎖抑制區(qū)域34和柵極絕緣膜22的距離D成為比最大耗盡層寬 度xd max大的值的公式。該最大耗盡層寬度xd max是對溝槽柵20施加了與上述MOS結(jié) 構(gòu)的閾值電壓相當(dāng)?shù)碾妷簳r形成在基極區(qū)域32的耗盡層的寬度。在IGBT等的功率器件 中，若算出Xd max的典型值，則成為3936ATNa (/cm3 ) xlE4 [ ^im ]程度。在此，一般 功率器件的基極濃度(基極區(qū)域的載流子密度)為1.0E16 1.0E18/cm3。此外，柵極絕緣 膜的膜厚(Tox)為0. Iym程度。費(fèi)米勢程度。圖5是以這些為前提將xd max 的Na依存性圖表化的圖。由圖5可知基極濃度在1.0E16 1.0E18/cm3的范圍內(nèi)，xd max 是Tox的4倍以下。如此，閂鎖抑制區(qū)域34形成在這樣的場所，即溝槽柵20不到達(dá)在基極 區(qū)域32形成的耗盡層的場所。接著，參照圖3，對沒有形成閂鎖抑制區(qū)域34的區(qū)域進(jìn)行說 明。圖3是沿圖1的3-3線的剖視圖。在該剖面中，在基極區(qū)域32上與源極區(qū)域M 相接地形成有P+區(qū)域26。P+區(qū)域沈與發(fā)射極電極68連接，降低決定基極區(qū)域32的電位 時的發(fā)射極電極68與基極區(qū)域32之間的電阻。接著，對沿著溝槽柵20的長邊方向的剖視 圖即圖4進(jìn)行說明。圖4是沿圖1的4-4線的剖視圖。圖4中的閂鎖抑制區(qū)域34的寬度表示閂鎖抑 制區(qū)域34的溝槽柵20長邊方向的幅度。在溝槽柵20長邊方向上沒有上述公式1那樣的 限制，因此閂鎖抑制區(qū)域34的寬度形成為較寬。如此較寬地形成寬度，能夠促進(jìn)基極區(qū)域 32的低電阻化。本實(shí)施方式的主要特征在于具備與填埋接觸溝30的導(dǎo)電層31相接而形成在基極 區(qū)域32的閂鎖抑制區(qū)域34?；鶚O區(qū)域32中的空穴能夠通過閂鎖抑制區(qū)域34而溜到基極 區(qū)域32的外部。因而，能夠抑制成為由源極區(qū)域24-基極區(qū)域32-半導(dǎo)體襯底60-集電極 區(qū)域64構(gòu)成的寄生晶閘管閂鎖的因素的基極區(qū)域32的充電。特別是，在源極區(qū)域M正下方的基極區(qū)域32中的空穴，因在其附近沒有空穴的通 路而往往滯留在基極區(qū)域32。可是依據(jù)本實(shí)施方式的結(jié)構(gòu)，在源極區(qū)域M正下方的基極區(qū) 域32中的空穴經(jīng)由閂鎖抑制區(qū)域34迅速排出到源極區(qū)域M的外部，因此源極區(qū)域M被 低電阻化。因而能夠提高抗閂鎖能力。如此，在基極區(qū)域32形成新的P+區(qū)域即閂鎖抑制區(qū)域34，還會影響半導(dǎo)體裝置的其它特性。具體地說，可舉出對由溝槽柵20及柵極絕緣膜22及基極區(qū)域32構(gòu)成的MOS結(jié)構(gòu)的閾值電壓的影響等。但是依據(jù)本實(shí)施方式的結(jié)構(gòu)，由于閂鎖抑制區(qū)域34和柵極絕緣膜 22僅相隔之前定義的距離D，在基極區(qū)域32形成的耗盡層不會到達(dá)閂鎖抑制區(qū)域34。因而，即使形成閂鎖抑制區(qū)域34，也不會對半導(dǎo)體裝置的其它特性產(chǎn)生有意的影響。這有以下優(yōu)點(diǎn)消除了例如在增加整個基極區(qū)域的雜質(zhì)摻雜量并使基極區(qū)域低電阻化時，考慮對其它特性的影響而無法做充分的低電阻化的情況下，如何選擇的問題。此外，如本發(fā)明那樣抑制閂鎖，在不影響半導(dǎo)體層諸特性的情況下能夠改善 RBS0A，在此特點(diǎn)上也是有意義的。在此，形成反轉(zhuǎn)層，當(dāng)在溝槽發(fā)生可動電荷時柵極(溝槽柵)上被施加的電壓即閾值電壓Vth由以下公式來表示。[數(shù)學(xué)式2]Vth =-%/C。x+VFB+20fQb = -qNA · xd maxC。x=柵極氧化膜的電容VFB =沒有頻帶偏移的電壓在該公式中，與提供上述距離D的公式相同的記號與上述相同。最大耗盡層寬度 xdmax是表面電勢成為費(fèi)米勢2倍時獲得的。這與在基極區(qū)域形成反轉(zhuǎn)層對應(yīng)。％是在基極區(qū)域中耗盡層延伸的區(qū)域的每單位面的電荷量。因而由耗盡層延伸的區(qū)域的每單位面積的電荷量(Qb)來決定Vth。即，當(dāng)基極電位和源極電位相等的場合，比最大耗盡層寬度xdmax 更加外側(cè)的雜質(zhì)濃度不會影響Vth。因而如本實(shí)施方式的結(jié)構(gòu)那樣通過使閂鎖抑制區(qū)域34 與柵極絕緣膜22的相隔距離比由xdmax決定的值還大，能夠在不影響Vth的情況下將基極區(qū)域低電阻化。再者，要獲得本實(shí)施方式的效果，理想的情況是基極電位與源極電位相等， 但是即使兩者有差異也在能忽略閂鎖抑制區(qū)域?qū)th的影響的情況下，能夠得到本實(shí)施方式的效果。本實(shí)施方式的閂鎖抑制區(qū)域34形成在基極區(qū)域32，但對其深度沒有特別的限定。 例如，即使接觸溝30以達(dá)到基極區(qū)域32和源極區(qū)域24的界面的方式貫通源極區(qū)域M而形成的情況下，也能在基極區(qū)域32形成閂鎖抑制區(qū)域34，因此不會丟失本發(fā)明的效果。因而只要能得到本發(fā)明的效果，接觸溝30的深度就可任意。但是，如果在比P+區(qū)域沈更深的場所形成閂鎖抑制區(qū)域34，則對基極區(qū)域32的低電阻化是有效果的。在這種情況下，將接觸溝30形成至所希望的深度即可。如果令接觸溝30形成至基極區(qū)域32，則與接觸溝30形成至基極區(qū)域32和源極區(qū)域M的界面的情況相比，能夠降低為形成閂鎖抑制區(qū)域34而離子注入時的注入能量。如果降低注入能量而形成閂鎖抑制區(qū)域34，則對閂鎖抑制區(qū)域34擴(kuò)展的控制性變高，能夠穩(wěn)定地形成確保上述 “距離D”的閂鎖抑制區(qū)域34。在本實(shí)施方式中特定了導(dǎo)電型，但是并不特別限定于上述導(dǎo)電型的組合。此外，只要不超出本發(fā)明范圍的情況下，可做各式各樣的變形。實(shí)施方式2本實(shí)施方式涉及通過在偽溝槽形成縫隙來進(jìn)行基極區(qū)域的低電阻化的半導(dǎo)體裝置。參照圖6 圖17，說明本實(shí)施方式。
圖6是本實(shí)施方式的半導(dǎo)體裝置的平面圖。由圖6可知偽溝槽23具有縫隙而形成為不連續(xù)且線形。偽溝槽23通常與溝槽柵20并行形成。又，源極區(qū)域M沿著柵極絕緣膜22而形成。源極區(qū)域M在從柵極絕緣膜22朝著偽溝槽23的方向上具備形成為較短的部分和形成為較長的部分。上述形成為較長的部分形成為到達(dá)偽溝槽23的縫隙。圖7是說明這種偽溝槽23的縫隙的圖。在此，偽溝槽23是間苗的溝槽柵，不接受柵極驅(qū)動信號的供給。偽溝槽23專門為抑制飽和電流及提高抗短路能力而形成的。S卩，偽溝槽23本來能夠用作溝槽柵，但是為了減小MOS部的總溝道長度使飽和電流成為適當(dāng)值， 是不與柵極電極連接的溝槽。圖7是沿圖6的7-7線的剖視圖。在圖7中為了方便說明， 記載了在圖6中沒有記載的絕緣膜66和源電極68。在圖6中，將用線圍起來的、將源電極 68與P+區(qū)域沈或源極區(qū)域24等相接而得到接觸的部分設(shè)為接觸部觀。由圖7可知在偽溝槽23的縫隙中，位于源極區(qū)域M正下方的基極區(qū)域32與高濃度雜質(zhì)區(qū)域的P+區(qū)域沈電連接并確保了空穴的排出路徑。圖8是表示偽溝槽23的配置的剖面，是圖6的8_8剖面。此外圖9是圖6的9_9 剖面。由圖8可知一部分基極區(qū)域32被偽溝槽23和溝槽柵20所夾持。偽溝槽23在深度方向上與溝槽柵20同樣地，形成為到達(dá)半導(dǎo)體襯底60。如在實(shí)施方式1中說明的那樣，想要抑制閂鎖，就必需在元件截止時等使源極區(qū)域M正下方的基極區(qū)域32的空穴迅速排出。在本實(shí)施方式中在偽溝槽23設(shè)置縫隙，重新形成源極區(qū)域M正下方的基極區(qū)域32中的空穴的排出目的地。在此，例如在偽溝槽沒有縫隙的場合，圖6的源極區(qū)域M形成為較長的部分的正下方的空穴向形成在與溝槽柵20的長邊方向平行的方向的P+區(qū)域沈遷移并向基極區(qū)域 32外部排出。即，空穴能夠向圖6中用箭頭A和箭頭B表示的方向溜走。可是在本實(shí)施方式的結(jié)構(gòu)中由于偽溝槽23具有縫隙，在源極區(qū)域M正下方的基極區(qū)域32中的空穴也能向圖6的箭頭C表示的方向排出。因而能夠?qū)⒒鶚O區(qū)域32低電阻化，并能抑制半導(dǎo)體裝置的閂鎖。如上所述，本實(shí)施方式的特征在于將具有縫隙的偽溝槽23配置在比P+區(qū)域沈的一部分更靠溝槽柵20的一側(cè)。從而能夠使源極區(qū)域M正下方的空穴，通過偽溝槽23的縫隙而向與從偽溝槽23朝著溝槽柵20的方向相反的方向的P+區(qū)域沈排出。本實(shí)施方式通過這種結(jié)構(gòu)，能夠?qū)崿F(xiàn)在連續(xù)形成偽溝槽時沒有實(shí)現(xiàn)的基極區(qū)域32的低電阻化。接著，借助圖10-圖12及圖14-圖16，說明本發(fā)明的變形例。圖10-圖12是說明溝槽柵和偽溝槽以1 1的比率配置時應(yīng)用本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)的圖。圖10是說明該變形例的平面圖。形成為線形且不連續(xù)地具有縫隙的1個偽溝槽23對從溝槽柵20延伸的源極區(qū)域M及從其它溝槽柵(未圖示)延伸的源極區(qū)域 24，分別供給不同的縫隙。因而從偽溝槽23觀看時對于配置在左右的個別源極區(qū)域24，分別提供空穴的排出路徑。再者，圖11是沿圖10的11-11線的剖視圖。圖12是沿圖10的 12-12線的剖視圖。圖13是沿圖10的13-13線的剖視圖。圖14-圖16是說明源極區(qū)域M的形狀為凹形狀而進(jìn)行基極區(qū)域的低電阻化的半導(dǎo)體裝置的圖。圖14是說明該變形例的平面圖的圖。如上述那樣，偽溝槽23具有縫隙。 該變形例中特征在于源極區(qū)域M的平面圖中看到的形狀為凹形狀。為了使半導(dǎo)體裝置的飽和電流成為適當(dāng)值，在較寬的范圍內(nèi)形成源極區(qū)域M的形成為較長的部分。在這種情況下，特別難排出源極區(qū)域M形成為較長的部分的中央部分正下方的基極區(qū)域32中的空穴。 可是如本實(shí)施方式那樣確保充分的源極區(qū)域M，且將源極區(qū)域M做成凹形狀時，也容易向 P+區(qū)域26排出源極區(qū)域M形成為較長的部分的中央部分正下方的基極區(qū)域32中的空穴。 因而提高了將基極區(qū)域32低電阻化的效果。再者，圖15是沿圖14的15-15線的剖視圖。 圖16是沿圖14的16-16線的剖視圖。圖17是沿圖14的17-17線的剖視圖。
如上所述，本發(fā)明通過令偽溝槽具有縫隙實(shí)現(xiàn)基極層的低電阻化，或者將源極區(qū)域M的形狀做成例如凹形狀來進(jìn)行源極區(qū)域M的低電阻化，并非有意影響半導(dǎo)體裝置的諸特性。再者，只要不超出本發(fā)明的范圍，本發(fā)明可做各式各樣的變形。例如，源極區(qū)域M 形成為較長的部分達(dá)到偽溝槽的縫隙，但并不限定于此。即，只要源極區(qū)域M正下方的基極區(qū)域32中的空穴能夠通過偽溝槽23的縫隙排出到P+區(qū)域沈，源極區(qū)域M的形狀就沒有限定。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于具備 第一導(dǎo)電型的半導(dǎo)體襯底；在所述半導(dǎo)體襯底的表面形成的第二導(dǎo)電型的基極區(qū)域； 在所述基極區(qū)域的表面形成的第一導(dǎo)電型的源極區(qū)域；雜質(zhì)濃度比所述基極區(qū)域高的第二導(dǎo)電型的高濃度雜質(zhì)區(qū)域，該第二導(dǎo)電型的高濃度雜質(zhì)區(qū)域與所述源極區(qū)域相接而形成在所述基極區(qū)域的表面； 在所述半導(dǎo)體襯底的背面形成的第二導(dǎo)電型的集電極區(qū)域；在溝槽內(nèi)隔著柵極絕緣膜而形成的溝槽柵，所述溝槽以貫通所述源極區(qū)域的方式形成在所述基極區(qū)域；與所述溝槽柵平行地形成在比所述高濃度雜質(zhì)區(qū)域更靠所述溝槽柵一側(cè)的偽溝槽；以及與所述高濃度雜質(zhì)區(qū)域及所述源極區(qū)域相接的源電極， 所述偽溝槽形成為具有縫隙。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述源極區(qū)域達(dá)到所述偽溝槽的縫隙。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述偽溝槽的深度達(dá)到所述基極區(qū)域和所述半導(dǎo)體襯底的界面。
全文摘要
本發(fā)明提供一種在不影響其它特性的情況下進(jìn)行基極區(qū)域的低電阻化的半導(dǎo)體裝置。該半導(dǎo)體裝置具備第一導(dǎo)電型的半導(dǎo)體襯底；該半導(dǎo)體襯底表面的第二導(dǎo)電型的基極區(qū)域；該基極區(qū)域表面的第一導(dǎo)電型的源極區(qū)域；該半導(dǎo)體襯底背面的第二導(dǎo)電型的集電極區(qū)域；在貫通該源極區(qū)域及該基極區(qū)域的溝槽內(nèi)隔著柵極絕緣膜形成的溝槽柵；在以貫通該源極區(qū)域的方式形成的接觸溝內(nèi)形成的導(dǎo)電層；與該導(dǎo)電層及該源極區(qū)域相接的源電極；以及雜質(zhì)濃度比該基極區(qū)域更高的第二導(dǎo)電型的閂鎖抑制區(qū)域，該閂鎖抑制區(qū)域與該導(dǎo)電層相接而形成在該基極區(qū)域。又，該柵極絕緣膜與該閂鎖抑制區(qū)域的距離為該溝槽柵在該基極層形成的最大耗盡層寬度以上。
文檔編號H01L29/06GK102412290SQ20111033313
公開日2012年4月11日 申請日期2009年10月9日 優(yōu)先權(quán)日2009年2月2日
發(fā)明者奧野高廣, 楠茂 申請人:三菱電機(jī)株式會社