專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制作方法，且特別是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其制作方法。
背景技術(shù)：
芯片封裝的目的在于保護(hù)裸露的芯片、降低芯片接點(diǎn)的密度及提供芯片良好的散熱。當(dāng)芯片的接點(diǎn)數(shù)不斷地增加，而芯片的面積卻越來(lái)越小的情況下，勢(shì)必難以將芯片所有的接點(diǎn)以面矩陣的方式重新分布于芯片的表面，即使芯片表面容納得下所有的接點(diǎn)，也將 造成接點(diǎn)之間的間距過(guò)小，而影響后續(xù)焊接焊球時(shí)的電性可靠度。因此，已知技術(shù)提出了可先利用封裝膠體封裝芯片來(lái)增加芯片的面積，其中芯片的有源表面與封裝膠體的底面暴露于外。之后，再于芯片的有源表面以及封裝膠體的底面上形成重配置線路層，并在重配置線路層的接點(diǎn)上分別形成焊球，來(lái)作為芯片與外界接點(diǎn)相電性連接的媒介。也就是說(shuō)，芯片的有源表面與焊球是位于同一平面上。由于封裝時(shí)易產(chǎn)生溢膠的現(xiàn)象，而導(dǎo)致封裝膠體延伸至芯片的部分有源表面上，進(jìn)而提高產(chǎn)品不良率，也正因此該封裝膠體會(huì)污染芯片有源面，故該種封裝方式無(wú)法應(yīng)用于CMOS芯片。再者，由于已知是通過(guò)封裝膠體封裝芯片來(lái)增加芯片的面積的設(shè)計(jì)，但其重配置線路層僅位于芯片的有源表面及位于同一方向的封裝膠體的表面上，因此無(wú)法通過(guò)堆疊的形式來(lái)堆疊芯片。也就是說(shuō)，上述的方式亦無(wú)法利用垂直堆疊的方式將多個(gè)半導(dǎo)體元件(例如是芯片)封裝于同一封裝結(jié)構(gòu)中。因此，如何有效縮小多個(gè)堆疊芯片的封裝結(jié)構(gòu)的厚度與尺寸，同時(shí)兼顧封裝結(jié)構(gòu)的電性可靠度，已成為亟待解決的課題。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)，其具有較佳可靠度與較小的封裝厚度。本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法，用以制作上述的半導(dǎo)體封裝結(jié)構(gòu)。本發(fā)明提出一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其包括下述步驟。提供一第一介電層。第一介電層具有多個(gè)貫孔。提供一第二介電層。第二介電層具有多個(gè)導(dǎo)電通孔以及一芯片容納開(kāi)口。將第二介電層壓合于第一介電層上，其中導(dǎo)電通孔對(duì)應(yīng)貫孔設(shè)置，且芯片容納開(kāi)口暴露出第一介電層的部分區(qū)域。將一芯片配置于芯片容納開(kāi)口中，并使芯片貼附于芯片容納開(kāi)口所暴露出的第一介電層上。芯片具有彼此相對(duì)的一有源表面以及一背面，而芯片的背面貼附于第一介電層上。于第二介電層上形成一重配置線路層，其中部分重配置線路層從第二介電層延伸至芯片的有源表面與導(dǎo)電通孔上，以使芯片通過(guò)部分重配置線路層與導(dǎo)電通孔電性連接。于第一介電層上形成多個(gè)焊球，其中焊球位于貫孔內(nèi)，且焊球通過(guò)導(dǎo)電通孔以及重配置線路層而與芯片電性連接。在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，更包括在提供第一介電層之前，提供一第一承載板，并將第一介電層配置于第一承載板上；以及在形成重配置線路層之后，移除第一承載板。
在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，更包括在第一介電層上形成焊球之前，提供一第二承載板，并將相互結(jié)合的第一介電層與第二介電層轉(zhuǎn)移至第二承載板上，以使芯片位于第一介電層與第二承載板之間；以及在形成焊球之后，移除第二承載板。在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，更包括在將第二介電層結(jié)合于第一介電層上之前，于第一介電層上形成一粘著層，在第二介電層壓合于第一介電層上之后，芯片容納開(kāi)口暴露出部分粘著層，且芯片通過(guò)粘著層貼附于第一介電層上。在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，更包括在第一介電層上形成焊球之前，移除位于貫孔內(nèi)的粘著層。在本發(fā)明的一實(shí)施例中，上述移除位于貫孔內(nèi)的粘著層的方法包括等離子灰化(plasma ashing)。在本發(fā)明的一實(shí)施例中，上述將第二介電層壓合于第一介電層上的方法包括熱壓合法。在本發(fā)明的一實(shí)施例中，上述的每一貫孔的孔徑大于每一導(dǎo)電通孔的孔徑。在本發(fā)明的一實(shí)施例中，上述的第二介電層的厚度大于第一介電層的厚度。在本發(fā)明的一實(shí)施例中，上述的形成貫孔以及芯片容納開(kāi)口的方法包括激光鉆孔法、機(jī)械鉆孔法或沖壓法。在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，更包括在第一介電層上形成焊球之前，于貫孔中涂布一助焊劑。 本發(fā)明還提出一種半導(dǎo)體封裝結(jié)構(gòu)，其包括一第一介電層、一第二介電層、一芯片、一重配置線路層以及多個(gè)焊球。第一介電層具有多個(gè)貫孔。第二介電層疊置于第一介電層上。第二介電層具有多個(gè)導(dǎo)電通孔以及一芯片容納開(kāi)口，其中導(dǎo)電通孔對(duì)應(yīng)貫孔設(shè)置，且芯片容納開(kāi)口暴露出第一介電層的部分區(qū)域。芯片配置于芯片容納開(kāi)口中，且位于芯片容納開(kāi)口所暴露出的第一介電層上。芯片具有彼此相對(duì)的一有源表面以及一背面，且芯片的背面貼附于第一介電層上。重配置線路層配置于第二介電層上，且延伸至芯片的有源面與導(dǎo)電通孔上，其中芯片通過(guò)部分重配置線路層與導(dǎo)電通孔電性連接。焊球配置于第一介電層上的貫孔內(nèi)，其中焊球通過(guò)導(dǎo)電通孔與重配置線路層而與芯片電性連接。在本發(fā)明的一實(shí)施例中，上述的半導(dǎo)體封裝結(jié)構(gòu)更包括一粘著層，配置于第一介電層與第二介電層之間以及第一介電層的芯片容納開(kāi)口與芯片之間。第二介電層與芯片通過(guò)粘著層貼附于第一介電層上。在本發(fā)明的一實(shí)施例中，上述的每一貫孔的孔徑大于每一導(dǎo)電通孔的孔徑。在本發(fā)明的一實(shí)施例中，上述的第二介電層的厚度大于第一介電層的厚度。在本發(fā)明的一實(shí)施例中，上述的第一介電層的厚度小于等于50微米，而第二介電層的厚度小于等于100微米?；谏鲜觯捎诒景l(fā)明利用壓合第一介電層與第二介電層的方式，以通過(guò)第二介電層的導(dǎo)電通孔來(lái)連接重配置線路層與芯片以及通過(guò)第二介電層的導(dǎo)電通孔及重配置線路層來(lái)連接芯片與焊球，其中焊球配置于第一介電層的貫孔內(nèi)。因此，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的設(shè)計(jì)可具有較小的封裝厚度，且可采用立體堆疊的方式來(lái)堆疊多個(gè)半導(dǎo)體封裝結(jié)構(gòu)，以通過(guò)導(dǎo)電通孔、重配置線路層與焊球的設(shè)計(jì)來(lái)縮短多個(gè)半導(dǎo)體封裝結(jié)構(gòu)之間的信號(hào)傳輸?shù)穆窂介L(zhǎng)度以及可增加電性可靠度。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作詳細(xì)說(shuō)明，其中圖IA至圖IF為本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法的剖面示意圖。
圖2繪示為多個(gè)圖IF的半導(dǎo)體封裝結(jié)構(gòu)所堆疊成的半導(dǎo)體封裝堆疊的剖面示意圖。主要元件符號(hào)說(shuō)明10 :第一承載板20 :第二承載板100 :半導(dǎo)體封裝結(jié)構(gòu)110:第一介電層112:貫孔120:第二介電層122:導(dǎo)電通孔124:芯片容納開(kāi)口130 :芯片132 :有源表面134 :背面140 :重配置線路層150 :焊球160:粘著層170a :助焊劑170 :殘留物
具體實(shí)施例方式圖IA至圖IF為本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法的剖面示意圖。請(qǐng)先參考圖1A，本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)的制作方法包括以下步驟。首先，提供一第一承載板10與一第一介電層110，其中第一介電層110配置于第一承載板10上，且第一介電層Iio具有多個(gè)貫孔112。在本實(shí)施例中，第一介電層110的材質(zhì)例如是雙順丁烯二酸酰亞胺(Bismaleimide-Triazine, BT)樹(shù)脂,而形成貫孔112的方式例如是激光鉆孔法、機(jī)械鉆孔法或沖壓法。在此必須說(shuō)明的是，當(dāng)?shù)谝唤殡妼?10的硬度較高足以作為一支撐層使用時(shí)，亦可省略第一承載板10。也就是說(shuō)，使用者可選擇性地采用第一承載板10。接著，請(qǐng)?jiān)賲⒖紙D1A，于第一介電層110上形成一粘著層160，其中粘著層160并未配置于貫孔112內(nèi)。接著，請(qǐng)參考圖1B，提供一第二介電層120，其中第二介電層120具有多個(gè)導(dǎo)電通孔122以及一芯片容納開(kāi)口 124。其中，形成芯片容納開(kāi)口 124的方法例如是激光鉆孔法、機(jī)械鉆孔法或沖壓法。接著，并將第二介電層120壓合于第一介電層110上，其中導(dǎo)電通孔122對(duì)應(yīng)貫孔112設(shè)置，且芯片容納開(kāi)口 124暴露出位于第一介電層110的部分區(qū)域上的粘著層160。特別是，在本實(shí)施例中，每一貫孔112的孔徑大于每一導(dǎo)電通孔122的孔徑，且第二介電層120的厚度例如是大于第一介電層110的厚度。其中，第一介電層110的厚度例如是小于等于50微米，而第二介電層120的厚度例如是小于等于100微米。需說(shuō)明的是，本實(shí)施例將第二介電層120壓合于第一介電層110上的方法例如是熱壓合法。因此，當(dāng)?shù)诙殡妼?20壓合于第一介電層110上時(shí)，位于第一介電層110上的部分粘著層160會(huì)因第一介電層110與第二介電層120間的壓合而溢流至貫孔112內(nèi)，并于加熱的同時(shí)固化，以結(jié)合第一介電層110及第二介電層120。接著，請(qǐng)參考圖1C，將一芯片130配 置于第二介電層120的芯片容納開(kāi)口 124中，并使芯片130貼附于芯片容納開(kāi)口 124所暴露出的位于第一介電層110上的粘著層160，且芯片130通過(guò)粘著層160貼附于第一介電層110上。詳細(xì)來(lái)說(shuō)，芯片130具有彼此相對(duì)的一有源表面132與一背面134以及多個(gè)位于有源表面132的焊墊136，其中芯片130的背面134貼附于位于第一介電層110上的粘著層160上。于此，當(dāng)芯片130配置于芯片容納開(kāi)口 124中時(shí)，部分粘著層160從芯片130的背面132溢流至芯片130的周圍表面，但并不以此為限。接著，請(qǐng)參考圖1D，于第二介電層120上形成一重配置線路層140，其中部分重配置線路層140從第二介電層120伸至芯片130的有源表面132與導(dǎo)電通孔122上，以使位于芯片130的有源表面132的焊墊136通過(guò)部分重配置線路層140與導(dǎo)電通孔122電性連接。然后，請(qǐng)參考圖1E，移除第一承載板10，并提供一第二承載板20，接著并將相互結(jié)合的第一介電層110與第二介電層120及芯片130轉(zhuǎn)移至第二承載板20上。于此，具重配置線路層140的表面與第二承載板20接觸。之后，請(qǐng)參考圖1F，移除位于第一介電層110的貫孔112內(nèi)的粘著層160，其中移除位于貫孔112內(nèi)的粘著層160的方法例如是等離子灰化(plasma ashing)。接著,并于第一介電層110上形成多個(gè)焊球150，其中焊球150位于貫孔112內(nèi)，且焊球150通過(guò)導(dǎo)電通孔122以及重配置線路層140而與芯片130電性連接。需說(shuō)明的是，為了增加焊球150與貫孔112的吸附力，亦可于形成焊球150之前，請(qǐng)?jiān)賲⒖紙D1E，于貫孔112中先涂布一助焊劑170a，而位于導(dǎo)電通孔122表面，以于回焊時(shí)提供焊球150成型。請(qǐng)參考圖1F，助焊劑170a于回焊后轉(zhuǎn)換成一層薄薄的殘留物，例如為油潰。最后，移除第二承載板20，以暴露出重配置線路層140，而完成半導(dǎo)體封裝結(jié)構(gòu)100的制作。在結(jié)構(gòu)上，請(qǐng)?jiān)賲⒖紙D1F，本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)100包括第一介電層110、第二介電層120、芯片130、重配置線路層140、焊球150以及粘著層160。第一介電層110具有貫孔112。第二介電層120通過(guò)粘著層160疊置于第一介電層110上,且第二介電層120具有導(dǎo)電通孔122以及芯片容納開(kāi)口 124，其中導(dǎo)電通孔122對(duì)應(yīng)貫孔112設(shè)置，且芯片容納開(kāi)口 124暴露出第一介電層110的部分區(qū)域。在本實(shí)施例中，每一貫孔112的孔徑大于每一導(dǎo)電通孔122的孔徑，且第二介電層120的厚度大于第一介電層110的厚度，其中第一介電層110的厚度例如是小于等于50微米，而第二介電層120的厚度例如是小于等于100微米。芯片130配置于芯片容納開(kāi)口 124中，且位于芯片容納開(kāi)口 124所暴露出的位于第一介電層110上的粘著層160上。芯片130具有彼此相對(duì)的有源表面132以及背面134，且芯片130的背面134通過(guò)粘著層160貼附于第一介電層110上。重配置線路層140配置于第二介電層120上，且延伸至芯片130的有源面132與導(dǎo)電通孔122上，其中芯片130通過(guò)部分重配置線路層140與導(dǎo)電通孔122電性連接。焊球150配置于貫孔112內(nèi)，其中焊球150通過(guò)導(dǎo)電通孔122與重配置線路層140而與芯片130電性連接。此外，為了增加焊球150與貫孔112的吸附力，亦可先于貫孔112中涂布助焊劑170a(請(qǐng)參考圖1E)，此助焊劑170a于回焊后會(huì)轉(zhuǎn)換成一層薄薄的殘留物170 (圖式中殘留物170位置僅為示意，并不以此為限)，例如是油潰，而后再將焊球150配置于貫孔112內(nèi)，但并不以此為限。由于本實(shí)施是利用熱壓合第一介電層110與第二介電層120的方式，以通過(guò)第二介電層120的導(dǎo)電通孔122來(lái)連接重配置線路層140與芯片130，以及通過(guò)第二介電層120的導(dǎo)電通孔122及重配置線路層140來(lái)連接芯片130與焊球150。也就是說(shuō)，本實(shí)施例的芯片130的有源表面132與焊球150是分別配置于不同的相對(duì)平面上，且焊球150位于第一介 電層110的貫孔112內(nèi)。因此，本實(shí)施例可通過(guò)第二介電層120的導(dǎo)電通孔122、芯片130及重配置線路層140的配置設(shè)計(jì)，而使半導(dǎo)體封裝結(jié)構(gòu)100具有較小的封裝厚度。再者，由于本實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)100的設(shè)計(jì)是使芯片130的有源表面132與焊球150分別配置于彼此相對(duì)的不同平面上，因此可增加芯片130種類及封裝上的選擇性，于本實(shí)施例中，芯片130例如可為一 CMOS芯片。圖2繪示為多個(gè)圖IF的半導(dǎo)體封裝結(jié)構(gòu)所堆疊成的半導(dǎo)體封裝堆疊的剖面示意圖。請(qǐng)參考圖2，堆疊時(shí)，一半導(dǎo)體封裝結(jié)構(gòu)100的焊球150是連接于另一半導(dǎo)體封裝結(jié)構(gòu)100的重配置線路層140上。因此，一半導(dǎo)體封裝結(jié)構(gòu)100的焊球150可通過(guò)其第二介電層120的導(dǎo)電通孔122及重配置線路層140來(lái)電性連接至另一半導(dǎo)體封裝結(jié)構(gòu)100的焊球
150。如此一來(lái)，通過(guò)導(dǎo)電通孔122、重配置線路層140以及焊球150配置位置的設(shè)計(jì)，可有效縮短半導(dǎo)體封裝結(jié)構(gòu)100之間的信號(hào)傳輸?shù)穆窂介L(zhǎng)度，以提升元件之間信號(hào)傳輸?shù)乃俣燃半娦钥煽慷?。綜上所述，由于本發(fā)明利用熱壓合第一介電層與第二介電層的方式，以通過(guò)第二介電層的導(dǎo)電通孔來(lái)連接重配置線路層與芯片以及通過(guò)第二介電層的導(dǎo)電通孔及重配置線路層來(lái)連接芯片與焊球，其中焊球配置于第一介電層的貫孔內(nèi)。因此，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的設(shè)計(jì)可具有較小的封裝厚度，且可采用立體堆疊的方式來(lái)堆疊多個(gè)半導(dǎo)體封裝結(jié)構(gòu)，以通過(guò)導(dǎo)電通孔、重配置線路層以及焊球的設(shè)計(jì)來(lái)縮短多個(gè)半導(dǎo)體封裝結(jié)構(gòu)之間的信號(hào)傳輸?shù)穆窂介L(zhǎng)度以及可增加電性可靠度。雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書(shū)所界定的為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法，包括 提供一第一介電層，該第一介電層具有多個(gè)貫孔； 提供一第二介電層，該第二介電層具有多個(gè)導(dǎo)電通孔以及一芯片容納開(kāi)口 ； 將該第二介電層壓合于該第一介電層上，其中所述導(dǎo)電通孔對(duì)應(yīng)所述貫孔設(shè)置，且該芯片容納開(kāi)口暴露出該第一介電層的部分區(qū)域； 將一芯片配置于該芯片容納開(kāi)口中，并使該芯片貼附于該芯片容納開(kāi)口所暴露出的該第一介電層上，其中該芯片具有彼此相對(duì)的一有源表面以及一背面，該芯片的該背面貼附于該第一介電層上； 于該第二介電層上形成一重配置線路層，其中部分該重配置線路層從該第二介電層延伸至該芯片的該有源表面與所述導(dǎo)電通孔上，以使該芯片通過(guò)部分該重配置線路層與所述導(dǎo)電通孔電性連接；以及 于該第一介電層上形成多個(gè)焊球，其中所述焊球位于所述貫孔內(nèi)，且所述焊球通過(guò)所述導(dǎo)電通孔以及該重配置線路層而與該芯片電性連接。
2.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括 在提供該第一介電層之前，提供一第一承載板，并將該第一介電層配置于該第一承載板上；以及 在形成該重配置線路層之后，移除該第一承載板。
3.如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括 在該第一介電層上形成所述焊球之前，提供一第二承載板，并將相互壓合的該第一介電層與該第二介電層轉(zhuǎn)移至該第二承載板上，以使芯片位于該第一介電層與該第二承載板之間；以及 在形成所述焊球之后，移除該第二承載板。
4.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括 在將該第二介電層壓合于該第一介電層上之前，于該第一介電層上形成一粘著層，在該第二介電層壓合于該第一介電層上之后，該芯片容納開(kāi)口暴露出部分該粘著層，且該芯片通過(guò)該粘著層貼附于該第一介電層上。
5.如權(quán)利要求4所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括 在該第一介電層上形成所述焊球之前，移除位于所述貫孔內(nèi)的該粘著層。
6.如權(quán)利要求5所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，移除位于所述貫孔內(nèi)的該粘著層的方法包括等離子灰化。
7.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，將該第二介電層壓合于該第一介電層上的方法包括熱壓合法。
8.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，各該貫孔的孔徑大于各該導(dǎo)電通孔的孔徑。
9.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，該第二介電層的厚度大于該第一介電層的厚度。
10.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，形成所述貫孔以及該芯片容納開(kāi)口的方法包括激光鉆孔法、機(jī)械鉆孔法或沖壓法。
11.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，還包括在該第一介電層上形成所述焊球之前，于所述貫孔中涂布一助焊劑。
12.—種半導(dǎo)體封裝結(jié)構(gòu)，包括 一第一介電層，具有多個(gè)貫孔； 一第二介電層，疊置于該第一介電層上，該第二介電層具有多個(gè)導(dǎo)電通孔以及一芯片容納開(kāi)口，其中所述導(dǎo)電通孔對(duì)應(yīng)所述貫孔設(shè)置，且該芯片容納開(kāi)口暴露出該第一介電層的部分區(qū)域； 一芯片，配置于該芯片容納開(kāi)口中，且位于該芯片容納開(kāi)口所暴露出的該第一介電層上，該芯片具有彼此相對(duì)的一有源表面以及一背面，該芯片的該背面貼附于該第一介電層上； 一重配置線路層，配置于該第二介電層上，且延伸至該芯片的該有源面與所述導(dǎo)電通 孔上，其中該芯片通過(guò)部分該重配置線路層與所述導(dǎo)電通孔電性連接；以及 多個(gè)焊球，配置于該第一介電層上的所述貫孔內(nèi)，其中所述焊球通過(guò)所述導(dǎo)電通孔與該重配置線路層而與該芯片電性連接。
13.如權(quán)利要求12所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括一粘著層，配置于該第一介電層與該第二介電層之間以及該第一介電層的該芯片容納開(kāi)口與該芯片之間，該第二介電層與該芯片通過(guò)該粘著層貼附于該第一介電層上。
14.如權(quán)利要求12所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，各該貫孔的孔徑大于各該導(dǎo)電通孔的孔徑。
15.如權(quán)利要求12所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二介電層的厚度大于該第一介電層的厚度。
16.如權(quán)利要求15所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一介電層的厚度小于等于50微米，而該第二介電層的厚度小于等于100微米。
全文摘要
本發(fā)明提出一種半導(dǎo)體封裝結(jié)構(gòu)及其制作方法。該方法包括以下步驟提供一具有多個(gè)貫孔的第一介電層。提供一具有多個(gè)導(dǎo)電通孔及一芯片容納開(kāi)口的第二介電層。將第二介電層壓合于第一介電層上。將一芯片配置于芯片容納開(kāi)口中，并使芯片貼附于芯片容納開(kāi)口所暴露出的第一介電層上。芯片的一背面貼附于第一介電層上。于第二介電層上形成一重配置線路層。部分重配置線路層從第二介電層延伸至芯片的一有源表面與導(dǎo)電通孔上，以使芯片通過(guò)部分重配置線路層與導(dǎo)電通孔電性連接。于第一介電層上形成多個(gè)焊球。焊球位于貫孔內(nèi)且通過(guò)導(dǎo)電通孔及重配置線路層而與芯片電性連接。本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)具有較佳可靠度與較小的封裝厚度。
文檔編號(hào)H01L23/535GK102956547SQ20111032042
公開(kāi)日2013年3月6日 申請(qǐng)日期2011年10月11日 優(yōu)先權(quán)日2011年8月25日
發(fā)明者廖宗仁, 彭美芳, 黃成棠 申請(qǐng)人:南茂科技股份有限公司