專利名稱：在cmos源漏摻雜時(shí)進(jìn)行多晶硅柵注入的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種在CMOS源漏摻雜時(shí)進(jìn)行多晶硅柵注入的方法。
背景技術(shù)：
在CMOS制造工藝中，一些工藝的多晶硅柵上需要淀積氮化硅，而在現(xiàn)有CMOS制造工藝的SRAM工藝中，柵氧化層上面還需要有金屬連線，所以在此現(xiàn)有SRAM工藝流程中， 與現(xiàn)有CMOS制造工藝中的其它工藝不同的是，在多晶硅柵淀積的后，需要先淀積一層硅化鎢，再淀積一層氮化硅。在所述多晶硅柵上形成有硅化鎢后，會(huì)對(duì)多晶硅柵的摻雜產(chǎn)生不利影響，具體為
1、如果采用現(xiàn)有工藝在后續(xù)的源漏注入的同時(shí)對(duì)所述多晶硅柵進(jìn)行離子注入，則離子很難注入到所述多晶硅柵里面去。如果注入能量小的話，離子不能穿通硅化鎢和氮化硅；而注入能量大的話，源漏的結(jié)深太深，源漏區(qū)域的橫向擴(kuò)散容易導(dǎo)致晶體管穿通。
2、如果不采用現(xiàn)有工藝的源漏和多晶硅柵同時(shí)注入的工藝，而是在所述多晶硅柵淀積完后直接進(jìn)行多晶硅摻雜注入的話，特別對(duì)于深亞微米器件來講，柵氧化層很薄，由于后續(xù)有很多熱過程，包括 多晶硅再氧化，側(cè)墻形成的熱過程，輕摻雜漏氧化，源漏激活等，容易使多晶硅中的硼穿過柵氧化層擴(kuò)散到晶體管溝道里面去，引起晶體管性能的不穩(wěn)定。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種在CMOS源漏摻雜時(shí)進(jìn)行多晶硅柵注入的方法，能使雜質(zhì)離子同時(shí)注入到頂部形成有硅化鎢和氮化硅的多晶硅柵和源漏區(qū)中，同時(shí)能避免源漏區(qū)中注入的結(jié)深太深。
為解決上述技術(shù)問題，本發(fā)明提供一種在CMOS源漏摻雜時(shí)進(jìn)行多晶硅柵注入的方法，多晶硅柵上形成有硅化鎢和氮化硅，在硅襯底上形成了所述多晶硅柵、并在所述多晶硅柵上形成了所述硅化鎢和所述氮化硅、并在所述多晶硅柵的側(cè)壁形成了側(cè)墻后，采用如下步驟對(duì)所述多晶硅柵進(jìn)行離子注入
步驟一、在所述硅襯底上生長(zhǎng)第一氧化層，所述第一氧化層將所述多晶硅柵上的所述氮化硅、所述多晶硅柵的側(cè)壁的所述側(cè)墻以及所述多晶硅柵兩側(cè)的源漏區(qū)的表面都覆蓋；所述第一氧化層的厚度小于所述多晶硅柵的厚度。
步驟二、在所述第一氧化層上淀積第二多晶硅層，所述第二多晶硅層和所述柵氧化層的總厚度小于所述多晶硅柵的厚度。
步驟三、在所述第二多晶硅層上淀積第三氧化層，所述第一氧化層，第二多晶硅和第三氧化層的總厚度大于所述多晶硅柵、所述硅化鎢和所述氮化硅的總厚度。
步驟四、采用化學(xué)機(jī)械研磨的方法對(duì)所述第三氧化層進(jìn)行平坦化，將所述多晶硅柵上的所述氮化硅暴露出來；所述源漏區(qū)上的所述第三氧化層的頂面和所述氮化硅頂面相平。
步驟五、在所述多晶硅柵和所述源漏區(qū)中同時(shí)進(jìn)行源漏離子注入；該源漏離子注入的能量滿足注入離子能夠注入到所述多晶硅柵中但是不能穿透所述多晶硅柵底部的柵氧化層；由于所述硅化鎢的阻擋能力比氧化硅強(qiáng)，部分離子會(huì)同時(shí)注入到所述源漏區(qū)中，形成晶體管的源漏。
步驟六、去除所述第三氧化層、所述第二多晶硅和所述第一氧化層；進(jìn)行熱退火， 將所述源漏和所述多晶硅柵中的注入離子激活。
本發(fā)明方法能在源漏區(qū)上方形成氧化層，并利用硅化鎢對(duì)注入離子的阻擋能力比氧化硅強(qiáng)的特性，能夠?qū)崿F(xiàn)雜質(zhì)離子同時(shí)注入到頂部形成有硅化鎢和氮化硅的多晶硅柵和源漏區(qū)中，同時(shí)能避免源漏區(qū)中注入的結(jié)深太深。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明
圖1是本發(fā)明實(shí)施例方法流程圖2-圖7是本發(fā)明實(shí)施方法各步驟中硅片的剖面圖。
具體實(shí)施方式
如圖1所示，是本發(fā)明實(shí)施例方法流程圖。本發(fā)明實(shí)施例在CMOS源漏摻雜時(shí)進(jìn)行多晶硅柵注入的方法，包括如下步驟
如圖2所示，首先是在P型硅襯底I上形成N型阱2 ;在所述硅襯底上形成淺溝槽隔離3，所述淺溝槽隔離3之間的區(qū)域形成有源區(qū)。在所述硅襯底I的表面上從下往上依次形成柵氧化層4、多晶硅柵5、硅化鎢6和氮化硅7，并依次刻蝕所述氮化硅7、所述硅化鎢 6 、所述多晶硅柵5和所述柵氧化層4在所述有源區(qū)上方形成晶體管的柵極結(jié)構(gòu)。在所述柵極結(jié)構(gòu)兩側(cè)的所述有源區(qū)中進(jìn)行輕摻雜源漏注入形成輕摻雜源漏區(qū)9。在所述柵極結(jié)構(gòu)的側(cè)壁形成側(cè)墻，所述側(cè)墻由氧化硅側(cè)墻81和氮化硅側(cè)墻82組成。在所述側(cè)墻形成后，采用如下步驟對(duì)所述多晶硅柵進(jìn)行離子注入
步驟一、如圖2所示，在所述硅襯底I上生長(zhǎng)第一氧化層10，所述第一氧化層10將所述多晶硅柵5上的所述氮化硅7、所述多晶硅柵5的側(cè)壁的所述側(cè)墻即所述氮化硅側(cè)墻 82以及所述多晶硅柵5兩側(cè)的源漏區(qū)的表面都覆蓋；所述第一氧化層10的厚度小于所述多晶硅柵5的厚度。
步驟二、如圖3所示，在所述第一氧化層10上淀積第二多晶硅層11，所述第二多晶硅層11和所述柵氧化層10的總厚度小于所述多晶硅柵5的厚度。
步驟三、如圖4所示，在所述第二多晶硅層11上淀積第三氧化層12，所述第一氧化層10，第二多晶硅11和第三氧化層12的總厚度大于所述多晶硅柵5、所述硅化鎢6和所述氮化硅7的總厚度。
步驟四、如圖5所示，采用化學(xué)機(jī)械研磨的方法對(duì)所述第三氧化層12進(jìn)行平坦化， 將所述多晶硅柵5上的所述氮化硅7暴露出來；所述源漏區(qū)上的所述第三氧化層12的頂面和所述氮化硅7頂面相平。
步驟五、如圖6所示，在所述多晶硅柵5和所述源漏區(qū)中同時(shí)進(jìn)行源漏離子注入； 該源漏離子注入的能量滿足注入離子能夠注入到所述多晶硅柵5中但是不能穿透所述多晶硅柵5底部的柵氧化層5 ;由于所述硅化鎢6的阻擋能力比氧化硅強(qiáng)即所述第三氧化層 12強(qiáng)，部分離子會(huì)同時(shí)注入到所述源漏區(qū)中，形成晶體管的源漏91。
步驟六、如圖7所示，去除所述第三氧化層12、所述第二多晶硅11和所述第一氧化層10 ;進(jìn)行熱退火，將所述源漏91和所述多晶硅柵5中的注入離子激活。
由于硅化鎢對(duì)注入離子的阻擋能力較強(qiáng)，在多晶硅柵頂部形成有硅化鎢的源漏離子注入中，如果要在源漏離子注入時(shí)的離子注入到多晶硅柵中，則必須要加大源漏離子注入的能量，這樣才能刻蝕硅化鎢的阻擋進(jìn)入到多晶硅柵中。而單純加大源漏離子注入的能量又會(huì)造成源漏區(qū)的結(jié)深太深，如圖6所示，本發(fā)明實(shí)施例方法中，通過在所述源漏區(qū)上方形成所述第三氧化層12，利用所述第三氧化層12的阻擋作用，減少注入到所述源漏區(qū)中的離子注入?yún)^(qū)的結(jié)深；同時(shí)，由于所述第三氧化層12對(duì)注入離子的阻擋作用要弱于所述硅化鎢的阻擋作用，所以盡管所述第三氧化層12的厚度要厚于所述硅化鎢，部分離子還是能夠順利注入源漏區(qū)中。
以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這 些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種在CMOS源漏摻雜時(shí)進(jìn)行多晶娃柵注入的方法,多晶娃柵上形成有娃化鶴和氮化硅，其特征在于在硅襯底上形成了所述多晶硅柵、并在所述多晶硅柵上形成了所述硅化鎢和所述氮化硅、并在所述多晶硅柵的側(cè)壁形成了側(cè)墻后，采用如下步驟對(duì)所述多晶硅柵進(jìn)行離子注入步驟一、在所述硅襯底上生長(zhǎng)第一氧化層，所述第一氧化層將所述多晶硅柵上的所述氮化硅、所述多晶硅柵的側(cè)壁的所述側(cè)墻以及所述多晶硅柵兩側(cè)的源漏區(qū)的表面都覆蓋；所述第一氧化層的厚度小于所述多晶硅柵的厚度；步驟二、在所述第一氧化層上淀積第二多晶硅層，所述第二多晶硅層和所述柵氧化層的總厚度小于所述多晶硅柵的厚度；步驟三、在所述第二多晶硅層上淀積第三氧化層，所述第一氧化層，第二多晶硅和第三氧化層的總厚度大于所述多晶硅柵、所述硅化鎢和所述氮化硅的總厚度；步驟四、采用化學(xué)機(jī)械研磨的方法對(duì)所述第三氧化層進(jìn)行平坦化，將所述多晶硅柵上的所述氮化硅暴露出來；所述源漏區(qū)上的所述第三氧化層的頂面和所述氮化硅頂面相平；步驟五、在所述多晶硅柵和所述源漏區(qū)中同時(shí)進(jìn)行源漏離子注入；該源漏離子注入的能量滿足注入離子能夠注入到所述多晶硅柵中但是不能穿透所述多晶硅柵底部的柵氧化層；由于所述硅化鎢的阻擋能力比氧化硅強(qiáng)，部分離子會(huì)同時(shí)注入到所述源漏區(qū)中，形成晶體管的源漏；步驟六、去除所述第三氧化層、所述第二多晶硅和所述第一氧化層；進(jìn)行熱退火，將所述源漏和所述多晶硅柵中的注入離子激活。
全文摘要
本發(fā)明公開了一種在CMOS源漏摻雜時(shí)進(jìn)行多晶硅柵注入的方法，多晶硅柵上形成有硅化鎢和氮化硅，側(cè)墻形成后，包括步驟生長(zhǎng)第一氧化層；淀積第二多晶硅層；淀積第三氧化層；對(duì)第三氧化層進(jìn)行平坦化，將多晶硅柵上的氮化硅暴露出來；在多晶硅柵和源漏區(qū)中同時(shí)進(jìn)行源漏離子注入；去除第三氧化層、第二多晶硅和第一氧化層；對(duì)注入離子進(jìn)行熱退火激活。本發(fā)明能使雜質(zhì)離子同時(shí)注入到頂部形成有硅化鎢和氮化硅的多晶硅柵和源漏區(qū)中，同時(shí)能避免源漏區(qū)中注入的結(jié)深太深。
文檔編號(hào)H01L21/265GK103021824SQ20111028283
公開日2013年4月3日 申請(qǐng)日期2011年9月22日 優(yōu)先權(quán)日2011年9月22日
發(fā)明者胡君, 羅嘯, 劉冬華, 段文婷 申請(qǐng)人:上海華虹Nec電子有限公司