專利名稱：集成電路器件及其制造方法
技術(shù)領(lǐng)域：
本文中公開的實施例一般而言涉及集成電路器件及其制造方法。
背景技術(shù)：
近年來，隨著集成電路器件的更高集成度進展，互連間隔的尺寸縮小已取得進展。特別地，在諸如MRAM(磁阻式隨機存取存儲器)等等的存儲器器件中許多互連被彼此平行 地排列，這是由于這些互連從以矩陣狀排列的多個存儲器基元(memory cell)引出?？梢岳脗?cè)壁法來減小由此彼此平行排列的互連的排列周期。側(cè)壁法為一種這樣的方法，其中以線狀形成芯構(gòu)件，對該芯構(gòu)件進行纖細化，在芯構(gòu)件的兩側(cè)形成側(cè)壁，隨后去除芯構(gòu)件。從而，可以形成這樣的多個側(cè)壁，其具有的排列周期為芯構(gòu)件的排列周期的一半；并且可以通過使用側(cè)壁作為掩模而形成細互連。然而，當(dāng)使用側(cè)壁法縮小互連尺寸時，還需要縮小連接到該互連的接觸過孔的直徑。因此，接觸過孔的形成變得困難；接觸過孔變得更細；并且電阻不希望地增加。

發(fā)明內(nèi)容
一般而言，根據(jù)一個實施例，一種集成電路器件包括接觸過孔和多個互連。所述多個互連彼此平行地排列。所述接觸過孔被連接到每個所述互連。凸部被形成在每個所述互連的連接到所述接觸過孔的部分處以沿所述排列的方向凸出。凹部被形成在每個所述互連的與具有所述凸部的部分分隔的部分處以沿所述排列的方向凹進。在所述多個互連當(dāng)中的兩個彼此鄰近的互連中的一個互連上形成的所述凸部與在所述兩個彼此鄰近的互連中的另一互連中形成的所述凹部相對。在每個所述互連中，具有所述凹部的部分與在具有所述凹部的部分的兩側(cè)的部分分隔，并且也與具有所述凸部的部分分隔。—般而言，根據(jù)一個實施例，一種集成電路器件包括接觸過孔和多個互連。所述多個互連彼此平行地排列。所述接觸過孔被連接到每個所述互連。彎部(bent portion)被形成在每個所述互連的連接到所述接觸過孔的部分處以彎曲而形成沿所述排列的一個方向的凸起。所述多個互連包括第一互連和第二互連。所述第二互連鄰近所述第一互連并且當(dāng)從所述第一互連觀察時被設(shè)置在所述第一互連的所述彎部的所述凸起的方向上。所述第二互連的相對部分與所述第一互連的所述彎部相對。所述第二互連的所述相對部分與所述第二互連的在所述相對部分的兩側(cè)的部分分隔且也與所述第二互連的所述彎部分隔。一般而言，根據(jù)一個實施例，一種集成電路器件包括接觸過孔和多個互連。所述多個互連彼此平行地排列。所述接觸過孔被連接到每個所述互連。彎部被形成在每個所述互連的與每個所述互連的連接到所述接觸過孔的部分分隔的部分處以彎曲而形成沿所述排列的一個方向的凸起。在每個所述互連中，具有所述彎部的部分與在具有所述彎部的部分的兩側(cè)的部分分隔，并且也與連接到所述接觸過孔的部分分隔。所述多個互連包括第一互連和第二互連。所述第二互連鄰近所述第一互連。所述第一互連的所述彎部與所述第二互連的連接到所述接觸過孔的部分相對。所述第一互連的所述彎部的所述凸起被形成在遠離所述第二互連的連接到所述接觸過孔的部分的方向上。一般而言，根據(jù)一個實施例，一種半導(dǎo)體器件包括接觸過孔以及多個第一互連、多個第二互連。所述多個第一互連被形成在半導(dǎo)體襯底之上并沿第一方向彼此平行地排列。所述多個第二互連被形成在覆蓋層間絕緣膜的所述多個第一互連上并沿垂直于所述第一方向的方向彼此平行地排列。所述接觸過孔被形成在所述多個第一互連的下互連與所述多個第二互連的上互連之間的交叉區(qū)域處。所述下互連包括形成在連接到所述接觸過孔的部分處的凸部。所述凸部沿所述第一方向凸出。所述多個第一互連中的一個鄰近所述下互連。所述多個第一互連中的所述一個包括形成在所述凸部的對 側(cè)并與所述凸部分隔的凹部。一般而言，根據(jù)一個實施例，公開了一種用于制造集成電路器件的方法。所述方法包括在襯底上形成絕緣膜。所述方法包括在所述絕緣膜上形成沿一個方向延伸的多個芯構(gòu)件。所述多個芯構(gòu)件中的每一個包括在沿所述一個方向彼此分隔的位置處的沿寬度方向凸出的凸部和沿所述寬度方向凹進的凹部。所述方法包括使所述芯構(gòu)件更細。所述方法包括在所述芯構(gòu)件的側(cè)表面上形成側(cè)壁。所述方法包括去除所述芯構(gòu)件。所述方法包括在兩個彼此鄰近的側(cè)壁之間的區(qū)域的第一部分和第二部分中形成柱(pillar)以使所述兩個彼此鄰近的側(cè)壁彼此連接。所述第一部分在所述側(cè)壁之間的具有窄間隔的區(qū)域的部分與所述側(cè)壁之間的具有寬間隔的區(qū)域的部分之間。所述側(cè)壁之間的具有窄間隔的區(qū)域的部分被插入在所述第一部分與所述第二部分之間。所述方法包括通過使用所述側(cè)壁和所述柱作為掩模進行蝕刻而在所述絕緣膜中形成溝槽。所述方法包括通過將導(dǎo)電材料填充到所述溝槽中而形成互連。此外，所述方法包括將接觸過孔形成為連接到每個所述互連的具有比每個所述互連的其他部分的寬度寬的寬度的部分。一般而言，根據(jù)一個實施例，公開了一種用于制造集成電路器件的方法。所述方法包括在襯底上形成導(dǎo)電膜。所述方法包括在所述導(dǎo)電膜上形成沿一個方向延伸的多個芯構(gòu)件。所述多個芯構(gòu)件中的每一個包括在第一部分的一個側(cè)表面中形成的沿寬度方向凸出的凸部或沿所述寬度方向凹進的凹部和在第二部分的另一側(cè)表面中形成的沿所述寬度方向凸出的凸部或沿所述寬度方向凹進的凹部。所述方法包括使所述芯構(gòu)件更細。所述方法包括在所述芯構(gòu)件的側(cè)表面上形成側(cè)壁。所述方法包括去除所述芯構(gòu)件。所述方法包括通過使用所述側(cè)壁作為掩模進行蝕刻而將所述導(dǎo)電膜構(gòu)圖為多個互連。在所述多個互連中的每一個的一個位置中形成彎部以彎曲成凸起狀。所述多個互連具有第一互連和第二互連。所述第二互連鄰近所述第一互連并且當(dāng)從所述第一互連觀察時被設(shè)置在所述第一互連的所述彎部的所述凸起的方向上。所述方法包括使所述第二互連的與所述第一互連的所述彎部相對的相對部分和所述第二互連的在所述相對部分的兩側(cè)的部分分隔，同時使所述相對部分和所述第二互連的所述彎部分隔。此外，所述方法包括將接觸過孔形成為連接到所述彎部。一般而言，根據(jù)一個實施例，公開了一種用于制造集成電路器件的方法。所述方法包括在襯底上形成導(dǎo)電膜。所述方法包括在所述導(dǎo)電膜上形成沿一個方向延伸的多個芯構(gòu)件。所述多個芯構(gòu)件中的每一個包括在第一部分的一個側(cè)表面中形成的沿寬度方向凸出的凸部或沿所述寬度方向凹進的凹部和在第二部分的另一側(cè)表面中形成的沿所述寬度方向凸出的凸部或沿所述寬度方向凹進的凹部。所述方法包括使所述芯構(gòu)件更細。所述方法包括在所述芯構(gòu)件的側(cè)表面上形成側(cè)壁。所述方法包括去除所述芯構(gòu)件。所述方法包括通過使用所述側(cè)壁作為掩模進行蝕刻而將所述導(dǎo)電膜構(gòu)圖為多個互連。在所述多個互連中的每一個的一個位置中形成彎部以彎曲成凸起狀。所述多個互連具有第一互連和第二互連。所述第二互連鄰近所述第一互連。所述第二互連的所述彎部的所述凸起被形成在遠離所述第一互連的方向上。所述方法包括使所述第一互連的所述彎部與所述第一互連的在所述第一互連的所述彎部的兩側(cè)的部分分隔，同時使所述第一互連的所述彎部與所述第一互連的相對部分分隔。所述相對部分與所述第二互連的所述彎部相對。此外，所述方法包括將接觸過孔形成為連接到每個所述互連的所述相對部分。在實施例中，互連的排列周期可以較小。從而，可以實現(xiàn)集成電路器件的較高集成 度。


圖I示例了根據(jù)第一實施例的集成電路器件；圖2為示例了根據(jù)第一實施例的集成電路器件的引出區(qū)域的平面視圖；圖3為沿圖2的線A-A’的截面視圖；圖4A到4D為示例了制造根據(jù)第一實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖；圖5為示例了根據(jù)第一實施例的比較例的集成電路器件的引出區(qū)域的平面視圖；圖6為示例了根據(jù)第二實施例的集成電路器件的引出區(qū)域的平面視圖；圖7A到7D為示例了制造根據(jù)第二實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖；圖8為示例了根據(jù)第三實施例的集成電路器件的引出區(qū)域的平面視圖；圖9A到9D為示例了制造根據(jù)第三實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖；圖10為示例了根據(jù)第四實施例的集成電路器件的引出區(qū)域的平面視圖；圖IlA到IlD為示例了制造根據(jù)第四實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖；圖12A到12D為示例了制造根據(jù)第五實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖；圖13為示例了根據(jù)第六實施例的集成電路器件的引出區(qū)域的平面視圖；圖14為示例了根據(jù)第六實施例的變形例的集成電路器件的引出區(qū)域的平面視圖；圖15為示例了根據(jù)第七實施例的集成電路器件的引出區(qū)域的平面視圖；以及圖16為示例了根據(jù)第七實施例的變形例的集成電路器件的引出區(qū)域的平面視圖。
具體實施例方式以下將參考附圖描述各種實施例。首先，將描述第一實施例。圖I示例了根據(jù)第一實施例的集成電路器件。圖2為示例了根據(jù)第一實施例的集成電路器件的引出區(qū)域的平面視圖。圖3為沿圖2的線A-A’的截面視圖。為了更容易地觀察圖2中的視圖,僅僅示例了導(dǎo)電部分；而沒有示例絕緣部分。這同樣適用于下面描述的相似平面視圖。
如圖I所示，根據(jù)實施例的集成電路器件I為存儲器器件，例如，MRAM。在集成電路器件I中，提供硅襯底10(參見圖3);在硅襯底10的前表面中設(shè)置兩個相互分隔的位置處的存儲器陣列區(qū)域Ila和Ilb ;并且在存儲器陣列區(qū)域Ila和Ilb之間設(shè)置引出區(qū)域12。下文中，為了方便描述，將從存儲器陣列區(qū)域Ila朝向存儲器陣列區(qū)域Ilb的方向取為+X方向；將相反的方向取為-X方向；并且+X方向和-X方向總稱為X方向。將與娃襯底10的前表面垂直的方向取為+Z方向和-Z方向；并且將與X方向和Z方向二者正交的方向取為+Y方向和-Y方向。在存儲器陣列區(qū)域Ila和Ilb的每一者中，以矩陣狀排列多個存儲器基元MC。公共互連14a沿X方向從存儲器陣列區(qū)域Ila的在一個列中排列的多個存儲器基元MC引出而到達引出區(qū)域12。相似地，公共互連14b沿X方向從存儲器陣列區(qū)域Ilb的在一個列中排列的多個存儲器基元MC引出而到達引出區(qū)域12。當(dāng)從引出區(qū)域12觀察時,讀出放大器(sense amplifier)區(qū)域13被設(shè)置在-Y方向側(cè)。沿Y方向延伸的多個互連15被設(shè)置在引出區(qū)域12與讀出放大器區(qū)域13之間。每個互連15的一端通過在引出區(qū)域12中的接觸過孔而被連接到互連14a或14b。換言之,在引出區(qū)域12中，沿X方向引出的互連14a和14b (以下總稱為互連14)通過沿Z方向延伸的接觸過孔而被一對一地連接到沿Y方向引出的互連15。如圖3所示，在硅襯底10上設(shè)置層間絕緣膜21 ;并在層間絕緣膜21上設(shè)置互連
14。在層間絕緣膜21上設(shè)置層間絕緣膜22以覆蓋互連14 ;以及在層間絕緣膜22內(nèi)部掩埋接觸過孔16。在層間絕緣膜22上設(shè)置互連15 ;并設(shè)置層間絕緣膜23以覆蓋互連15。互連14被連接到接觸過孔16的下端；而互連15被連接到接觸過孔16的上端。如圖2所示，使互連14a和互連14b以均勻的間隔彼此平行地排列。互連14a和互連14b沿Y方向交替地排列。在互連14的連接接觸過孔16的部分中形成凸部31?；ミB14的連接接觸過孔16的位置沿X方向彼此不同。在每個互連14中，在與形成凸部31的部分沿X方向分隔的部分中形成凹部32。在每個互連14中，凸部31被形成在互連14的+Y方向側(cè)的側(cè)表面上以沿+Y方向凸出。凹部32被形成在互連14的-Y方向側(cè)的側(cè)表面中以沿+Y方向凹進。換言之，在互連14中，凸部31沿相同的方向(+Y方向)凸出；且凹部32沿相同的方向(+Y方向)凹進。在兩個彼此鄰近的互連14中，S卩，在一個互連14a和鄰近該互連14a的互連14b中，在一個互連14中形成的凸部31與在另一互連14中形成的凹部32相對；并且形狀基本上對應(yīng)。換言之，當(dāng)從Z方向觀察時，對于一個互連14的與在+Y方向側(cè)的外邊緣的凸部31對應(yīng)的部分和從該一個互連14觀察時的位于+Y方向側(cè)的鄰近互連14的與-Y方向側(cè)的外邊緣的凹部32對應(yīng)的部分而言，沿X方向的位置和尺寸關(guān)系基本上相同。在每個互連14的兩個位置中形成縫33 ;從而將每個互連14分割為三個部分。由此，在每個互連14中，形成有凹部32的部分與該形成有凹部32的部分的兩側(cè)的部分分隔。形成有凹部32的部分還與形成有凸部31的部分分隔。也就是，集成電路器件I為半導(dǎo)體器件。器件I包括多個互連14、多個互連15、以及接觸過孔16?；ミB14形成在半導(dǎo)體襯底10之上?；ミB14沿X方向彼此平行地排列。在覆蓋層間絕緣膜21的互連14上形成互連15。互連15沿與X方向垂直的Y方向彼此平行地排列。接觸過孔16形成在下互連與上 互連之間的交叉區(qū)域處。下互連為多個互連14中的一個。上互連為多個互連15中的一個。下互連包括在被連接到接觸過孔16的部分處形成的凸部31。凸部31沿X方向凸出。互連14中的與下互連鄰近的一個包括在凸部的對側(cè)形成的凹部32。凹部32與凸部31分隔。下面將描述制造根據(jù)該實施例的集成電路器件的方法。圖4A到4D為示例了制造根據(jù)第一實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖。在每個圖中，左側(cè)的圖為工藝平面視圖；右側(cè)的圖為工藝截面視圖。工藝截面視圖分別為沿工藝平面視圖的線B-B’的截面視圖。為了便于工藝平面視圖中的示例，用點來標記芯構(gòu)件、側(cè)壁、柱以及互連。這同樣適用于下面描述的圖7A到7D、圖9A到9D、圖IlA到IlD以及圖12A到12D。在實施例中，使用側(cè)壁法和鑲嵌法形成互連14。首先，如圖3所示，在硅襯底10的前表面中形成規(guī)定的驅(qū)動電路。例如，在讀出放大器區(qū)域13中形成讀出放大器(未示例)時，在存儲器陣列區(qū)域Ila和Ilb中形成存儲器基元MC(參考圖I)。然后，在硅襯底10上形成層間絕緣膜21。然后,如圖4A所示,在層間絕緣膜21上形成絕緣膜41。接著,在絕緣膜41上形成多個芯構(gòu)件42。每個芯構(gòu)件42被形成為沿X方向延伸的線狀；并且在沿X方向彼此分隔的位置處形成凸部43和凹部44。凸部43沿+Y方向以尺寸t從芯構(gòu)件42的+Y側(cè)的側(cè)表面凸出。另一方面，凹部44沿+Y方向以尺寸t從芯構(gòu)件42的-Y側(cè)的側(cè)表面凹進。在多個芯構(gòu)件42中，所有沿X方向的凸部43的位置和凹部44的位置彼此不同。接著，如圖4B所示，對芯構(gòu)件42進行纖細化以使芯構(gòu)件42更細。此時，凸部43的凸出量和凹部44的凹進量被減小但仍保留。然后，如圖4C所示，通過在整個表面上沉積例如氮化硅膜并進行回蝕刻而在芯構(gòu)件42的側(cè)表面上形成側(cè)壁45。接著，去除芯構(gòu)件42。由此，沿X方向延伸的多個側(cè)壁45保留在絕緣膜41上。此時，側(cè)壁45的排列周期為芯構(gòu)件42的排列周期的一半。側(cè)壁45的在芯構(gòu)件42的凸部43的側(cè)表面上形成的部分為沿凸部43的側(cè)表面彎曲的彎曲部(curvedportion) 46。相似地，側(cè)壁45的在芯構(gòu)件42的凹部44的側(cè)表面上形成的部分為沿凹部44的側(cè)表面彎曲的彎曲部46。由于彎曲部46的沿X方向的位置在多個側(cè)壁45之間是不同的，因此當(dāng)從一個側(cè)壁45的彎曲部46觀察時，鄰近的側(cè)壁45的直部鄰近地位于兩個Y方向上。因此，如圖4C中的區(qū)域a所示，存在到在彎曲部46的凸部側(cè)的鄰近的側(cè)壁45的窄間隔。另一方面，如圖4C中的區(qū)域P所示，存在到在彎曲部46的凹進側(cè)的鄰近的側(cè)壁45的寬間隔。
接著，在彼此鄰近的側(cè)壁45之間的區(qū)域的一部分中形成柱47以將側(cè)壁45彼此連接。具體而言，在彼此鄰近的側(cè)壁45之間的區(qū)域的第一部分和第二部分中形成柱47。第一部分在彼此鄰近的側(cè)壁45之間的區(qū)域的其中側(cè)壁45之間的間隔窄的部分與彼此鄰近的側(cè)壁45之間的區(qū)域的其中側(cè)壁45之間的間隔寬的部分之間。側(cè)壁45之間的間隔窄的部分被插入在第一部分和第二部分之間。通過例如在整個表面上沉積掩模材料并隨后利用光刻選擇性地去除掩模材料而形成柱47。柱47由具有對絕緣膜41和側(cè)壁45的蝕刻選擇性的材料形成。在其中例如絕緣膜41由氧化硅膜形成且側(cè)壁45由氮化硅形成的情況下，柱47由例如涂敷型有機膜形成。具體而言，通過涂敷形成有機膜，通過涂敷在有機膜上形成氧化硅膜，在氧化硅膜上形成抗蝕劑膜，構(gòu)圖該抗蝕劑膜，將抗蝕劑膜的圖形轉(zhuǎn)移到氧化硅膜上，然后將圖形轉(zhuǎn)移到有機膜上，由此形成柱47。然后，如圖4D所示，使用側(cè)壁45和柱47作為掩模，進行諸如RIE等等的蝕刻。由此，在除了直接位于側(cè)壁45和柱47下方的區(qū)域之外的絕緣膜41的部分中形成多個溝槽48。換言之，側(cè)壁45和柱47的圖形被反轉(zhuǎn)并轉(zhuǎn)移到下層的絕緣膜41上。在每個溝槽48中，具有比其他部分的寬度寬的寬度的部分和具有比其他部分的寬度窄的寬度的部分被形 成在直接位于側(cè)壁45的彎曲部46下方的區(qū)域的兩側(cè)。溝槽48在直接位于柱47下方的區(qū)域中是不連續(xù)的。隨后，去除側(cè)壁45和柱47。接著，將導(dǎo)電材料填充到溝槽48中。由此，在溝槽48內(nèi)部形成互連14。此時，分別在直接位于側(cè)壁45的彎曲部46下方的區(qū)域的兩側(cè)的互連14中形成凸部31和凹部32。直接在柱47下方的區(qū)域變?yōu)闆]有互連14形成的縫33。在該情況下，在上述圖4A示例的工藝中，沿X方向的所有凸部31的位置彼此不同，這是因為沿X方向的所有的凸部43的位置和凹部44的位置彼此不同。然后，如圖2和圖3所示，在絕緣膜41和互連14上形成層間絕緣膜22。接著，使用例如光刻在層間絕緣膜22中形成接觸過孔洞。接觸過孔洞被形成為到達每個互連14的具有比其他部分的寬度寬的寬度的部分，即，形成有凸部31的部分。然后，通過將導(dǎo)電材料填充到接觸過孔洞而形成接觸過孔16。接觸過孔16的下端被連接到每個互連14的具有比其他部分的寬度寬的寬度的部分。由此，接觸過孔16中的一個被連接到每個互連14。然后，在層間絕緣膜22上形成沿Y方向延伸的多個互連15。每個互連15被連接到接觸過孔16中的一個的上端。然后，在層間絕緣膜22上形成層間絕緣膜23以覆蓋互連15。由此，制成集成電路器件I。下面，將描述該實施例的操作效果。通常，在側(cè)壁法中，由于側(cè)壁的寬度是均勻的，所以互連的寬度和間隔是均勻的。相反地，在該實施例中，在圖4A所示例的工藝中，在芯構(gòu)件42中形成凸部43和凹部44。由此,在圖4C所示例的工藝中，在側(cè)壁45中形成彎曲部46 ;并且,在圖4D所示例的工藝中，在互連14中形成凸部31和凹部32。結(jié)果，互連14的形成有凸部31的部分比其他部分寬。由于接觸過孔16被連接到形成有凸部31的部分，因此，即使在用于接觸過孔16的對準移動和尺寸波動的預(yù)期裕量時，接觸過孔16的直徑也可以較大。因此，降低了在層間絕緣膜22中形成接觸過孔洞時光刻的難度；從而接觸過孔16的形成較容易。由此，可以降低制造設(shè)備的成本；從而降低制造成本。通過增加接觸過孔16的直徑，可以減小接觸過孔16的電阻。由此，提高了集成電路器件的可靠性和生產(chǎn)率。
由于在側(cè)壁45的彎曲部46的兩側(cè)形成互連14的凸部31和凹部32，兩個彼此鄰近的互連14中的一個互連14的凸部31與另一互連14的凹部32相對。由此，由于互連14之間的距離保持基本上恒定，因此即使在形成凸部31的情況下，互連14也不容易彼此短路。在該實施例中，在圖4C所示例的工藝中，在側(cè)壁45之間的規(guī)定位置處形成柱47。由此，在互連14中形成縫33 ;因而互連14的形成有凹部32的部分在與形成有凸部31的部分(即，連接接觸過孔16的部分)分隔的同時還與同一互連14的在兩個X方向側(cè)的部分分隔；并且互連14的形成有凹部32的部分處于電浮置狀態(tài)。因此，即使在連接到一個互連14的接觸過孔16與鄰近的互連14的凹部32短路時，也不會出現(xiàn)問題，這是因為該鄰近的互連14的短路部分處于浮置狀態(tài)。下面，將描述該實施例的比較例。

圖5為示例了根據(jù)比較例的集成電路器件的引出區(qū)域的平面視圖。在圖5示出的比較例中，使用常規(guī)側(cè)壁法形成互連114。每個互連114在一個位置被分割。如圖5所示，雖然在使用側(cè)壁法形成互連114的情況下可以減小互連114的排列周期，但互連114的寬度和間隔是均勻的。因此，在將接觸過孔116形成為連接每個互連114的情況下，需要使接觸過孔16充分細小以便防止接觸過孔16與這樣的互連114短路，該互連114鄰近要被連接到的互連114。結(jié)果，當(dāng)互連114縮小時，接觸過孔116同樣變細；接觸過孔116的形成變得困難；因而接觸過孔116的電阻不希望地增加。例如，假設(shè)不存在接觸過孔的尺寸波動并且接觸過孔的對準移動不大于互連的排列周期的一半。在該情況下，在比較例中，有必要使接觸過孔116的直徑不大于互連114的排列周期的一半，以防止接觸過孔116與這樣的互連114短路，該互連114鄰近要被連接到的互連114。在進行尺寸縮小時，除了接觸過孔自身的形成變得困難之外，也不再能夠忽略接觸過孔的電阻增加。相反地，在第一實施例中，由于即使在接觸過孔116與鄰近要被連接到的互連114的互連114短路的情況下也不會出現(xiàn)問題，接觸過孔16的直徑可被增加到互連14的排列周期的I. 5倍。下面將描述第二實施例。圖6為示例了根據(jù)該實施例的集成電路器件的引出區(qū)域的平面視圖。如圖6所示，根據(jù)該實施例的集成電路器件2與上述根據(jù)第一實施例的集成電路器件I (參見圖2)的區(qū)別在于，兩個彼此鄰近的互連14的凸部31凸出的方向彼此相反。例如，在圖6所示例的實例中，互連14a的凸部31沿-Y方向凸出；而互連14b的凸部31沿+Y方向凸出。下面將描述制造根據(jù)該實施例的集成電路器件的方法。圖7A到7D為示例了制造根據(jù)該實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖。在圖7A所示例的實施例中，當(dāng)在絕緣膜41上形成芯構(gòu)件42時，在芯構(gòu)件42的同側(cè)的側(cè)表面中，例如，在+Y方向側(cè)的側(cè)表面中，形成凸部43和凹部44。換言之，凸部43沿+Y方向以尺寸a從芯構(gòu)件42的+Y方向側(cè)的側(cè)表面凸出。另一方面，凹部44沿-Y方向以尺寸a從芯構(gòu)件42的+Y方向側(cè)的側(cè)表面凹進。
隨后的工藝與上述第一實施例相同。換言之，如圖7B所示，進行對芯構(gòu)件42的纖細化；以及如圖7C所示，在芯構(gòu)件42的兩個側(cè)表面上形成側(cè)壁45。在該情況下，具有在兩個位置中形成的彎曲部46的側(cè)壁45與其中未形成彎曲部46的側(cè)壁45交替地排列。在同一側(cè)壁45的兩個位置中形成的彎曲部46具有沿彼此相反的方向的凸起。然后，通過使用側(cè)壁45和柱47作為掩模蝕刻絕緣膜41而形成溝槽48 ；以及通過將導(dǎo)電材料填充到溝槽48中而形成互連14。由此，制成在圖6中示例的集成電路器件2。在其他方面，該實施例的配置、制造方法以及操作效果與上述第一實施例相似。下面將描述第三實施例。圖8為示例了根據(jù)該實施例的集成電路器件的引出區(qū)域的平面視圖。如圖8所示，根據(jù)該實施例的集成電路器件3與根據(jù)上述第一實施例的集成電路器件I (參見圖2)的區(qū)別在于，在每個互連14中形成彎部(彎曲部)51來替代凸部31 (參 見圖2)。在彎部51處，互連14彎曲以形成朝向一個方向的凸起。在該實施例中，對于所有互連14，彎部51的凸起的方向(例如，+Y方向)是相同的?；ミB的在彎部51處的寬度與互連14的除了彎部51之外的部分的寬度基本上相同。彎部51的沿X方向的位置在互連14之間是不同的。因此，當(dāng)從一個互連14的彎部51觀察時，鄰近的互連14的直部鄰近地位于兩個Y方向上。相應(yīng)地，如圖8中的區(qū)域a所示，當(dāng)從彎部51觀察時，存在到在一個彎部51的凸起側(cè)的鄰近的互連14的窄間隔。另一方面，如圖8中的區(qū)域P所示，存在到在彎部51的凹部側(cè)的鄰近的互連14的寬間隔。接觸過孔16的下端被連接到每個互連14的彎部51。由于彎部51具有沿+Y方向的凸起，因此當(dāng)從Z方向觀察時，接觸過孔16的中心軸相對于互連14的除了彎部51之外的部分的中心軸朝+Y方向移位。在每個互連14的兩個位置中形成縫33 ；由此每個互連14被分割為三個部分。換言之，鄰近第一互連14的且當(dāng)從第一互連14觀察時在第一互連14的彎部51的凸起的方向上設(shè)置的第二互連14的與第一互連14的彎部51相對的相對部分52與第二互連14的在該相對部分52兩側(cè)的部分分隔，并且也與第二互連14的彎部51分隔。在其他方面，該實施例的配置與上述第一實施例相同。下面將描述制造根據(jù)該實施例的集成電路器件的方法。圖9A到9D為示例了制造根據(jù)該實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖。在該實施例中，使用側(cè)壁法和蝕刻而形成互連14。首先，如圖9A所示，在硅襯底10上形成層間絕緣膜21 (參見圖3);并在絕緣膜21上形成導(dǎo)電膜61。然后,在導(dǎo)電膜61上形成沿X方向延伸的多個芯構(gòu)件62。芯構(gòu)件62的形狀與上述第一實施例的芯構(gòu)件42的形狀(參見圖4A)相同。換言之，在每個芯構(gòu)件62的第一部分的+Y方向側(cè)的側(cè)表面上形成沿+Y方向以尺寸t凸出的凸部63;并在與第一部分分隔的第二部分的-Y方向側(cè)的側(cè)表面中形成沿+Y方向以尺寸t凹進的凹部64。對于多個芯構(gòu)件62，沿X方向的所有凸部63的位置和凹部64的位置彼此不同。然后，如圖9B所示，對芯構(gòu)件62進行纖細化以使芯構(gòu)件62更細。然后，如圖9C所示，在芯構(gòu)件62的側(cè)表面上形成側(cè)壁65。接著，去除芯構(gòu)件62。側(cè)壁65的形狀與上述第一實施例的側(cè)壁45 (參見圖4C)的形狀相同。換言之，側(cè)壁65的在芯構(gòu)件62的凸部63的側(cè)表面上形成的部分為沿凸部63的側(cè)表面彎曲的彎曲部66。相似地，側(cè)壁65的在芯構(gòu)件62的凹部64的側(cè)表面上形成的部分為沿凹部64的側(cè)表面彎曲的彎曲部66。由于沿X方向的彎曲部66的位置在多個側(cè)壁65之間是不同的，因此，當(dāng)從一個側(cè)壁65的彎曲部66觀察時，鄰近的側(cè)壁65的直部鄰近地位于兩個Y方向上。因此，當(dāng)從彎曲部66觀察時，存在到在彎曲部66的凸起側(cè)的鄰近的側(cè)壁65的窄間隔，如區(qū)域a所示；并存在到在彎曲部66的凹進側(cè)的鄰近的側(cè)壁65的寬間隔，如區(qū)域P所示。然后，如圖9D所示，使用側(cè)壁65作為掩模進行諸如RIE等等的蝕刻。由此，通過去除導(dǎo)電膜61的除了直接位于側(cè)壁65下方的區(qū)域之外的部分，將導(dǎo)電膜61構(gòu)圖為多個互連14。此時,導(dǎo)電膜61的位于直接在側(cè)壁65下方的區(qū)域中的部分成為互連14 ;而位于直接在彎曲部66下方的區(qū)域中的部分成為彎部51。換言之，側(cè)壁65的圖形被原樣轉(zhuǎn)移到下層的導(dǎo)電膜61上。隨后，去除側(cè)壁65。
接著，如圖8所示，通過形成覆蓋互連14的抗蝕劑膜并通過曝光和顯影來構(gòu)圖而形成抗蝕劑掩模(未示出)。然后，通過使用抗蝕劑掩模作為掩模而選擇性地去除互連14。由此，通過在每個互連14的兩個位置中形成縫33，將每個互連分割為三個部分。此時，鄰近第一互連14的且當(dāng)從第一互連14觀察時在彎部51的凸起的方向上設(shè)置的第二互連14的與第一互連14的彎部51相對的相對部分52與第二互連14的在該相對部分52兩側(cè)的部分分隔，并且也與第二互連14的彎部51分隔。同樣，此時，在抗蝕劑掩模中形成具有沿Y方向延伸的直線形狀的兩個縫；從而互連14的在側(cè)壁65的兩端部分周圍延伸的部分同時被分割。例如，通過使用一個抗蝕劑圖形進行一次蝕刻來進行對互連14的構(gòu)圖。然后，在層間絕緣膜21和互連14上形成層間絕緣膜22。接著，使用例如光刻在層間絕緣膜22中形成接觸過孔洞。將接觸過孔洞形成為到達每個互連14的形成有彎部51的部分。在該情況下，當(dāng)從Z方向觀察時，接觸過孔洞的中心軸位于彎部51的中心軸上。由于彎部51具有在+Y方向側(cè)的凸起，因此，與互連14的除了彎部51之外的部分相比，接觸過孔洞進一步朝+Y方向側(cè)移位。接著，通過將導(dǎo)電材料填充到接觸過孔洞中，形成接觸過孔16。接觸過孔16的下端被連接到每個互連14的彎部51。然后，在層間絕緣膜22上形成沿Y方向延伸的多個互連15 ;并將層間絕緣膜23形成為覆蓋互連15。由此，制成集成電路器件3。在其他方面，該實施例的制造方法與上述第一實施例相似。下面將描述該實施例的操作效果。在該實施例中，同樣地，與上述第一和第二實施例相似，由于使用側(cè)壁法形成互連14，因此互連14的排列周期可以較小。由此，可以實現(xiàn)集成電路器件3的較高集成度。在該實施例中，在圖9A所示例的工藝中，在芯構(gòu)件62中形成凸部63和凹部64。由此，在圖9C所示例的工藝中，在側(cè)壁65中形成彎曲部66 ;以及在圖9D所示例的工藝中，在互連14中形成彎部51。然后，接觸過孔16被連接到形成有彎部51的部分。因此，與互連14的中心軸相比，接觸過孔16的中心軸進一步朝+Y方向側(cè)移位。由此，從第一互連14觀察時的從連接到第一互連14的接觸過孔16到位于-Y方向側(cè)的鄰近的第二互連14的距離是大的；因而，接觸過孔16不容易被短路到第二互連14。另一方面，雖然從第一互連14觀察時的從連接到第一互連14的接觸過孔16到位于+Y方向側(cè)的鄰近的第三互連14的距離是小的，但由于第三互連14的與第一互連14的彎部51相對的相對部分52處于電浮置狀態(tài)，因此即使在接觸過孔16被短路到第三互連14的情況下，也不會出現(xiàn)問題。由此，即使在用于接觸過孔16的對準移動和尺寸波動的預(yù)期裕量時，接觸過孔16的直徑也可以較大。結(jié)果，接觸過孔16的形成是容易的，并且接觸過孔16的電阻減小。在該實施例中，以與互連14的在側(cè)壁65周圍延伸的部分的分割相同的工藝來在互連14中形成縫33 ;并且例如通過使用同一單個抗蝕劑掩模進行一次蝕刻來進行上述工藝。即使在互連14中沒有形成彎部51的情況下，在側(cè)壁65周圍延伸的部分的分割也是使互連14彼此分隔所必需的工藝。因此，在該實施例中，不必提供形成縫33的新工藝。下面將描述第四實施例。圖10為示例了根據(jù)該實施例的集成電路器件的引出區(qū)域的平面視圖。
如圖10所示，根據(jù)該實施例的集成電路器件4與根據(jù)上述第三實施例的集成電路器件3 (參見圖8)的區(qū)別在于，兩個彼此鄰近的互連14的彎部51的凸起的方向彼此相反。例如，互連14a的彎部51具有沿-Y方向的凸起；而互連14b的彎部51具有沿+Y方向的凸起。下面將描述制造根據(jù)該實施例的集成電路器件的方法。圖IlA到IlD為示例了制造根據(jù)該實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖。在該實施例中，如圖IIA所示，當(dāng)在導(dǎo)電膜61上形成芯構(gòu)件62時，在芯構(gòu)件62的兩個位置中形成凸部63。換言之，在每個芯構(gòu)件62中，在第一部分的+Y方向側(cè)的側(cè)表面上形成沿+Y方向以尺寸t凸出的凸部63;并且在與第一部分分隔的第二部分的-Y方向側(cè)的側(cè)表面上形成沿-Y方向以尺寸t凸出的凸部63。對于多個芯構(gòu)件62，沿X方向的所有凸部63的位置彼此不同。在該實施例中，沒有在芯構(gòu)件62中形成凹部64(參見圖9A)。隨后的工藝與上述第三實施例相似。換言之，如圖IlB所示，對芯構(gòu)件62進行纖細化；以及如圖IlC所示，在芯構(gòu)件62的兩個側(cè)表面上形成側(cè)壁65。此時，兩個彼此鄰近的側(cè)壁65的彎曲部66具有沿彼此相反的方向的凸起。然后，通過使用側(cè)壁65作為掩模蝕刻導(dǎo)電膜61而將導(dǎo)電膜61構(gòu)圖為多個互連14。由此，制成圖10中示例的集成電路器件4。在該實施例中，僅僅在圖IlA所示例的工藝中在芯構(gòu)件62中形成凸部63就足夠了 ；并且由于不需要形成凹部64，因此芯構(gòu)件62的形成是容易的。在其他方面，該實施例的配置、制造方法以及操作效果與上述第三實施例相似。下面將描述第五實施例。根據(jù)該實施例的集成電路器件的配置與上述第四實施例相似(參見圖10)。圖12A到12D為示例了制造根據(jù)該實施例的集成電路器件的方法的工藝平面視圖和工藝截面視圖。該實施例與上述第四實施例的區(qū)別在于在形成芯構(gòu)件62時形成凹部64而不是凸部63。換言之，如圖12A所示，當(dāng)在導(dǎo)電膜61上形成芯構(gòu)件62時，在芯構(gòu)件62的兩個位置中形成凹部64。換言之，在每個芯構(gòu)件62的第一部分的+Y方向側(cè)的側(cè)表面中形成沿-Y方向以尺寸t凹進的凹部64 ;并且在與第一部分分隔的第二部分的-Y方向側(cè)的側(cè)表面中形成沿+Y方向以尺寸t凹進的凹部64。對于多個芯構(gòu)件62，沿X方向的所有凹部64的位置彼此不同。在該實施例中，沒有在芯構(gòu)件62上形成凸部63(參見圖9A)。隨后的工藝與上述第三實施例相似。在其他方面，該實施例的配置、制造方法以及操作效果與上述第四實施例相似。下面將描述第六實施例。圖13為示例了根據(jù)該實施例的集成電路器件的引出區(qū)域的平面視圖。如圖13所示，根據(jù)該實 施例的集成電路器件6與根據(jù)上述第三實施例的集成電路器件3 (參見圖8)的區(qū)別在于，接觸過孔16被連接到互連14的直部而不是互連14的彎部51。在每個互連14中，在與其中連接接觸過孔16的部分分隔的部分中形成這樣的彎部51，該彎部51被彎曲為形成沿+Y方向的凸起。彎部51被彎曲為繞開連接到鄰近的互連14的接觸過孔16周圍。換言之，第一互連14的彎部51與鄰近第一互連14的第二互連14的連接接觸過孔16的部分相對，并具有沿遠離第二互連14的連接接觸過孔16的部分的方向的凸起。在每個互連14中，形成有彎部51的部分與其兩側(cè)的部分分隔，并且也與連接接觸過孔16的部分分隔。因此，互連14的形成有彎部51的部分處于電浮置狀態(tài)。下面將描述制造根據(jù)該實施例的集成電路器件的方法。首先，使用圖9A到9D所示例的方法在層間絕緣膜21上形成多個互連14，該多個互連14具有在每個互連14的一個位置中形成的彎部51。然后，如圖13所示，通過將抗蝕劑膜形成為覆蓋互連14并通過曝光和顯影構(gòu)圖而形成抗蝕劑掩模(未示出)。然后，通過使用抗蝕劑掩模作為掩模而選擇性地去除互連14。由此，通過在每個互連14的兩個位置中形成縫33，將每個互連14分割為三個部分。此時，在每個互連14中，彎部51與其兩側(cè)的部分分隔，并且也與接觸過孔16被連接的部分分隔。換言之，第一互連14的彎部51與第一互連14的在彎部51兩側(cè)的部分分隔，并與鄰近該第一互連的第一互連14的與第二互連14的彎部51相對的相對部分52分隔，其中第二互連14的彎部51具有沿遠離第一互連14的方向的凸起。此時，在抗蝕劑掩模中形成具有沿Y方向延伸的直線形狀的兩個縫；并且同時分割互連14的在側(cè)壁65的兩端部分周圍延伸的部分。例如，通過使用一個抗蝕劑圖形進行一次蝕刻來進行對互連14的構(gòu)圖。然后，在層間絕緣膜21和互連14上形成層間絕緣膜22。接著，使用例如光刻在層間絕緣膜22中形成接觸過孔洞。將接觸過孔洞形成為到達相對部分52。然后，通過將導(dǎo)電材料填充到接觸過孔洞而形成接觸過孔16。接著，在層間絕緣膜22上形成沿Y方向延伸的多個互連15 ;以及將層間絕緣膜23形成為覆蓋互連15。由此，制成集成電路器件6。下面將描述該實施例的操作效果。在該實施例中，同樣地，與上述實施例相似，由于使用側(cè)壁法形成互連14，因此互連14的排列周期可以較小。由此，可以實現(xiàn)集成電路器件3的較高集成度。在該實施例中，同樣地，由于下述原因，可以增加接觸過孔16的直徑。換言之，將一個互連14取為第一互連；將當(dāng)從第一互連觀察時在+Y方向側(cè)設(shè)置的鄰近的互連14取為第二互連；以及將當(dāng)從第一互連觀察時在-Y方向側(cè)設(shè)置的鄰近的互連14取為第三互連。例如，在圖13中，互連14e、14f和14g分別為第一、第二和第三互連，由于第二互連14f 的彎部51具有沿遠離連接到第一互連的接觸過孔16的方向的凸起，因此可以增大第二互連14f與連接到第一互連14e的接觸過孔16之間的距離LI，并可以防止短路。另一方面，由于第三互連14g的彎部51具有沿朝向第一互連的方向的凸起，因此第一互連14e與第三互連14g的彎部51之間的距離L2是小的。然而，由于每個互連14的彎部51處于電浮置狀態(tài)，因此即使在第三互連14g的彎部51被短路到第一互連14e的情況下，也不會出現(xiàn)問題。由此，可以將接觸過孔16形成為具有較大直徑。結(jié)果，接觸過孔16的形成是容易的，并且接觸過孔16的電阻減小。在該實施例中，與上述第三實施例相似，在與互連14的在側(cè)壁65周圍延伸的部分的分割相同的工藝中形成互連14的縫33。因此，不必提供用于形成縫33的新工藝。在其他方面，該實施例的配置、制造方法以及操作效果與上述第三實施例相似。下面將描述第六實施例的變形例。圖14為示例了根據(jù)該變形例的集成電路器件的引出區(qū)域的平面視圖。 如圖14所示，根據(jù)該變形例的集成電路器件6a與根據(jù)上述第六實施例的集成電路6(參見圖13)的區(qū)別在于，互連14的彎部51接觸鄰近的互連14。在彎部51的凸出量不小于互連14的排列周期的一半的情況下，由于例如當(dāng)制造集成電路器件6(參見圖13)時的工藝條件的波動等等，彎部51會不希望地接觸并短路到鄰近的互連14，如該變形例中的情況。然而，由于彎部51處于浮置狀態(tài)，因此即使在這樣的情況下也不會出現(xiàn)問題。在其他方面，該變形例的配置、制造方法以及操作效果與上述第六實施例相似。下面將描述第七實施例。圖15為示例了根據(jù)該實施例的集成電路器件的引出區(qū)域的平面視圖。如圖15所示，根據(jù)該實施例的集成電路器件7與根據(jù)上述第六實施例的集成電路器件6(參見圖13)的區(qū)別在于，兩個彼此鄰近的互連14的彎部51的凸起的方向彼此相反。例如，互連14a的彎部51具有沿+Y方向的凸起；而互連14b的彎部51具有沿-Y方向的凸起。下面將描述制造根據(jù)該實施例的集成電路器件的方法。在該實施例中，例如，通過圖IlA到IlD中示例的方法形成互連14。換言之，使用側(cè)壁法并利用其中在兩個側(cè)表面上形成有凸部63的芯構(gòu)件62的蝕刻，來形成多個互連14。或者，通過圖12A到12D中示例的方法而形成互連14。換言之，使用側(cè)壁法并利用其中在兩個側(cè)表面上形成有凹部64的芯構(gòu)件62的蝕刻，來形成多個互連14。由此，兩個彼此鄰近的互連14的彎部51的凸起的方向彼此相反。然后，使用與上述第六實施例相似的方法形成接觸過孔16以連接到互連14的相對部分52，其中鄰近的互連14的彎部51在相對部分52周圍繞開。隨后，形成互連15。由此，制成集成電路器件7。在其他方面，該實施例的配置、制造方法以及操作效果與上述第六實施例相似。下面將描述第七實施例的變形例。圖16為示例了根據(jù)該變形例的集成電路器件的引出區(qū)域的平面視圖。在圖16所示例的根據(jù)該變形例的集成電路器件7a中，兩個互連14C和14d的彎部51具有朝向彼此的凸起。因此，互連14c與互連14d之間的距離是小的。然而，由于互連14c和14d 二者都處于電浮置狀態(tài)，因此即使在互連14c被短路到互連14d的情況下，也不會出現(xiàn)問題。
在其他方面，該變形例的配置、制造方法以及操作效果與上述第七實施例相似。根據(jù)上述實施例，可以實現(xiàn)其中接觸過孔被容易地形成并具有低電阻的集成電路器件及其制造方法。
雖然已經(jīng)描述了特定的實施例，但這些實施例僅僅以實例的方式給出，并且不旨在限制本發(fā)明的范圍。事實上，可以各種其他形式來具體化本文中描述的新穎實施例；此夕卜，在不背離本發(fā)明的精神的情況下，可以對本文中描述的實施例在形式上做出各種省略、替換和改變。所附權(quán)利要求及其等價物旨在覆蓋落入本發(fā)明的范圍和精神內(nèi)的這樣的形式或修改?？梢员舜私M合地實施上述實施例。
權(quán)利要求
1.一種集成電路器件，包括 彼此平行地排列的多個互連；以及 接觸過孔，其被連接到每個所述互連， 凸部，其被形成在每個所述互連的連接到所述接觸過孔的部分處以沿所述排列的方向凸出， 凹部，其被形成在每個所述互連的與具有所述凸部的部分分隔的部分處以沿所述排列的方向凹進， 在所述多個互連當(dāng)中的兩個彼此鄰近的互連中的一個互連上形成的所述凸部與在所述兩個彼此鄰近的互連中的另一互連中形成的所述凹部相對， 在每個所述互連中，具有所述凹部的部分與在具有所述凹部的部分的兩側(cè)的部分分隔，并且也與具有所述凸部的部分分隔。
2.根據(jù)權(quán)利要求I的器件，其中所述兩個彼此鄰近的互連中的所述一個互連的所述凸部的凸出方向與所述兩個彼此鄰近的互連中的所述另一互連的所述凸部的凸出方向相同。
3.根據(jù)權(quán)利要求I的器件，其中所述兩個彼此鄰近的互連中的所述一個互連的所述凸部的凸出方向與所述兩個彼此鄰近的互連中的所述另一互連的所述凸部的凸出方向相反。
4.根據(jù)權(quán)利要求I的器件,其中 沿所述互連的延伸方向，所述多個互連中的一個的連接到所述接觸過孔的部分的位置不同于所述多個互連中的另一個的連接到所述接觸過孔的部分的位置。
5.根據(jù)權(quán)利要求I的器件，其中使用側(cè)壁法形成所述互連。
6.根據(jù)權(quán)利要求I的器件，還包括 存儲器基元；以及 上層互連，其沿橫斷所述互連的延伸方向的方向延伸以連接到所述接觸過孔的上端， 所述互連中的一個從所述存儲器基元引出以連接到所述接觸過孔的下端。
7.一種集成電路器件，包括 彼此平行地排列的多個互連；以及 接觸過孔，其被連接到每個所述互連， 彎部，其被形成在每個所述互連的連接到所述接觸過孔的部分處以彎曲而形成沿所述排列的一個方向的凸起， 所述多個互連包括第一互連和第二互連，所述第二互連鄰近所述第一互連并且當(dāng)從所述第一互連觀察時被設(shè)置在所述第一互連的所述彎部的所述凸起的方向上， 所述第二互連的相對部分與所述第一互連的所述彎部相對，所述第二互連的所述相對部分與所述第二互連的在所述相對部分的兩側(cè)的部分分隔且也與所述第二互連的所述彎部分隔。
8.根據(jù)權(quán)利要求7的器件，其中所述第一互連的所述彎部的凸起的方向與所述第二互連的所述彎部的凸起的方向相同。
9.根據(jù)權(quán)利要求7的器件，其中所述第一互連的所述彎部的凸起的方向與所述第二互連的所述彎部的凸起的方向相反。
10.一種集成電路器件，包括 彼此平行地排列的多個互連；以及接觸過孔，其被連接到每個所述互連， 彎部，其被形成在每個所述互連的與每個所述互連的連接到所述接觸過孔的部分分隔的部分處以彎曲而形成沿所述排列的一個方向的凸起， 在每個所述互連中，具有所述彎部的部分與在具有所述彎部的部分的兩側(cè)的部分分隔，并且也與連接到所述接觸過孔的部分分隔。
所述多個互連包括第一互連和第二互連，所述第二互連鄰近所述第一互連， 所述第一互連的所述彎部與所述第二互連的連接到所述接觸過孔的部分相對，所述第一互連的所述彎部的所述凸起被形成在遠離所述第二互連的連接到所述接觸過孔的部分的方向上。
11.一種半導(dǎo)體器件，包括 多個第一互連，其被形成在半導(dǎo)體襯底之上并沿第一方向彼此平行地排列； 多個第二互連，其被形成在覆蓋層間絕緣膜的所述多個第一互連上并沿與所述第一方向垂直的方向彼此平行地排列；以及 接觸過孔，其被形成在所述多個第一互連的下互連與所述多個第二互連的上互連之間的交叉區(qū)域處， 所述下互連包括在連接到所述接觸過孔的部分處形成并沿所述第一方向凸出的凸部，以及 所述多個第一互連中的鄰近所述下互連的一個包括形成在所述凸部的對側(cè)處并與所述凸部分隔的凹部。
12.一種制造集成電路器件的方法，包括 在襯底上形成絕緣膜； 在所述絕緣膜上形成沿一個方向延伸的多個芯構(gòu)件，所述多個芯構(gòu)件中的每一個包括在沿所述一個方向彼此分隔的位置處的沿寬度方向凸出的凸部和沿所述寬度方向凹進的凹部； 使所述芯構(gòu)件更細； 在所述芯構(gòu)件的側(cè)表面上形成側(cè)壁； 去除所述芯構(gòu)件； 在兩個彼此鄰近的側(cè)壁之間的區(qū)域的第一部分和第二部分中形成柱以使所述兩個彼此鄰近的側(cè)壁彼此連接，所述第一部分在所述側(cè)壁之間的具有窄間隔的區(qū)域的部分與所述側(cè)壁之間的具有寬間隔的區(qū)域的部分之間，所述側(cè)壁之間的具有窄間隔的區(qū)域的部分被插入在所述第一部分與所述第二部分之間； 通過使用所述側(cè)壁和所述柱作為掩模進行蝕刻而在所述絕緣膜中形成溝槽； 通過將導(dǎo)電材料填充到所述溝槽中而形成互連；以及 將接觸過孔形成為連接到每個所述互連的具有比每個所述互連的其他部分的寬度寬的寬度的部分。
13.根據(jù)權(quán)利要求12的方法，其中在形成所述芯構(gòu)件時，在每個所述芯構(gòu)件的彼此相反的側(cè)上的側(cè)表面中形成所述凸部和所述凹部。
14.根據(jù)權(quán)利要求12的方法，其中在形成所述芯構(gòu)件時，在每個所述芯構(gòu)件的相同側(cè)表面中形成所述凸部和所述凹部。
15.一種制造集成電路器件的方法，包括 在襯底上形成導(dǎo)電膜； 在所述導(dǎo)電膜上形成沿一個方向延伸的多個芯構(gòu)件，所述多個芯構(gòu)件中的每一個包括在第一部分的一個側(cè)表面中形成的沿寬度方向凸出的凸部或沿所述寬度方向凹進的凹部和在第二部分的另一側(cè)表面中形成的沿所述寬度方向凸出的凸部或沿所述寬度方向凹進的凹部； 使所述芯構(gòu)件更細； 在所述芯構(gòu)件的側(cè)表面上形成側(cè)壁； 去除所述芯構(gòu)件； 通過使用所述側(cè)壁作為掩模進行蝕刻而將所述導(dǎo)電膜構(gòu)圖為多個互連，在所述多個互連中的每一個的一個位置中形成彎部以彎曲成凸起狀，所述多個互連具有第一互連和第二互連，所述第二互連鄰近所述第一互連并且當(dāng)從所述第一互連觀察時被設(shè)置在所述第一互連的所述彎部的所述凸起的方向上； 使所述第二互連的與所述第一互連的所述彎部相對的相對部分和所述第二互連的在所述相對部分的兩側(cè)的部分分隔，同時使所述第二互連的所述相對部分與所述第二互連的所述彎部分隔；以及 將接觸過孔形成為連接到所述彎部。
16.根據(jù)權(quán)利要求15的方法，其中在所述分隔時還同時分割所述互連的在所述側(cè)壁的兩端部分周圍延伸的部分。
17.根據(jù)權(quán)利要求16的方法，其中通過使用一個掩模蝕刻一次來進行所述分隔。
18.根據(jù)權(quán)利要求15的方法，其中在形成所述芯構(gòu)件時，在所述第一部分中形成所述凸部且在所述第二部分中形成所述凹部。
19.根據(jù)權(quán)利要求15的方法，其中在形成所述芯構(gòu)件時，在所述第一部分和所述第二部分二者中形成所述凸部。
20.根據(jù)權(quán)利要求15的方法，其中在形成所述芯構(gòu)件時，在所述第一部分和所述第二部分二者中形成所述凹部。
21.一種制造集成電路器件的方法，包括 在襯底上形成導(dǎo)電膜； 在所述導(dǎo)電膜上形成沿一個方向延伸的多個芯構(gòu)件，所述多個芯構(gòu)件中的每一個包括在第一部分的一個側(cè)表面中形成的沿寬度方向凸出的凸部或沿所述寬度方向凹進的凹部和在第二部分的另一側(cè)表面中形成的沿所述寬度方向凸出的凸部或沿所述寬度方向凹進的凹部； 使所述芯構(gòu)件更細； 在所述芯構(gòu)件的側(cè)表面上形成側(cè)壁； 去除所述芯構(gòu)件； 通過使用所述側(cè)壁作為掩模進行蝕刻而將所述導(dǎo)電膜構(gòu)圖為多個互連，在所述多個互連中的每一個的一個位置中形成彎部以彎曲成凸起狀，所述多個互連具有第一互連和第二互連，所述第二互連鄰近所述第一互連，所述第二互連的所述彎部的所述凸起被形成在遠離所述第一互連的方向上；使所述第一互連的所述彎部與所述第一互連的在所述第一互連的所述彎部的兩側(cè)的部分分隔，同時使所述第一互連的所述彎部與所述第一互連的相對部分 分隔，所述相對部分與所述第二互連的所述彎部相對；以及 將接觸過孔形成為連接到每個所述互連的所述相對部分。
全文摘要
本發(fā)明涉及集成電路器件及其制造方法。根據(jù)一個實施例，一種集成電路器件包括接觸過孔和多個互連。所述多個互連被彼此平行地排列。所述接觸過孔被連接到每個所述互連。凸部被形成在每個所述互連的連接到所述接觸過孔的部分處以沿所述排列的方向凸出。凹部被形成在每個所述互連的與具有所述凸部的部分分隔的部分處以沿所述排列的方向凹進。在所述多個互連當(dāng)中的兩個彼此鄰近的互連中的一個互連上形成的所述凸部與在所述兩個彼此鄰近的互連中的另一互連中形成的所述凹部相對。在每個所述互連中，具有所述凹部的部分與在具有所述凹部的部分的兩側(cè)的部分分隔，并且也與具有所述凸部的部分分隔。
文檔編號H01L21/768GK102738115SQ20111027752
公開日2012年10月17日 申請日期2011年9月19日 優(yōu)先權(quán)日2011年4月13日
發(fā)明者須藤岳 申請人:株式會社 東芝