技術(shù)編號：7159621
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本文中公開的實施例一般而言涉及。背景技術(shù)近年來，隨著集成電路器件的更高集成度進展，互連間隔的尺寸縮小已取得進展。特別地，在諸如MRAM(磁阻式隨機存取存儲器)等等的存儲器器件中許多互連被彼此平行 地排列，這是由于這些互連從以矩陣狀排列的多個存儲器基元(memory cell)引出?？梢岳脗?cè)壁法來減小由此彼此平行排列的互連的排列周期。側(cè)壁法為一種這樣的方法，其中以線狀形成芯構(gòu)件，對該芯構(gòu)件進行纖細(xì)化，在芯構(gòu)件的兩側(cè)形成側(cè)壁，隨后去除芯構(gòu)件。從而，可以形成這...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。