專利名稱:半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體裝置,特別涉及具有溝槽柵(trench gate)構(gòu)造的電力用半導(dǎo)體裝置的末端區(qū)域。
背景技術(shù):
作為半導(dǎo)體裝置的功率器件半導(dǎo)體,不僅作為用于馬達(dá)控制的反相電路 (inverter circuit)、轉(zhuǎn)換電路(converter circuit)等的產(chǎn)業(yè)用的需要,近年來(lái),由于環(huán)保意識(shí)的提高,所以在風(fēng)力發(fā)電、太陽(yáng)光發(fā)電等的環(huán)境事業(yè)的應(yīng)用逐漸增多。特別是,在電源電路或開(kāi)關(guān)電源電路等中,對(duì)功率MOSFET要求高速開(kāi)關(guān)性能和低導(dǎo)通電阻性能。為使功率MOSFET低導(dǎo)通電阻化,利用晶圓工藝中的圖案細(xì)微化,提高晶體管單元密度成為技術(shù)趨勢(shì),為使晶體管單元高密度化而采用溝槽柵構(gòu)造(參照專利文獻(xiàn)1)。而且,為了能進(jìn)行高速開(kāi)關(guān),需要要求柵極低電容化、使溝槽開(kāi)口寬度狹窄或使溝槽淺。另外,不僅是網(wǎng)孔溝槽(mesh trench),也使用能降低柵極電容的條紋溝槽(stripe trench)。專利文獻(xiàn)1 日本專利第3904648號(hào)公報(bào)
發(fā)明內(nèi)容
作為使溝槽圖案細(xì)的技術(shù),使用受激準(zhǔn)分子分檔器(excimerstepper)的細(xì)微加工技術(shù),但在這種情況下,圖案越窄,則溝槽端部越成為尖端形狀。如果在溝槽端部成為這樣的尖端形狀的部位形成柵極氧化膜,則存在著不能形成均勻的氧化膜、絕緣強(qiáng)度(耐量)下降這一問(wèn)題。另外,在使柵極-源極短路的狀態(tài)下,在源極-漏極間施加電壓時(shí),存在著成為溝槽端部的電場(chǎng)變強(qiáng)、耐壓振蕩等不穩(wěn)定的狀態(tài)這一問(wèn)題。本發(fā)明為解決如上所述的問(wèn)題構(gòu)思而成,其目的是提供一種具有溝槽柵構(gòu)造的半導(dǎo)體裝置,以通過(guò)改善溝槽端部的布局形狀,能夠防止柵極氧化膜強(qiáng)度下降或耐壓振蕩。本發(fā)明涉及的半導(dǎo)體裝置具備第1導(dǎo)電型的漂移層,在第1導(dǎo)電型的半導(dǎo)體襯底上形成;第2導(dǎo)電型的基極層,在所述漂移層表面選擇性地形成;第2導(dǎo)電型的阱層,與所述基極層鄰接且在所述漂移層表面形成;溝槽,從所述基極層表面跨越延伸到所述阱層表面而形成,且在所述阱層表面具有延伸方向的溝槽端部;以及柵極電極,在包含所述溝槽的所述漂移層上選擇性地形成,所述溝槽具備從所述溝槽端部跨越延伸到所述基極層與所述阱層邊界附近的所述基極層表面內(nèi)的第1區(qū)域,以及在所述基極層表面內(nèi)從所述第1區(qū)域端部延伸的第2區(qū)域,所述第1區(qū)域的溝槽寬度比所述第2區(qū)域的溝槽寬度寬。依據(jù)本發(fā)明涉及的半導(dǎo)體裝置,通過(guò)以下構(gòu)成,即具備從基極層表面跨越延伸到阱層表面而形成,且在所述阱層表面具有延伸方向的溝槽端部的溝槽,所述溝槽具備從所述溝槽端部跨越延伸到所述基極層與所述阱層邊界附近的所述基極層表面內(nèi)的第1區(qū)域,以及在所述基極層表面內(nèi)從所述第1區(qū)域端部延伸的第2區(qū)域,所述第1區(qū)域的溝槽寬度比所述第2區(qū)域的溝槽寬度寬,從而能夠抑制在溝槽端部形成尖端形狀,且防止柵極氧化膜強(qiáng)度下降或耐壓振蕩。
圖1是實(shí)施方式1涉及的半導(dǎo)體裝置的俯視圖。圖2是實(shí)施方式1涉及的半導(dǎo)體裝置的圖1的G-G’截面圖。圖3是實(shí)施方式1涉及的半導(dǎo)體裝置的圖1的H-H’截面圖。圖4是實(shí)施方式1涉及的半導(dǎo)體裝置的圖1的I區(qū)域放大圖。圖5是示出實(shí)施方式1涉及的半導(dǎo)體裝置的向溝槽端部的電場(chǎng)強(qiáng)度的圖。圖6是示出在實(shí)施方式1涉及的半導(dǎo)體裝置的柵極泄漏電流波形的圖。圖7是示出在實(shí)施方式1涉及的半導(dǎo)體裝置的漏極耐壓波形的圖。圖8是實(shí)施方式1涉及的半導(dǎo)體裝置的溝槽末端區(qū)域的俯視圖。圖9是前提技術(shù)涉及的半導(dǎo)體裝置的俯視圖。圖10是前提技術(shù)涉及的半導(dǎo)體裝置的圖9的A-A’截面圖。圖11是前提技術(shù)涉及的半導(dǎo)體裝置的圖9的B-B’截面圖。圖12是前提技術(shù)涉及的半導(dǎo)體裝置的圖9的C區(qū)域放大圖。圖13是前提技術(shù)涉及的半導(dǎo)體裝置的追加標(biāo)記電極端子的圖。圖14是示出前提技術(shù)涉及的半導(dǎo)體裝置的向溝槽端部的電場(chǎng)強(qiáng)度的圖。圖15是示出前提技術(shù)涉及的半導(dǎo)體裝置的柵極泄漏電流波形的圖。圖16是示出前提技術(shù)涉及的半導(dǎo)體裝置的漏極耐壓波形的圖。
具體實(shí)施例方式<A.實(shí)施方式1>圖9是作為本發(fā)明的前提技術(shù)的具有溝槽柵構(gòu)造的功率MOSFET的溝槽末端區(qū)域的俯視圖。方便起見(jiàn),柵極電極107、源極電極110示出一部分,另外省略N+源極區(qū)域的圖
7J\ ο如圖所示,跨越P阱層103和P基極層104地排列多個(gè)溝槽105,在各溝槽105之間,跨越P阱層103和P基極層104(即跨越P阱階梯差部1 地形成多個(gè)源極接觸部109。以覆蓋P阱層103、溝槽105的方式形成柵極電極107,另外,覆蓋P基極層104、源極接觸部109、一部分P阱層103、一部分溝槽105,而形成源極電極110。圖10是圖9所示的溝槽區(qū)域的A-A’截面圖;圖11是圖9所示的硅臺(tái)面區(qū)域的 B-B'截面圖。如圖11(B-B’截面)所示,在高濃度N型襯底101上形成的低濃度N型漂移層102 表面,鄰接形成P阱層103、P基極層104,如圖10(A-A’截面)所示,在從形成P基極層104 的區(qū)域跨越延伸到形成P阱層103的區(qū)域,形成溝槽105。在P阱層103的內(nèi)部,溝槽105 具有作為延伸方向的末端構(gòu)造的溝槽端部111。在溝槽105的內(nèi)壁,形成柵極氧化膜106,在柵極氧化膜106的更靠近內(nèi)側(cè),形成由摻雜高濃度的磷的多晶硅構(gòu)成的柵極電極107。
如圖10、圖11所示,進(jìn)一步以覆蓋主面整體的方式形成層間絕緣膜108,但跨越在硅臺(tái)面區(qū)域的P阱層103、P基極層104上,選擇性地形成源極接觸部109(參照?qǐng)D11)。而且在其上層,形成與源極接觸部109連接的、由鋁或鋁硅構(gòu)成的源極電極110。圖12是放大溝槽端部111的C區(qū)域的俯視圖。例如,在溝槽寬度為0. 25 μ m以下那樣的細(xì)微的溝槽圖案的情況下,溝槽端部111的照相制版時(shí)的分辨率下降,圖案成為銳角形狀。與之相伴的是,溝槽端部111成為尖端形狀。其結(jié)果是,溝槽端部111的柵極氧化膜106形成為比溝槽平面部112薄。圖13是追加標(biāo)記圖10的柵極、源極、漏極的端子的、在形成細(xì)微的溝槽圖案的情況下的截面圖。D區(qū)域是圖12的溝槽端部111的柵極拉升部,E區(qū)域是相同的溝槽端部111 的溝槽底部。如圖13所示,由于形成細(xì)微的溝槽圖案,所以從D區(qū)域形成到E區(qū)域的柵極氧化膜106會(huì)較薄地形成。這里,在測(cè)定柵極絕緣強(qiáng)度時(shí),在短路源極和漏極的狀態(tài)下,在柵極-源極間施加電壓(Vg),并測(cè)量電流(Ig)。另外,在測(cè)定漏極-源極間的耐壓時(shí),在短路柵極和源極的狀態(tài)下,在漏極施加電壓(Vd),并測(cè)量漏極電流(Id)。此時(shí)的漏極電流也稱為泄漏電流。圖14是示出測(cè)定溝槽端部111的柵極絕緣強(qiáng)度時(shí)的電場(chǎng)強(qiáng)度的圖。如圖14所示,在溝槽端部111中,來(lái)自多個(gè)方向的電場(chǎng)集中于1點(diǎn),所以施加比溝槽平面部112強(qiáng)的電場(chǎng)。其結(jié)果是,如圖15所示,從向柵極施加的電場(chǎng)大概超過(guò)3MV/cm時(shí)開(kāi)始,泄漏電流增加。此外,圖15中橫軸取為向柵極的施加電場(chǎng)[MV/cm],縱軸取為泄漏電流[A],且示出施加電場(chǎng)和泄漏電流的關(guān)系。另外,在漏極-源極間耐壓測(cè)定時(shí),已判明溝槽端部111中的強(qiáng)電場(chǎng)導(dǎo)致耐壓振蕩現(xiàn)象的發(fā)生。圖16是用AC半波測(cè)定漏極耐壓86V的MOSFET芯片的耐壓波形,了解到由于雪崩(avalanche)擊穿電流的振蕩,所以處于不穩(wěn)定狀態(tài)。此外在圖16中,橫軸取為漏極耐壓[V],縱軸取為漏極電流[A]。在以下的實(shí)施方式中示出能解決以上那樣的問(wèn)題的半導(dǎo)體裝置。<A-1.結(jié)構(gòu) >圖1是本發(fā)明涉及的半導(dǎo)體裝置,是具有溝槽柵構(gòu)造的功率MOSFET的溝槽末端區(qū)域的俯視圖。方便起見(jiàn),柵極電極7和源極電極11示出一部分,另外省略N+源極區(qū)域的圖
7J\ ο如圖所示,跨越P阱層3和P基極層4排列多個(gè)溝槽5,在各溝槽5之間,同樣地跨著P阱層3和P基極層4(即跨越P阱階梯差部1 形成多個(gè)源極接觸部10。以覆蓋P阱層3、溝槽5的方式形成柵極電極7,另外,覆蓋P基極層4、源極接觸部 10、p阱層3的一部分、溝槽5的一部分而形成源極電極11。圖2是圖1所示的溝槽區(qū)域的G-G’截面圖;圖3是圖1所示的硅臺(tái)面區(qū)域的H_H’ 截面圖。如圖3(H_H’截面)所示,在作為第1導(dǎo)電型的半導(dǎo)體襯底的高濃度N型襯底1上形成的低濃度的N型漂移層2 (第1導(dǎo)電型的漂移層)表面,第2導(dǎo)電型的P阱層3、P基極層4鄰接且一并選擇性地形成;如圖2 (G-G'截面)所示,從形成P基極層4的區(qū)域向形成 P阱層3的區(qū)域跨越延伸,形成溝槽5。溝槽5在P阱層3的內(nèi)部,具有作為延伸方向的末端構(gòu)造的溝槽端部8。在溝槽5的內(nèi)壁,形成柵極氧化膜6 ;在柵極氧化膜6的更靠近內(nèi)側(cè),形成由摻雜高濃度的磷的多晶硅構(gòu)成的柵極電極7。在包含溝槽5的N型漂移層2上,選擇性地形成柵極電極7。而且,以覆蓋主面整體的方式形成層間絕緣膜9 (圖2、圖幻,但跨越硅臺(tái)面區(qū)域的 P阱層3和P基極層4上,選擇性地形成源極接觸部10 (圖3)。而且在其上層,形成與源極接觸部10連接的、由鋁或鋁硅構(gòu)成的源極電極11。溝槽端部8的溝槽寬度形成為比其他部分加大(over sizing),另外加大的溝槽端部8 (第1區(qū)域)跨越延伸到P阱層3和P基極層4的邊界即P阱階梯差部12附近的P基極層4表面內(nèi)。即,加大形成的溝槽端部8 (第1區(qū)域)和未加大形成的溝槽平面部112 (第 2區(qū)域)的邊界,相對(duì)于P阱層3和P基極層4的邊界即P阱階梯差部12,靠近P基極層4 一側(cè)。這里,加大是指,特定部位的尺寸形成為比規(guī)定的大小大,在本發(fā)明中,對(duì)應(yīng)于較大地形成溝槽寬度。圖4是放大溝槽端部8的I區(qū)域(參照?qǐng)D1)的俯視圖。通過(guò)加大溝槽端部8,從而不成為尖端形狀,溝槽內(nèi)壁的柵極氧化膜6,在溝槽平面部112和溝槽端部8均勻地形成。而且,加大的區(qū)域(第1區(qū)域),從P阱層3經(jīng)由P阱階梯差部12直到到達(dá)P基極層4,所以能夠抑制P阱層3形成時(shí)產(chǎn)生的硅階梯差導(dǎo)致的溝槽照相制版容限(margin)的下降。如圖8所示,作為溝槽5的開(kāi)口寬度,未加大的部分(第2區(qū)域)的溝槽寬度X適用于0. 25 μ m以下的半導(dǎo)體裝置,從而在細(xì)微化的情況下,能夠發(fā)揮溝槽端部8的電場(chǎng)緩沖的效果。另外,通過(guò)將加大的部分(第1區(qū)域)的溝槽寬度Y設(shè)定為0.35 μ m以上,能夠進(jìn)一步抑制P阱層3形成圖案的P阱階梯差部12導(dǎo)致的溝槽照相制版容限的下降。此外,上述的溝槽寬度為例示,并不作為本發(fā)明中的溝槽寬度的限制。<Α-2·動(dòng)作 >這里,在測(cè)定柵極絕緣強(qiáng)度時(shí),在短路源極和漏極的狀態(tài)下,在柵極-源極間施加電壓(Vg),并測(cè)量電流(Ig)。另外,在測(cè)定漏極-源極間的耐壓時(shí),在短路柵極和源極的狀態(tài)下,在漏極施加電壓(Vd),并測(cè)量漏極電流(Id)。此時(shí)的漏極電流也稱為泄漏電流。圖5示出本發(fā)明涉及的半導(dǎo)體裝置的、向溝槽端部8的柵極絕緣強(qiáng)度測(cè)定時(shí)的電場(chǎng)強(qiáng)度。如圖5所示,了解到在本發(fā)明涉及的半導(dǎo)體裝置的溝槽端部8中,沒(méi)有電場(chǎng)的集中, 所以施加與溝槽平面部112同樣的電場(chǎng)。其結(jié)果是,如圖6所示,了解到直到向柵極的施加電場(chǎng)超過(guò)大概5MV/cm,幾乎未產(chǎn)生泄漏電流,提高了柵極絕緣強(qiáng)度。此外,圖6中橫軸取為向柵極的施加電場(chǎng)[MV/cm],縱軸取為泄漏電流[A],且示出施加電場(chǎng)和泄漏電流的關(guān)系。另外,在漏極-源極間耐壓測(cè)定時(shí),示出利用溝槽端部8中的電場(chǎng)緩沖,也沒(méi)有泄漏電流或振蕩現(xiàn)象的產(chǎn)生的正常的耐壓波形。圖7是用AC半波測(cè)定漏極耐壓86V的MOSFET 芯片的耐壓波形,能得到正常的耐壓波形。此外在圖7中,橫軸取為漏極耐壓[V],縱軸取為漏極電流[A]。在本實(shí)施方式中,示出適用于利用硅材料的功率MOSFET的示例,但在適用于利用近年來(lái)不斷開(kāi)發(fā)的期待高效率的寬帶隙(widebandgap)半導(dǎo)體(碳化硅等)的器件的情況下,也起到同樣的效果。另外,在以上的實(shí)施方式中,對(duì)例如功率MOSFET作為半導(dǎo)體裝置進(jìn)行敘述,但在 IGBT等其他半導(dǎo)體裝置中,也起到同樣的效果。<Α-3·效果〉依據(jù)本發(fā)明涉及的實(shí)施方式1,在半導(dǎo)體裝置中具備溝槽5,溝槽5以從P基極層4 表面向P阱層3表面跨越延伸的方式形成,且在P阱層3表面具有延伸方向的溝槽端部8, 溝槽5具備從溝槽端部8跨越延伸到P基極層4與P阱層3邊界附近的P基極層4表面內(nèi)的第1區(qū)域,以及在P基極層4表面內(nèi)從第1區(qū)域端部延伸的第2區(qū)域,第1區(qū)域的溝槽寬度比第2區(qū)域的溝槽寬度寬,從而抑制在溝槽端部8形成尖端形狀,能防止柵極氧化膜強(qiáng)度下降或耐壓振蕩。而且,通過(guò)將加大的第1區(qū)域延長(zhǎng)到P阱層3和P基極層4的邊界,利用在P阱層 3和P基極層4的邊界部形成的階梯差區(qū)域,防止照相制版分辨不良。另外,依據(jù)本發(fā)明涉及的實(shí)施方式1,在半導(dǎo)體裝置中,通過(guò)第2區(qū)域的溝槽寬度為0. 25 μ m以下,能夠形成細(xì)微的溝槽圖案,能夠?qū)崿F(xiàn)裝置的小型化。另外,越是細(xì)微圖案越成為尖端形狀,所以通過(guò)連接溝槽端部8,能得到防止耐壓不良和提高柵極絕緣破壞強(qiáng)度的效果。另外,依據(jù)本發(fā)明涉及的實(shí)施方式1,在半導(dǎo)體裝置中,通過(guò)第1區(qū)域的溝槽寬度為0. 35 μ m以上,能夠抑制溝槽端部8成為尖端形狀。 另外,利用在P阱層3和P基極層4的邊界形成的階梯差區(qū)域,照相制版分辨不良得到抑制。另外,依據(jù)本發(fā)明涉及的實(shí)施方式1,在半導(dǎo)體裝置中,作為半導(dǎo)體襯底的高濃度 N型襯底1由寬帶隙半導(dǎo)體構(gòu)成,從而能夠?qū)崿F(xiàn)更高效率的半導(dǎo)體裝置。在本發(fā)明的實(shí)施方式中,對(duì)各結(jié)構(gòu)單元的材質(zhì)、材料、實(shí)施的條件等進(jìn)行記載,但并不限于這些例示的記載。附圖標(biāo)記說(shuō)明UlOl高濃度N型襯底;2、102N型漂移層;3、103P阱層;4、104P基極層;5、105溝槽;6、106柵極氧化膜;7、107柵極電極;8、111溝槽端部;9、108層間絕緣膜;10、109源極接觸部;11、110源極電極;12P阱階梯差部;112溝槽平面部。
權(quán)利要求
1.一種半導(dǎo)體裝置,具備第1導(dǎo)電型的漂移層,在第1導(dǎo)電型的半導(dǎo)體襯底上形成; 第2導(dǎo)電型的基極層,在所述漂移層表面選擇性地形成; 第2導(dǎo)電型的阱層,與所述基極層鄰接且在所述漂移層表面形成; 溝槽,從所述基極層表面跨越延伸到所述阱層表面而形成,且在所述阱層表面具有延伸方向的溝槽端部;以及柵極電極,在包含所述溝槽的所述漂移層上選擇性地形成,所述溝槽具備從所述溝槽端部跨越延伸到所述基極層與所述阱層邊界附近的所述基極層表面內(nèi)的第1區(qū)域,以及在所述基極層表面內(nèi)從所述第1區(qū)域端部延伸的第2區(qū)域, 所述第1區(qū)域的溝槽寬度比所述第2區(qū)域的溝槽寬度寬。
2.如權(quán)利要求1所述的半導(dǎo)體裝置,其中所述第2區(qū)域的溝槽寬度為0.25 μ m以下。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置,其中所述第1區(qū)域的溝槽寬度為0.35 μ m以上。
4.如權(quán)利要求1或2所述的半導(dǎo)體裝置,其中所述半導(dǎo)體襯底由寬帶隙半導(dǎo)體構(gòu)成。
全文摘要
本發(fā)明的目的是提供一種具有溝槽柵構(gòu)造的半導(dǎo)體裝置,以通過(guò)改善溝槽端部的布局形狀,能夠防止柵極氧化膜強(qiáng)度下降或耐壓振蕩。本發(fā)明涉及的半導(dǎo)體裝置具備溝槽(5),從P基極層(4)表面跨越延伸到P阱層(3)表面而形成,且在P阱層(3)表面具有延伸方向的溝槽端部(8),溝槽(5)具備從溝槽端部(8)跨越延伸到P基極層(4)與P阱層(3)邊界附近的P基極層(4)表面內(nèi)的第1區(qū)域,以及在P基極層(4)表面內(nèi)從第1區(qū)域端部延伸的第2區(qū)域,第1區(qū)域的溝槽寬度比第2區(qū)域的溝槽寬度寬。
文檔編號(hào)H01L29/423GK102544071SQ201110276618
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年9月5日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者東和章, 吉田久晃, 楢崎敦司 申請(qǐng)人:三菱電機(jī)株式會(huì)社