專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件。
背景技術(shù)：
在雙極器件中，導(dǎo)通狀態(tài)時流入基極層(或漂移層)的載流子在關(guān)斷之后不立即削減，在二極管的情況下，流過逆向電流，在絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor, IGBT)或晶閘管的情況下，流過尾電流。這構(gòu)成功耗(開關(guān)損耗)。

發(fā)明內(nèi)容
本發(fā)明的實施方式提供一種降低開關(guān)損耗的半導(dǎo)體器件。根據(jù)實施方式，半導(dǎo)體器件具備基極層、第二導(dǎo)電型半導(dǎo)體層、第一絕緣膜與第一電極。所述第二導(dǎo)電型半導(dǎo)體層設(shè)置在所述基極層上。所述第一絕緣膜設(shè)置在從所述第二導(dǎo)電型半導(dǎo)體層的表面向所述基極層側(cè)延伸、未到達(dá)所述基極層的多個第一溝槽的內(nèi)壁上。所述第一電極隔著所述第一絕緣膜設(shè)置在所述第一溝槽內(nèi)，并且與所述第二導(dǎo)電型半導(dǎo)體層的表面相接地設(shè)置。所述第二導(dǎo)電型半導(dǎo)體層具有由所述第一溝槽夾持的第1第二導(dǎo)電型區(qū)域和第2第二導(dǎo)電型區(qū)域，所述第2第二導(dǎo)電型區(qū)域設(shè)置在所述第1第二導(dǎo)電型區(qū)域與所述基極層之間以及所述第一溝槽的底部與所述基極層之間，其第二導(dǎo)電型雜質(zhì)量比所述第1第二導(dǎo)電型區(qū)域少。根據(jù)本發(fā)明的實施方式，能夠降低半導(dǎo)體器件的開關(guān)損耗。


圖1 (a)是第一實施方式的半導(dǎo)體器件的模式截面圖，圖1 (b)是相同半導(dǎo)體器件中主要部分的雜質(zhì)濃度分布圖。圖2是關(guān)斷電流特性圖。圖3(a)及圖3(b)是逆向偏壓時的電流-電壓特性圖。圖4是空穴注入效率的模擬結(jié)果。圖5是電子注入效率的模擬結(jié)果。圖6(a)-圖6(e)是第二實施方式的半導(dǎo)體器件的模式圖。圖7是第3實施方式的半導(dǎo)體器件的模式圖。圖8 (a)是圖7中a-a’截面圖，圖8(b)是圖7中b_b’截面圖。圖9是第3實施方式的半導(dǎo)體裝置的變形例的模式圖。圖10(a)及圖10(b)是第4實施方式的半導(dǎo)體器件的模式圖。
5
圖11(a)及圖11(b)是第4實施方式的半導(dǎo)體器件的變形例的模式圖。
具體實施例方式以下，參照附圖，說明實施方式。在下面的實施方式中，將第一導(dǎo)電型設(shè)為N型、將第二導(dǎo)電型設(shè)為P型進(jìn)行說明，但也可是第一導(dǎo)電型為P型，第二導(dǎo)電型為N型。另外，作為半導(dǎo)體，以硅作為示例，但也可使用硅以外的半導(dǎo)體(例如SiC、GaN等化合物半導(dǎo)體)。 另外，各圖中，向相同要素附加相同符號。(第一實施方式)圖1(a)是第一實施方式的半導(dǎo)體器件的模式截面圖。實施方式的半導(dǎo)體器件是縱型器件，該縱型器件在連結(jié)半導(dǎo)體層(或基板)中的一個主面?zhèn)仍O(shè)置的第一電極21與另一個主面?zhèn)仍O(shè)置的第二電極之間的縱向上形成主電流路徑。另外，在實施方式中，設(shè)與半導(dǎo)體層(或基板)的主面大致平行的方向為橫向。根據(jù)實施方式的半導(dǎo)體器件具有二極管構(gòu)造，即在第一電極21與第二電極22之間，設(shè)置有N型半導(dǎo)體層11、N型基極層12與P型半導(dǎo)體層13。基極層12設(shè)置在N型半導(dǎo)體層11上。P型半導(dǎo)體層13設(shè)置在基極層12上。N 型半導(dǎo)體層U設(shè)置在基極層12的設(shè)置P型半導(dǎo)體層13的面的相反側(cè)。P型半導(dǎo)體層13 與N型基極層12進(jìn)行PN接合。在P型半導(dǎo)體層13中形成多個第一溝槽15。第一溝槽15從P型半導(dǎo)體層13的表面向基極層12側(cè)延伸，未到達(dá)基極層12。S卩，第一溝槽15的底部相比P型半導(dǎo)體層13 與基極層12之間的PN結(jié)更靠近P型半導(dǎo)體層13側(cè)。在第一溝槽15的底部與基極層12之間存在P型半導(dǎo)體層13。第一溝槽15例如形成為向紙面進(jìn)深方向延伸的帶狀平面圖案。在第一溝槽15的內(nèi)壁(側(cè)壁及底部)形成第一絕緣膜17。在第一溝槽15內(nèi)隔著第一絕緣膜17設(shè)置第一電極21。第一電極21埋入第一溝槽15內(nèi)，并且還設(shè)置在P型半導(dǎo)體層13的表面上。第一電極21與P型半導(dǎo)體層13的表面歐姆接觸而電連接。在N型半導(dǎo)體層11上形成多個第二溝槽16。第二溝槽16從N型半導(dǎo)體層11的表面向基極層12側(cè)延伸，未到達(dá)基極層12。S卩，第二溝槽16的底部位于N型半導(dǎo)體層11。 在第二溝槽16的底部與基底層12之間存在N型半導(dǎo)體層11。第二溝槽16例如形成為向紙面進(jìn)深方向延伸的帶狀平面圖案。在第二溝槽16的內(nèi)壁(側(cè)壁及底部)形成第二絕緣膜18。在第二溝槽16內(nèi)隔著第二絕緣膜18設(shè)置第二電極22。第二電極22埋入第二溝槽16內(nèi)，并且還設(shè)置在N型半導(dǎo)體層11的表面上。第二電極22與N型半導(dǎo)體層11的表面歐姆接觸而電連接。P型半導(dǎo)體層13具有第一 P型區(qū)域13a與第二 P型區(qū)域13b。第一 P型區(qū)域13a 夾在橫向相鄰的第一溝槽15之間。第二 P型區(qū)域1 存在于第一 P型區(qū)域13a與基極層 12之間、和第一溝槽15的底部與基極層12之間。在第二 P型區(qū)域1 與第一電極21之間設(shè)有第一絕緣膜17，第二 P型區(qū)域1 與第一電極21不相接。N型半導(dǎo)體層11具有第一 N型區(qū)域Ila與第二 N型區(qū)域lib。第一 N型區(qū)域Ila 夾在橫向相鄰的第二溝槽16之間。第二 N型區(qū)域lib存在于第一 N型區(qū)域Ila與基極層 12之間、和第二溝槽16的底部與基極層12之間。在第二 N型區(qū)域lib與第二電極22之間設(shè)有第二絕緣膜18，第二 N型區(qū)域lib與第二電極22不相接。
這里，圖1(b)表示P型半導(dǎo)體層13的縱向(深度方向)的P型雜質(zhì)濃度(atoms/ cm3)的分布、與N型半導(dǎo)體層11的縱向(深度方向)的N型雜質(zhì)濃度(atoms/cm3)的分布。第二 P型區(qū)域13b的P型雜質(zhì)濃度比第一 P型區(qū)域13a的P型雜質(zhì)濃度低。第二 P型區(qū)域13b中的P型雜質(zhì)濃度的峰值比第一 P型區(qū)域13a中的P型雜質(zhì)濃度的峰值小。從抑制空穴的注入效率的觀點看，例如期望第二 P型區(qū)域13b中的P型雜質(zhì)的峰值為5X IO16 (atoms/cm3)以下。另外，第二 P型區(qū)域13b中的P型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的P型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 P型區(qū)域13a中的P型雜質(zhì)濃度的峰值為IO19(atoms/cm3)。另外，第二 P型區(qū)域13b的厚度比第一 P型區(qū)域13a的厚度(第一溝槽15的深度)D1薄。另外，第二 P型區(qū)域1 整體中包含的P型雜質(zhì)量比第一 P型區(qū)域13a整體中包含的P型雜質(zhì)量少。第二 N型區(qū)域lib的N型雜質(zhì)濃度比第一 N型區(qū)域Ila的N型雜質(zhì)濃度低。第二 N型區(qū)域lib中N型雜質(zhì)濃度的峰值比第一 N型區(qū)域Ila中N型雜質(zhì)濃度的峰值小。從抑制電子的注入效率的觀點看，例如期望第二 N型區(qū)域lib中的N型雜質(zhì)的峰值為5X IO"5(atoms/cm3)以下。另外，第二 N型區(qū)域lib中的N型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的N型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 N型區(qū)域Ila中的N型雜質(zhì)濃度的峰值為IO19 (atoms/cm3)。另外，第二 N型區(qū)域lib的厚度比第一 N型區(qū)域Ila的厚度(第二溝槽16的深度)D2薄。另外，第二 N型區(qū)域lib整體中包含的N型雜質(zhì)量比第一 N型區(qū)域Ila整體中包含的N型雜質(zhì)量少?；鶚O層12的N型雜質(zhì)濃度比N型半導(dǎo)體層11的第一 N型區(qū)域Ila的N型雜質(zhì)濃度低。若第一電極21相對第二電極22為高電位，在第一電極21與第二電極22之間施加正向電壓(正向偏壓)，則變?yōu)閷?dǎo)通狀態(tài)。與此相反，若第二電極22相對第一電極21為高電位，在第一電極21與第二電極22之間施加逆向電壓(逆向偏壓)，則變?yōu)榻刂範(fàn)顟B(tài)。例如，若向第一電極21提供正電位，向第二電極22提供OV或負(fù)電位，從而在第一電極21與第二電極22之間施加正向電壓，則從P型半導(dǎo)體層13向基極層12注入空穴，從 N型半導(dǎo)體層11向基極層12注入電子，在第一電極21與第二電極22之間的縱向流過正向電流。第一電極21與P型雜質(zhì)濃度相對高的第一 P型區(qū)域13a相接。因此，得到第一電極21與第一 P型區(qū)域13a的良好歐姆接觸。另一方面，基極層12側(cè)的第二 P型區(qū)域1 相對地P型雜質(zhì)濃度低，含有的P型雜質(zhì)量少。另外，第一 P型區(qū)域13a由第一溝槽15夾持，在第一溝槽15內(nèi)及第一 P型區(qū)域 13a上設(shè)置第一電極21。S卩，第一 P型區(qū)域13a的上表面及側(cè)面由第一電極21包圍。在這種構(gòu)造中，通過使第一溝槽15間的間隔、或第一 P型區(qū)域13a的寬度Wl變細(xì)微，能使第一電極21的電位影響到第一 P型區(qū)域13a中寬度方向的整體。即，能使第一電極21的電位影響到第一 P型區(qū)域13a中基極層12側(cè)的端部。因此，第一 P型區(qū)域13a的縱向不產(chǎn)生電位差，或縱向的電位差非常小。
由此，在施加了正向偏壓的導(dǎo)通狀態(tài)下，限制第一P型區(qū)域13a中縱向的空穴的移動，基本上不從第一 P型區(qū)域13a向基極層12注入空穴?；蛘?，從第一 P型區(qū)域13a注入基極層12的空穴非常少。因此，當(dāng)導(dǎo)通狀態(tài)時，從第二 P型區(qū)域13b向基極層12注入空穴。第二 P型區(qū)域 13b比第一 P型區(qū)域13a含有的P型雜質(zhì)量少。因此，能降低空穴向基極層12的注入效率， 能減少剛剛關(guān)斷后殘留在基極層12中的空穴。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。另外，已知如下技術(shù)，即通過向基極層12導(dǎo)入例如質(zhì)子(proton)等壽命抑制因數(shù) (lifetime killer)，而誘發(fā)作為空穴再結(jié)合中心而發(fā)揮作用的缺陷，進(jìn)行注入基極層12的空穴的壽命控制。但是，壽命抑制因數(shù)的導(dǎo)入與截止?fàn)顟B(tài)下泄漏電流的增加相關(guān)聯(lián)。在實施方式中，不向基極層12導(dǎo)入壽命抑制因數(shù)，通過P型半導(dǎo)體層13中的雜質(zhì)量控制和形成第一溝槽15得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。該泄漏電流存在溫度依賴性，存在越是高溫、泄漏電流越大的傾向。在實施方式中，因為能降低該泄漏電流，所以能在更高溫度下動作。若第一溝槽15間的間隔、或第一 P型區(qū)域13a的寬度Wl大，則難以使第一電極21 的電位影響到第一 P型區(qū)域13a的寬度方向的整體。因此，期望第一 P型區(qū)域13a的寬度 Wl為1(μ )以下。第二電極22與N型雜質(zhì)濃度相對高的第一 N型區(qū)域Ila相接。因此，得到第二電極22與第一 N型區(qū)域Ila的良好歐姆接觸。另一方面，基極層12側(cè)的第二 N型區(qū)域lib的N型雜質(zhì)濃度相對低，含有的N型雜質(zhì)量少。另外，第一 N型區(qū)域Ila由第二溝槽16夾持，在第二溝槽16內(nèi)及第一 N型區(qū)域 Ila上設(shè)置第二電極22。即，第一 N型區(qū)域Ila的上表面及側(cè)面由第二電極22包圍。在這種構(gòu)造中，通過使第二溝槽16間的間隔、或第一 N型區(qū)域Ila的寬度W2變細(xì)微，能使第二電極22的電位影響到第一 N型區(qū)域Ila中寬度方向的整體。即，能使第二電極22的電位影響到第一 N型區(qū)域Ila中基極層12側(cè)的端部。因此，第一 N型區(qū)域Ila的縱向不產(chǎn)生電位差，或縱向的電位差非常小。由此，在施加了正向偏壓的導(dǎo)通狀態(tài)下，限制第一 N型區(qū)域Ila中縱向電子的移動，基本上不從第一 N型區(qū)域Ila向基極層12注入電子?；蛘撸瑥牡谝?N型區(qū)域Ila注入基極層12的電子非常少。因此，當(dāng)導(dǎo)通狀態(tài)時，從第二 N型區(qū)域lib向基極層12注入電子。第二 N型區(qū)域 lib比第一 N型區(qū)域Ila含有的N型雜質(zhì)量少。因此，能降低電子向基極層12的注入效率， 能減少剛剛關(guān)斷后殘留在基極層12中的電子。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。另外，在實施方式中，不向基極層12導(dǎo)入壽命抑制因數(shù)，通過N型半導(dǎo)體層11中的雜質(zhì)量控制和形成第二溝槽16得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。該泄漏電流存在溫度依賴性，存在越是高溫、泄漏電流越大的傾向。在實施方式中，因為能降低該泄漏電流，所以能在更高溫度下動作。若第二溝槽16間的間隔、或第一 N型區(qū)域Ila的寬度W2大，則難以使第二電極22 的電位影響到第一 N型區(qū)域Ila的寬度方向的整體。因此，期望第一 N型區(qū)域Ila的寬度 W2為1(μπι)以下。圖2示出關(guān)斷電流特性的模擬解析結(jié)果。橫軸表示時間(秒)，左側(cè)縱軸表示逆向電壓Vd (V)，右側(cè)縱軸表示電流㈧。電流Il表示比較例器件的關(guān)斷電流。該比較例的器件是如下器件，即在上述實施方式的構(gòu)造中，不設(shè)置溝槽15、16、絕緣膜17、18，使P型半導(dǎo)體層13及N型半導(dǎo)體層11各自的雜質(zhì)濃度在縱向上大致均勻分布。并且，在比較例器件中，將壽命抑制因數(shù)導(dǎo)入基極層 12中進(jìn)行載流子的壽命控制。電流12表示具有上述實施方式構(gòu)造的器件的關(guān)斷電流。在該構(gòu)造中，將第一溝槽 15間的間隔、或第一 P型區(qū)域13a的寬度Wl設(shè)計成1 ( μ m)。將第二溝槽16間的間隔、或第二 N型區(qū)域Ila的寬度W2設(shè)計成1 ( μ m)。根據(jù)圖2的結(jié)果，實施方式的關(guān)斷電流12的峰值為比較例關(guān)斷電流Il的峰值的約3/8。因此，實施方式與比較例相比，關(guān)斷時功耗小。圖3(a)表示將所述比較例的器件與實施方式的器件的施加逆向電壓時的電流-電壓特性進(jìn)行比較的模擬解析結(jié)果。橫軸表示逆向電壓(V)，縱軸表示電流(A)。另外， 圖3(b)示出圖3(a)的曲線中一部分區(qū)域的放大圖。a表示比較例的電流-電壓特性，b表示實施方式的電流-電壓特性。根據(jù)圖3 (a)、圖3 (b)的結(jié)果，實施方式與比較例相比，其逆向偏壓時的泄漏電流小。例如，在300(V)下，實施方式的泄漏電流是比較例的泄漏電流的約1/200。圖4表示根據(jù)實施方式的半導(dǎo)體器件中的空穴注入效率的模擬結(jié)果。橫軸表示第一溝槽15間的間隔Wl相對第一溝槽15的深度Dl的比(W1/D1)?？v軸表示由Yh = Jh/(Jh+Jn)表示的空穴的注入效率Yh。Jh是導(dǎo)通時從P型半導(dǎo)體層13流向基極層12的空穴電流，Jn表示導(dǎo)通時從基極層12流向P型半導(dǎo)體層13 的電子電流。只要0. 25 < γ h < 0. 9，則可知在導(dǎo)通狀態(tài)下得到充分的正向電流，并且能抑制關(guān)斷時的逆向電流。因此，期望將W1/D1設(shè)計在0. 05 < W1/D1 < 1. 2的范圍內(nèi)。圖5表示根據(jù)實施方式的半導(dǎo)體器件中的電子注入效率的模擬結(jié)果。橫軸表示第二溝槽16間的間隔W2相對第二溝槽16的深度D2的比(W2/D2)?？v軸表示由Ye = Je/(Jp+Je)表示的電子的注入效率Ye。Je是導(dǎo)通時從N型半導(dǎo)體層11流向基極層12的電子電流，Jp表示導(dǎo)通時從基極層12流向N型半導(dǎo)體層11 的空穴電流。 只要0. 75 < γ e < 0. 9，則可知在導(dǎo)通狀態(tài)下得到充分的正向電流，并且能抑制關(guān)斷時的逆向電流。因此，期望將W2/D2設(shè)計在0. 05 < W2/D2 < 1的范圍內(nèi)。
若向第一電極21與第二電極22間施加逆向電壓，則耗盡層從P型半導(dǎo)體層13與基極層12的PN結(jié)開始擴(kuò)展。此時，由于第一溝槽15所夾持的第一 P型區(qū)域13a的寬度Wl 窄，或縱橫比(厚度Dl相對寬度Wl的比)大，所以耗盡層在第一 P型區(qū)域13a進(jìn)行夾斷 (pinch-off)。并且，第一 P型區(qū)域13a的雜質(zhì)濃度較高，所以抑制第一 P型區(qū)域13a中耗
9盡層的伸展。因此，耗盡層未到達(dá)第一電極21。另外，由于第二溝槽16所夾持的第一 N型區(qū)域Ila的寬度W2窄，或縱橫比(厚度 D2相對寬度W2的比)大，所以耗盡層在第一 N型區(qū)域Ila進(jìn)行夾斷。并且，第一 N型區(qū)域 Ila的雜質(zhì)濃度較高，所以抑制第一 N型區(qū)域Ila中耗盡層的伸展。因此，耗盡層未到達(dá)第二電極22。由此，能在截止?fàn)顟B(tài)下實現(xiàn)高耐壓。P型半導(dǎo)體層13例如能通過利用離子注入法、向基極層12的一個主面?zhèn)葘?dǎo)入P型雜質(zhì)來形成。在形成第一溝槽15之前，向基極層12的一個表面?zhèn)葘?dǎo)入P型雜質(zhì)，形成具有圖 1 (b)所示雜質(zhì)濃度分布的P型半導(dǎo)體層13。P型半導(dǎo)體層13與基極層12的交界附近形成為在面方向的整體上雜質(zhì)濃度相對低。之后，例如利用反應(yīng)離子刻蝕(Reactive Ion Kching，RIE)法來形成第一溝槽 15。之后，在第一溝槽15的底部及側(cè)壁形成第一絕緣膜17，并在第一溝槽15內(nèi)埋入第一電極21?；蛘?，也可在基極層12的一個表面?zhèn)刃纬傻谝粶喜?5之后，進(jìn)行P型雜質(zhì)的注入。此時，由第一溝槽15夾持的部分的雜質(zhì)濃度相對高。在形成該高雜質(zhì)濃度區(qū)域的離子注入時，第一溝槽15的底部由掩膜覆蓋。第一溝槽15的底部之下的部分的雜質(zhì)濃度相對低。在形成該低雜質(zhì)濃度區(qū)域的離子注入時，由第一溝槽15夾持的部分的上表面由掩膜覆
至
ΓΤΠ ο同樣地，N型半導(dǎo)體層11能通過利用離子注入法、向基極層12的另一個主面?zhèn)葘?dǎo)入N型雜質(zhì)來形成。在形成第二溝槽16之前，向基極層12的另一個表面?zhèn)葘?dǎo)入N型雜質(zhì)，形成具有圖 1(b)所示雜質(zhì)濃度分布的N型半導(dǎo)體層11。N型半導(dǎo)體層11與基極層12的交界附近形成為在面方向整體上雜質(zhì)濃度相對低。之后，例如利用RIE法來形成第二溝槽16。之后，在第二溝槽16的底部及側(cè)壁形成第二絕緣膜18，并在第二溝槽16內(nèi)埋入第二電極22。或者，也可在基極層12的另一個表面?zhèn)刃纬傻诙喜?6之后，進(jìn)行N型雜質(zhì)的注入。此時，由第二溝槽16夾持的部分的雜質(zhì)濃度相對高。在形成該高雜質(zhì)濃度區(qū)域的離子注入時，第二溝槽16的底部由掩膜覆蓋。第二溝槽16的底部之下的部分的雜質(zhì)濃度相對低。在形成該低雜質(zhì)濃度區(qū)域的離子注入時，由第二溝槽16夾持的部分的上表面由掩膜覆
至
ΓΤΠ ο(第二實施方式)圖6(b)是第二實施方式的半導(dǎo)體器件的模式平面圖。圖6(b)所示的要素在紙面上下方向上重復(fù)形成多個。圖6 (c)是圖6 (b)中的A-A截面圖。圖6 (d)是圖6 (b)中的B-B截面圖。圖6 (e)是圖6 (b)中的C-C截面圖。第二實施方式的半導(dǎo)體器件具有在半導(dǎo)體層(或基板)61上隔著絕緣層62而設(shè)有半導(dǎo)體層的SOI (Silicon On hsulator，絕緣體上硅)構(gòu)造。絕緣層62例如是氧化硅層。在絕緣層62上設(shè)置第一電極41與第二電極42。第二實施方式的半導(dǎo)體器件是橫型器件，該橫型器件在連結(jié)這些第一電極41與第二電極42間的橫向上形成主電流路徑。在第一電極41與第二電極42之間，設(shè)置包含N型半導(dǎo)體層31、N型基極層32與 P型半導(dǎo)體層33的二極管構(gòu)造。N型半導(dǎo)體層31、基極層32和P型半導(dǎo)體層33設(shè)置在絕緣層62上。基極層32 與P型半導(dǎo)體層33在絕緣層62上鄰接，并進(jìn)行PN接合。N型半導(dǎo)體層31在P型半導(dǎo)體層 33相反側(cè)鄰接于基極層32。在P型半導(dǎo)體層33中形成多個第一溝槽35。第一溝槽35從P型半導(dǎo)體層33的表面到達(dá)絕緣層62。另外，第一溝槽35從P型半導(dǎo)體層33的端部向基極層32側(cè)延伸，未到達(dá)基極層32。第一溝槽35的基極層32側(cè)端部與P型半導(dǎo)體層33與基極層32的PN結(jié)相比，位于更靠近P型半導(dǎo)體層33側(cè)。在第一溝槽35的側(cè)壁形成第一絕緣膜37。在第一溝槽35內(nèi)隔著第一絕緣膜37 設(shè)置第一電極41。第一電極41埋入第一溝槽35內(nèi)，并且還設(shè)置在P型半導(dǎo)體層33的端部。第一電極41與P型半導(dǎo)體層33的端部歐姆接觸而電連接。在N型半導(dǎo)體層31中形成多個第二溝槽36。第二溝槽36從N型半導(dǎo)體層31的表面到達(dá)絕緣層62。另外，第二溝槽36從N型半導(dǎo)體層31的端部向基極層32側(cè)延伸，未到達(dá)基極層32。第二溝槽36的基極層32側(cè)的端部位于N型半導(dǎo)體層31。在第二溝槽36的側(cè)壁形成第二絕緣膜38。在第二溝槽36內(nèi)隔著第二絕緣膜38 設(shè)置第二電極42。第二電極42埋入第二溝槽36內(nèi)，并且還設(shè)置在N型半導(dǎo)體層31的端部。第二電極42與N型半導(dǎo)體層31的端部歐姆接觸而電連接。P型半導(dǎo)體層33具有第一 P型區(qū)域33a與第二 P型區(qū)域33b。第一 P型區(qū)域33a 夾在相鄰的第一溝槽35之間。第二 P型區(qū)域3 存在于第一 P型區(qū)域33a與基極層32之間、和第一溝槽35的基極層32側(cè)的端部與基極層32之間。N型半導(dǎo)體層31具有第一 N型區(qū)域31a與第二 N型區(qū)域31b。第一 N型區(qū)域31a 夾在相鄰的第二溝槽36之間。第二 N型區(qū)域31b存在于第一 N型區(qū)域31a與基極層32之間、和第二溝槽36的基極層32側(cè)的端部與基極層32之間。這里，圖6 (a)表示P型半導(dǎo)體層33的橫向P型雜質(zhì)濃度(atoms/cm3)的分布、與 N型半導(dǎo)體層31的橫向N型雜質(zhì)濃度(atoms/cm3)的分布。第二 P型區(qū)域33b的P型雜質(zhì)濃度比第一 P型區(qū)域33a的P型雜質(zhì)濃度低。第二 P型區(qū)域33b中的P型雜質(zhì)濃度的峰值比第一 P型區(qū)域33a中的P型雜質(zhì)濃度的峰值小。從抑制空穴的注入效率的觀點看，例如期望第二 P型區(qū)域33b中的P型雜質(zhì)的峰值為5X IO16 (atoms/cm3)以下。另外，第二 P型區(qū)域33b中的P型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的P型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 P型區(qū)域33a中的P型雜質(zhì)濃度的峰值為IO19(atoms/cm3)。另外，第二 P型區(qū)域33b的長度比第一 P型區(qū)域33a的長度(第一溝槽35的長度)D3短。另外，第二 P型區(qū)域3 整體中包含的P型雜質(zhì)量比第一 P型區(qū)域33a整體中包含的P型雜質(zhì)量少。第二 N型區(qū)域31b的N型雜質(zhì)濃度比第一 N型區(qū)域31a的N型雜質(zhì)濃度低。第二 N型區(qū)域31b中N型雜質(zhì)濃度的峰值比第一 N型區(qū)域31a中N型雜質(zhì)濃度的峰值小。從抑制電子的注入效率的觀點看，例如期望第二 N型區(qū)域31b中的N型雜質(zhì)的峰值為5X IO16 (atoms/cm3)以下。另外，第二 N型區(qū)域31b中的N型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的N型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 N型區(qū)域31a中的N型雜質(zhì)濃度的峰值為IO19 (atoms/cm3)。另外，第二 N型區(qū)域31b的長度比第一 N型區(qū)域31a的長度(第二溝槽36的長度)D4短。另外，第二 N型區(qū)域31b整體中包含的N型雜質(zhì)量比第一 N型區(qū)域31a整體中包含的N型雜質(zhì)量少?；鶚O層32的N型雜質(zhì)濃度比N型半導(dǎo)體層31的第一 N型區(qū)域31a的N型雜質(zhì)濃度低。若第一電極41相對第二電極42為高電位，在第一電極41與第二電極42之間施加正向電壓(正向偏壓)，則變?yōu)閷?dǎo)通狀態(tài)。與此相反，若第二電極42相對第一電極41為高電位，在第一電極41與第二電極42之間施加逆向電壓(逆向偏壓)，則變?yōu)榻刂範(fàn)顟B(tài)。例如，若向第一電極41提供正電位，向第二電極42提供OV或負(fù)電位，在第一電極 41與第二電極42之間施加正向電壓，則從P型半導(dǎo)體層33向基極層32注入空穴，從N型半導(dǎo)體層31向基極層32注入電子，在第一電極41與第二電極42之間的縱向上流過正向電流。第一電極41與P型雜質(zhì)濃度相對高的第一 P型區(qū)域33a相接。因此，得到第一電極41與第一 P型區(qū)域33a的良好歐姆接觸。另一方面，基極層32的第二 P型區(qū)域3 相對地P型雜質(zhì)濃度低，含有的P型雜質(zhì)量少。另外，第一 P型區(qū)域33a由第一溝槽35夾持，在第一溝槽35內(nèi)及第一 P型區(qū)域 33a的端部設(shè)置第一電極41。S卩，第一 P型區(qū)域33a的端部及側(cè)面由第一電極41包圍。在這種構(gòu)造中，通過使第一溝槽35間的間隔、或第一 P型區(qū)域33a的寬度W3變細(xì)微，能使第一電極41的電位影響到第一 P型區(qū)域33a中寬度方向的整體。即，能使第一電極41的電位影響到第一 P型區(qū)域33a中基極層32側(cè)的端部。因此，在第一 P型區(qū)域33a 的長度方向不產(chǎn)生電位差，或長度方向的電位差非常小。由此，在施加正向偏壓的導(dǎo)通狀態(tài)下，限制第一 P型區(qū)域33a中長度方向上的空穴的移動，基本上不從第一 P型區(qū)域33a向基極層32注入空穴?；蛘?，從第一 P型區(qū)域33a 注入基極層32的空穴非常少。因此，當(dāng)導(dǎo)通狀態(tài)時，從第二 P型區(qū)域33b向基極層32注入空穴。第二 P型區(qū)域 33b與第一 P型區(qū)域33a相比，含有的P型雜質(zhì)量少。因此，能降低空穴向基極層32的注入效率，能減少剛剛關(guān)斷后殘留在基極層32中的空穴。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。在第二實施方式中，也不向基極層32導(dǎo)入壽命抑制因數(shù)，通過P型半導(dǎo)體層33中的雜質(zhì)量控制和形成第一溝槽35得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。因為能降低泄漏電流，所以能在更高溫度下動作。若第一溝槽35間的間隔、或第一 P型區(qū)域33a的寬度W3大，則難以使第一電極41 的電位影響到第一 P型區(qū)域33a的寬度方向的整體。因此，期望第一 P型區(qū)域33a的寬度 W3為1(μ )以下。
第二電極42與N型雜質(zhì)濃度相對高的第一 N型區(qū)域31a相接。因此，得到第二電極42與第一 N型區(qū)域31a的良好歐姆接觸。另一方面，基極層32側(cè)的第二 N型區(qū)域31b的N型雜質(zhì)濃度相對低，含有的N型雜質(zhì)量少。另外，第一 N型區(qū)域31a由第二溝槽36夾持，在第二溝槽36內(nèi)及第一 N型區(qū)域 31a的端部設(shè)置第二電極42。S卩，第一 N型區(qū)域31a的端部及側(cè)面由第二電極42包圍。在這種構(gòu)造中，通過使第二溝槽36間的間隔、或第一 N型區(qū)域3Ia的寬度W4變細(xì)微，能使第二電極42的電位影響到第一 N型區(qū)域31a中寬度方向的整體。即，能使第二電極42的電位影響到第一 N型區(qū)域31a中基極層32側(cè)的端部。因此，在第一 N型區(qū)域31a 的長度方向不產(chǎn)生電位差，或長度方向的電位差非常小。由此，在施加正向偏壓的導(dǎo)通狀態(tài)下，限制第一 N型區(qū)域31a中長度方向上的電子的移動，基本上不從第一 N型區(qū)域31a向基極層32注入電子?；蛘?，從第一 N型區(qū)域31a 注入基極層32的電子非常少。因此，當(dāng)導(dǎo)通狀態(tài)時，從第二 N型區(qū)域31b向基極層32注入電子。第二 N型區(qū)域 31b與第一 N型區(qū)域31a相比，含有的N型雜質(zhì)量少。因此，能降低電子向基極層32的注入效率，能減少剛剛關(guān)斷后殘留在基極層32中的電子。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。另外，不向基極層32導(dǎo)入壽命抑制因數(shù)，通過N型半導(dǎo)體層31中的雜質(zhì)量控制和形成第二溝槽36得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。另外，因為能降低泄漏電流，所以能在更高溫度下動作。若第二溝槽36間的間隔、或第一 N型區(qū)域31a的寬度W4大，則難以使第二電極42 的電位影響到第一 N型區(qū)域31a的寬度方向的整體。因此，期望第一 N型區(qū)域31a的寬度 W4為1(μ )以下。若向第一電極41與第二電極42間施加逆向電壓，則耗盡層從P型半導(dǎo)體層33與基極層32的PN結(jié)開始擴(kuò)展。此時，由于第一溝槽35所夾持的第一 P型區(qū)域33a的寬度W3 窄，或長度D3相對寬度W3之比大，所以耗盡層在第一 P型區(qū)域33a進(jìn)行夾斷。并且，第一 P型區(qū)域33a的雜質(zhì)濃度較高，所以抑制第一 P型區(qū)域33a中耗盡層的伸展。因此，耗盡層未到達(dá)第一電極41。另外，由于第二溝槽36所夾持的第一 N型區(qū)域31a的寬度W4窄，或長度D4相對寬度W4的比大，所以耗盡層在第一 N型區(qū)域31a進(jìn)行夾斷。并且，第一 N型區(qū)域31a的雜質(zhì)濃度較高，所以抑制第一 N型區(qū)域31a中耗盡層的伸展。因此，耗盡層未到達(dá)第二電極42。 由此，能在截止?fàn)顟B(tài)下實現(xiàn)高耐壓。P型半導(dǎo)體層33能在形成第一溝槽35之前，通過使用未圖示的掩膜的離子注入法來形成。N型半導(dǎo)體層31也能在形成第二溝槽36之前，通過使用未圖示的掩膜的離子注入法來形成。在第二實施方式中，在半導(dǎo)體層的橫向形成圖6(a)所示的雜質(zhì)濃度分布。這比控制半導(dǎo)體層深度方向的雜質(zhì)濃度分布的情況容易。(第3實施方式)
13
圖7是第3實施方式的半導(dǎo)體器件的模式。圖8 (a)表示圖7中a_a’截面，圖8(b)表示圖7中b_b，截面。第3實施方式的半導(dǎo)體器件是橫型器件，該橫型器件在連結(jié)半導(dǎo)體層(或基板) 中的一個主面?zhèn)仍O(shè)置的第一電極71與相同主面?zhèn)仍O(shè)置的第二電極72間的橫向上形成主電流路徑。在P+型或N+型基板81上，設(shè)置N—型基極層77。在基極層77中的相同表面?zhèn)?，有選擇地分離地設(shè)置P型半導(dǎo)體層73與N型半導(dǎo)體層74。如圖8(a)所示，在P型半導(dǎo)體層73中形成多個第一溝槽75。第一溝槽75未到達(dá)基極層77。即，第一溝槽75的底部與P型半導(dǎo)體層73與基極層77的PN結(jié)相比，位于更靠近P型半導(dǎo)體層73側(cè)。在第一溝槽75的底部與基極層77之間存在P型半導(dǎo)體層73。在第一溝槽75的內(nèi)壁(側(cè)壁及底部)形成第一絕緣膜78。在第一溝槽75內(nèi)隔著第一絕緣膜78設(shè)置第一電極71。第一電極71埋入第一溝槽75內(nèi)，并且還設(shè)置在P型半導(dǎo)體層73的表面上。第一電極71與P型半導(dǎo)體層73的表面歐姆接觸而電連接。如圖8(b)所示，在N型半導(dǎo)體層74中形成多個第二溝槽76。第二溝槽76未到達(dá)基極層77。即，第二溝槽76的底部位于N型半導(dǎo)體層74。第二溝槽76的底部與基極層 77之間存在N型半導(dǎo)體層74。在第二溝槽76的內(nèi)壁(側(cè)壁及底部)形成第二絕緣膜79。在第二溝槽76內(nèi)隔著第二絕緣膜79設(shè)置第二電極72。第二電極72埋入第二溝槽76內(nèi)，并且還設(shè)置在N型半導(dǎo)體層74的表面上。第二電極72與N型半導(dǎo)體層74的表面歐姆接觸而電連接。P型半導(dǎo)體層73具有第一 P型區(qū)域73a與第二 P型區(qū)域73b。第一 P型區(qū)域73a 夾在相鄰的第一溝槽75之間。第二 P型區(qū)域7 存在于第一 P型區(qū)域73a與基極層77之間、和第一溝槽75的底部與基極層77之間。在第二 P型區(qū)域7 與第一電極71之間設(shè)置第一絕緣膜78，第二 P型區(qū)域7 與第一電極71不相接。N型半導(dǎo)體層74具有第一 N型區(qū)域7 與第二 N型區(qū)域74b。第一 N型區(qū)域7 夾在相鄰的第二溝槽76之間。第二 N型區(qū)域74b存在于第一 N型區(qū)域7 與基極層77之間、和第二溝槽76的底部與基極層77之間。在第二 N型區(qū)域74b與第二電極72之間設(shè)置第二絕緣膜79，第二 N型區(qū)域74b與第二電極72不相接。與上述實施方式一樣，第二 P型區(qū)域73b的P型雜質(zhì)濃度比第一 P型區(qū)域73a的 P型雜質(zhì)濃度低。第二 P型區(qū)域73b中的P型雜質(zhì)濃度的峰值比第一 P型區(qū)域73a中的P 型雜質(zhì)濃度的峰值小。從抑制空穴的注入效率的觀點看，例如期望第二 P型區(qū)域73b中的P型雜質(zhì)的峰值為5X IO16 (atoms/cm3)以下。另外，第二 P型區(qū)域73b中的P型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的P型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 P型區(qū)域73a中的P型雜質(zhì)濃度的峰值為IO19(atoms/cm3)。另外，第二 P型區(qū)域73b的厚度比第一溝槽75的深度小。另外，第二 P型區(qū)域7 整體中包含的P型雜質(zhì)量比第一 P型區(qū)域73a整體中包含的P型雜質(zhì)量少。第二 N型區(qū)域74b的N型雜質(zhì)濃度比第一 N型區(qū)域74a的N型雜質(zhì)濃度低。第二 N型區(qū)域74b中N型雜質(zhì)濃度的峰值比第一 N型區(qū)域74a中N型雜質(zhì)濃度的峰值小。
從抑制電子的注入效率的觀點看，例如期望第二 N型區(qū)域74b中的N型雜質(zhì)的峰值為5X IO16 (atoms/cm3)以下。另外，第二 N型區(qū)域74b中的N型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的N型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 N型區(qū)域74a中的N型雜質(zhì)濃度的峰值為IO19 (atoms/cm3)。另外，第二 N型區(qū)域74b的厚度比第二溝槽76的深度小。第二 N型區(qū)域74b整體中包含的N型雜質(zhì)量比第一 N型區(qū)域7 整體中包含的N型雜質(zhì)量少。基極層77的N型雜質(zhì)濃度比N型半導(dǎo)體層74的第一 N型區(qū)域74a的N型雜質(zhì)濃度低。在第一溝槽75上，夾持第一 P型區(qū)域73a的上部側(cè)面地設(shè)置絕緣膜82 (圖7)。同樣，在第二溝槽76上，夾持第一 N型區(qū)域74a的上部側(cè)面地設(shè)置絕緣膜83 (圖7)。另外，在基板81的背面設(shè)置背面電極80。背面電極80在固定基板81的電位的情況下，設(shè)定成OV或與第一電極71相同的電位。不限于此，在不同情況下，背面電極80能設(shè)定為與第二電極72相同的電位、其他任意電位。在第3實施方式的半導(dǎo)體器件中，若第一電極71相對第二電極72為高電位，在第一電極71與第二電極72之間施加正向電壓(正向偏壓)，則變?yōu)閷?dǎo)通狀態(tài)。與此相反，若第二電極72相對第一電極71為高電位，在第一電極71與第二電極72之間施加逆向電壓 (逆向偏壓)，則變?yōu)榻刂範(fàn)顟B(tài)。若施加正向偏壓，則從P型半導(dǎo)體層73向基極層77注入空穴，從N型半導(dǎo)體層74 向基極層77注入電子，在第一電極71與第二電極72之間流過正向電流。第一電極71與P型雜質(zhì)濃度相對高的第一 P型區(qū)域73a相接。因此，得到第一電極71與第一 P型區(qū)域73a的良好歐姆接觸。另一方面，基極層77側(cè)的第二 P型區(qū)域7 相對地P型雜質(zhì)濃度低，含有的P型雜質(zhì)量少。另外，第一 P型區(qū)域73a由第一溝槽75夾持，在第一溝槽75內(nèi)及第一 P型區(qū)域 73a上設(shè)置第一電極71。S卩，第一 P型區(qū)域73a的上表面及側(cè)面由第一電極71包圍。在這種構(gòu)造中，通過使第一溝槽75間的間隔變窄(設(shè)為Iym以下)，能使第一電極71的電位影響到第一 P型區(qū)域73a中寬度方向的整體。因此，在第一 P型區(qū)域73a的縱向上不產(chǎn)生電位差，或縱向的電位差非常小。由此，在施加正向偏壓的導(dǎo)通狀態(tài)下，限制第一 P型區(qū)域73a中縱向上的空穴的移動，基本上不從第一 P型區(qū)域73a向基極層77注入空穴?；蛘?，從第一 P型區(qū)域73a注入基極層77的空穴非常少。因此，當(dāng)導(dǎo)通狀態(tài)時，從第二 P型區(qū)域73b向基極層77注入空穴。第二 P型區(qū)域 73b與第一 P型區(qū)域73a相比，含有的P型雜質(zhì)量少。因此，能降低空穴向基極層77的注入效率，能減少剛剛關(guān)斷后殘留在基極層77中的空穴。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。在第3實施方式中，也不向基極層77導(dǎo)入壽命抑制因數(shù)，通過P型半導(dǎo)體層73中的雜質(zhì)量控制和形成第一溝槽75得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。該泄漏電流存在溫度依賴性，存在越是高溫、泄漏電流越大的傾向。在第3實施方式中，因為能降低該泄漏電流，所以能在更高溫度下動作。另一方面，第二電極72與N型雜質(zhì)濃度相對高的第一 N型區(qū)域7 相接。因此， 得到第二電極72與第一 N型區(qū)域74a的良好歐姆接觸?；鶚O層77側(cè)的第二 N型區(qū)域74b的N型雜質(zhì)濃度相對低，含有的N型雜質(zhì)量少。另外，第一 N型區(qū)域74a由第二溝槽76夾持，在第二溝槽76內(nèi)及第一 N型區(qū)域 74a上設(shè)置第二電極72。S卩，第一 N型區(qū)域74a的上表面及側(cè)面由第二電極72包圍。在這種構(gòu)造中，通過使第二溝槽76間的間隔變窄(設(shè)為Iym以下)，能使第二電極72的電位影響到第一 N型區(qū)域7 中寬度方向的整體。因此，在第一 N型區(qū)域7 的縱向上不產(chǎn)生電位差，或縱向的電位差非常小。由此，在施加正向偏壓的導(dǎo)通狀態(tài)下，限制第一 N型區(qū)域7 中縱向上的電子的移動，基本上不從第一 N型區(qū)域74a向基極層77注入電子?；蛘?，從第一 N型區(qū)域7 注入基極層77的電子非常少。因此，當(dāng)導(dǎo)通狀態(tài)時，從第二 N型區(qū)域74b向基極層77注入電子。第二 N型區(qū)域 74b與第一 N型區(qū)域7 相比，含有的N型雜質(zhì)量少。因此，能降低電子向基極層77的注入效率，能減少剛剛關(guān)斷后殘留在基極層77中的電子。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。在第3實施方式中，也不向基極層77導(dǎo)入壽命抑制因數(shù)，通過N型半導(dǎo)體層74中的雜質(zhì)量控制和形成第二溝槽76得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。該泄漏電流存在溫度依賴性，存在越是高溫、泄漏電流越大的傾向。在第3實施方式中，因為能降低該泄漏電流，所以能在更高溫度下動作。另外，對于第3實施方式的構(gòu)造，也適用參照圖4、圖5說明的模擬解析結(jié)果。另外，在圖7、圖8的實施方式中，如圖9所示，也可形成，在基板91上隔著絕緣層 92而設(shè)置基極層77的所謂SOI。設(shè)置于基板91的背面的背面電極90，在固定基板91的電位的情況下，設(shè)定成OV或與相接于第一 P型區(qū)域73a的電極相同的電位。不限于此，在不同情況下，背面電極90能設(shè)定為與第一 N型區(qū)域7 相接的電極相同的電位、其他任意電位。(第4實施方式)圖10(a)是第4實施方式的半導(dǎo)體器件的模式圖。第4實施方式的半導(dǎo)體器件具有設(shè)置在共通的基板或半導(dǎo)體層上的晶體管單元 IOa與二極管單元20a。晶體管單元IOa及二極管單元20a具有N型基極層12、第一電極23與第二電極 24，作為它們共通的要素。N型基極層12具有第一面和其相反側(cè)的第二面，在第一面?zhèn)仍O(shè)置第一電極23，在第二面?zhèn)仍O(shè)置第二電極24。晶體管單元IOa及二極管單元20a均是縱型器件，該縱型器件在連結(jié)第一電極23 與第二電極M之間的縱向上形成主電流路徑。晶體管單元IOa及二極管單元20a在第一電極23與第二電極M之間并聯(lián)地電連接。晶體管單元IOa及二極管單元20a例如與感應(yīng)性電阻連接。晶體管單元IOa用作按照提供給柵極電極57的柵極電位來進(jìn)行開關(guān)的開關(guān)元件。二極管單元20a用作流過由感應(yīng)性電阻中積累的能量產(chǎn)生的回流電流的續(xù)流二極管(free wheel diode)?；蛘撸O管單元20a用作流過沖擊電流的保護(hù)元件。晶體管單元IOa例如是溝槽柵構(gòu)造的縱型IGBT (Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)。S卩，晶體管單元IOa具有作為集電極層發(fā)揮作用的P型半導(dǎo)體層51、N型半導(dǎo)體層52、N型基極層12、P型基極層53、作為發(fā)射極區(qū)域發(fā)揮作用的N型半導(dǎo)體區(qū)域54、P型接觸區(qū)域55與溝槽柵56。P型半導(dǎo)體層51設(shè)置在第二電極M上。N型半導(dǎo)體層52設(shè)置在P型半導(dǎo)體層51 上。N型基極層12設(shè)置在N型半導(dǎo)體層52上。P型基極層53設(shè)置在N型基極層12上。N 型半導(dǎo)體區(qū)域M及P型接觸區(qū)域55有選擇地設(shè)置在P型基極層53上。N型半導(dǎo)體區(qū)域M的N型雜質(zhì)濃度比N型基極層12高。P型接觸區(qū)域55的P型雜質(zhì)濃度比P型基極層53高。N型半導(dǎo)體區(qū)域M及P型接觸區(qū)域55例如在平面視圖中沿溝槽柵56延伸的方向交互布局。在N型半導(dǎo)體區(qū)域M的上表面及側(cè)面設(shè)置第一電極23，N型半導(dǎo)體區(qū)域M的上表面及側(cè)面與第一電極23歐姆接觸。還在P型接觸區(qū)域55的上表面及側(cè)面設(shè)置第一電極 23，P型接觸區(qū)域55的上表面及側(cè)面與第一電極23歐姆接觸。溝槽柵56具有柵極溝槽59、柵極絕緣膜58與柵極電極57。柵極溝槽59貫通相鄰的N型半導(dǎo)體區(qū)域M與N型半導(dǎo)體區(qū)域M之間的部分之下的P型基極層53，到達(dá)N型基極層12。在柵極溝槽59的側(cè)壁及底部設(shè)置柵極絕緣膜58。 在柵極溝槽59內(nèi)的柵極絕緣膜58的內(nèi)側(cè)設(shè)置柵極電極57。柵極電極57隔著柵極絕緣膜 58與P型基極層53對置。在柵極電極57上設(shè)置柵極絕緣膜58，柵極電極57與第一電極23不相接。柵極電極57的一部分向上方引出，與未圖示的柵極布線連接。相對地，在向第一電極23施加低電位、向第二電極M施加高電位的狀態(tài)下，若向柵極電極57施加期望的柵極電位，則在P型基極層53中的與柵極絕緣膜58的界面附近， 形成反型層(溝道)。由此，電子從N型半導(dǎo)體區(qū)域(發(fā)射極區(qū)域) 經(jīng)由溝道注入N型基極層12，晶體管單元IOa變?yōu)閷?dǎo)通狀態(tài)。此時，還從P型半導(dǎo)體層51向N型基極層12注入空穴。在 IGBT中，當(dāng)導(dǎo)通狀態(tài)時，從P型半導(dǎo)體層(集電極層)51向N型基極層12注入空穴，產(chǎn)生傳導(dǎo)性調(diào)制，降低N型基極層12的電阻。下面，說明二極管單元20a。二極管單元20a具有在第一電極23與第二電極M之間設(shè)置N型半導(dǎo)體層65、N 型半導(dǎo)體層66、N型基極層12與P型半導(dǎo)體層13的二極管構(gòu)造。N型半導(dǎo)體層65設(shè)置在第二電極M上。N型半導(dǎo)體層66設(shè)置在N型半導(dǎo)體層65 上。N型基極層12設(shè)置在N型半導(dǎo)體層66上。P型半導(dǎo)體層13設(shè)置在N型基極層12上。在P型半導(dǎo)體層13中形成多個溝槽15。溝槽15從P型半導(dǎo)體層13的表面向N 型基極層12側(cè)延伸，未到達(dá)N型基極層12。S卩，溝槽15的底部相比P型半導(dǎo)體層13與N 型基極層12的PN結(jié)，位于更靠近P型半導(dǎo)體層13側(cè)。在溝槽15的底部與N型基極層12
17之間存在P型半導(dǎo)體層13。二極管單元20a的多個溝槽15和晶體管單元IOa的多個柵極溝槽59能通過使用相同掩膜的蝕刻同時形成。溝槽15的寬度、多個溝槽15的間距、柵極溝槽59的寬度、多個柵極溝槽59的間距能通過掩膜圖案的設(shè)計來分別任意形成。在溝槽15的內(nèi)壁(側(cè)壁及底部)形成絕緣膜17。在溝槽15內(nèi)隔著絕緣膜17設(shè)置埋入電極25。在埋入電極25上和P型半導(dǎo)體層13的表面上設(shè)置第一電極23。第一電極23與埋入電極25相接。或者，也可將第一電極23的一部分作為埋入電極25設(shè)置在溝槽15內(nèi)。 即，第一電極23與埋入電極25也可由相同材料一體形成。埋入電極25與第一電極23電連接。另外，第一電極23與P型半導(dǎo)體層13的上表面及側(cè)面歐姆接觸。P型半導(dǎo)體層13具有第一 P型區(qū)域13a與第二 P型區(qū)域13b。第一 P型區(qū)域13a 具有夾在橫向相鄰的第一溝槽15之間的部分與和第一電極23相接的部分。第二 P型區(qū)域1 存在于第一 P型區(qū)域13a與N型基極層12之間、和溝槽15的底部與N型基極層12之間。在第二 P型區(qū)域1 與埋入電極25之間設(shè)置絕緣膜17。第二 P型區(qū)域13b與埋入電極25及第一電極23不相接。第二 P型區(qū)域13b的P型雜質(zhì)濃度比第一 P型區(qū)域13a的P型雜質(zhì)濃度低。第二 P型區(qū)域13b中的P型雜質(zhì)濃度的峰值比第一 P型區(qū)域13a中的P型雜質(zhì)濃度的峰值小。從抑制空穴的注入效率的觀點看，例如期望第二 P型區(qū)域13b中的P型雜質(zhì)的峰值為5X IO16 (atoms/cm3)以下。另外，第二 P型區(qū)域13b中的P型雜質(zhì)的摻雜量例如期望在高速開關(guān)類型等中為IO12 (atoms/cm2)以下。實際的P型雜質(zhì)的摻雜量隨著具體產(chǎn)品的不同而變化。第一 P型區(qū)域13a中的P型雜質(zhì)濃度的峰值為IO19 (atoms/cm3)。另外，第二 P型區(qū)域13b的厚度比第一 P型區(qū)域13a的厚度(溝槽15的深度)小。另外，第二 P型區(qū)域13b 整體中包含的P型雜質(zhì)量比第一 P型區(qū)域13a整體中包含的P型雜質(zhì)量少。若第一電極23相對第二電極M為高電位，在第一電極23與第二電極M之間施加正向電壓(正向偏壓)，則二極管單元20a變?yōu)閷?dǎo)通狀態(tài)。與此相反，若第二電極對相對第一電極23為高電位，在第一電極23與第二電極M之間施加逆向電壓(逆向偏壓)，則變?yōu)榻刂範(fàn)顟B(tài)。第一電極23與P型雜質(zhì)濃度相對高的第一 P型區(qū)域13a相接。因此，得到第一電極23與第一 P型區(qū)域13a的良好歐姆接觸。另一方面，N型基極層12側(cè)的第二 P型區(qū)域1 相對地P型雜質(zhì)濃度低，含有的P 型雜質(zhì)量少。另外，第一 P型區(qū)域13a由溝槽15夾持，在溝槽15內(nèi)設(shè)有提供與第一電極23相同的電位的埋入電極25。即，第一 P型區(qū)域13a的上表面及側(cè)面由提供相同電位的電極包圍。在這種構(gòu)造中，通過使溝槽15間的間隔、或第一 P型區(qū)域13a的寬度變細(xì)微，能使第一電極23的電位影響到第一 P型區(qū)域13a中寬度方向的整體。即，能使第一電極23的電位影響到第一 P型區(qū)域13a中N型基極層12側(cè)的端部。因此，在第一 P型區(qū)域13a的縱向上不產(chǎn)生電位差，或縱向的電位差非常小。
由此，在向二極管單元20a施加正向偏壓的導(dǎo)通狀態(tài)下，限制第一 P型區(qū)域13a中縱向上的空穴的移動，基本上不從第一 P型區(qū)域13a向N型基極層12注入空穴?；蛘?，從第一 P型區(qū)域13a注入N型基極層12的空穴非常少。因此，當(dāng)二極管單元20a為導(dǎo)通狀態(tài)時，從第二 P型區(qū)域13b向N型基極層12注入空穴。第二 P型區(qū)域1 與第一 P型區(qū)域13a相比，含有的P型雜質(zhì)量少。因此，能降低空穴向N型基極層12的注入效率，能減少在二極管單元20a剛剛關(guān)斷后殘留在N型基極層 12中的空穴。結(jié)果，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。S卩，在第4實施方式的二極管單元20a中，不向N型基極層12導(dǎo)入壽命抑制因數(shù)， 通過P型半導(dǎo)體層13中的雜質(zhì)量控制和形成溝槽15得到的幾何學(xué)構(gòu)造，來改善關(guān)斷特性。 因此，與進(jìn)行基于壽命抑制因數(shù)的壽命控制的情況相比，能減少截止時的泄漏電流。該泄漏電流存在溫度依賴性，存在越是高溫、泄漏電流越大的傾向。在第4實施方式中，因為能降低該泄漏電流，所以能在更高溫度下動作。若溝槽15間的間隔、或第一 P型區(qū)域13a的寬度大，則難以使第一電極23的電位影響到第一 P型區(qū)域13a的寬度方向的整體。因此，期望第一 P型區(qū)域13a的寬度為1 ( μ m) 以下。另外，通過將二極管單元20a中設(shè)置于陰極側(cè)(第二電極對側(cè))的N型半導(dǎo)體層 65的膜厚變薄，空穴穿透N型半導(dǎo)體層65，能抑制電子注入。即，能降低從陰極側(cè)向N型基極層12的電子注入效率，能降低關(guān)斷時的逆向電流，降低開關(guān)損耗。接著，圖10(b)表示第4實施方式的半導(dǎo)體器件的變形例。該半導(dǎo)體器件具有形成于共同的基板上、并聯(lián)連接于第一電極23與第二電極M 之間的晶體管單元IOb與二極管單元20b。晶體管單元IOb的集電極側(cè)(第二電極M側(cè))的構(gòu)造與所述晶體管單元IOa不同。S卩，在晶體管單元IOb中，在第二電極M上設(shè)置P+型半導(dǎo)體區(qū)域47及N+型半導(dǎo)體區(qū)域46。P+型半導(dǎo)體區(qū)域47及N+型半導(dǎo)體區(qū)域46在橫向上交互布局。在這些P+型半導(dǎo)體區(qū)域47及N+型半導(dǎo)體區(qū)域46上設(shè)置P型半導(dǎo)體層45。P+型半導(dǎo)體區(qū)域47的P型雜質(zhì)濃度比P型半導(dǎo)體層45高，用作與第二電極M歐姆接觸的接觸區(qū)域。通過將N+型半導(dǎo)體區(qū)域46設(shè)置在集電極側(cè)，能減少空穴注入的面積，降低向N型基極層12的空穴注入效率。在二極管單元20b中，陰極側(cè)(第二電極M側(cè))的構(gòu)造也與所述二極管單元20a 不同。即，在二極管單元20b中，在第二電極M上設(shè)置P+型半導(dǎo)體區(qū)域49及N+型半導(dǎo)體區(qū)域48。P+型半導(dǎo)體區(qū)域49及N+型半導(dǎo)體區(qū)域48在橫向上交互布局。在這些P+型半導(dǎo)體區(qū)域49及N+型半導(dǎo)體區(qū)域48上設(shè)置N型半導(dǎo)體層66。N+型半導(dǎo)體區(qū)域48的N型雜質(zhì)濃度比N型半導(dǎo)體層66高，用作與第二電極M歐姆接觸的接觸區(qū)域。通過將P+型半導(dǎo)體區(qū)域49設(shè)置在陰極側(cè)，能減少電子注入的面積，降低向N型基極層12的電子注入效率。
接著，圖11 (a)表示第4實施方式的半導(dǎo)體器件的其他變形例。該半導(dǎo)體器件也具有形成于共通的基板上、并聯(lián)連接于第一電極23與第二電極 24之間的晶體管單元IOc與二極管單元20b。晶體管單元IOc具有將所述晶體管單元IOa中的P型半導(dǎo)體層(集電極層)51置換為N型半導(dǎo)體層(漏極層)67的金屬氧化物半導(dǎo)體場效晶體管 (Metal-Oxide-Semiconductor Field Effect Transistor，M0SFET)構(gòu)造。接著，圖11 (b)表示第4實施方式的半導(dǎo)體器件的再一變形例。該半導(dǎo)體器件也具有形成于共通的基板上、并聯(lián)連接于第一電極23與第二電極 24之間的晶體管單元IOd與二極管單元20b。該晶體管單元IOd也具有MOSFET構(gòu)造。另外，在晶體管單元IOd的漏極側(cè)(第二電極M側(cè))，與圖10(b)所示的晶體管單元IOb —樣，設(shè)有在橫向上交互布局的P+型半導(dǎo)體區(qū)域47及N+型半導(dǎo)體區(qū)域46。盡管描述了某些實施方式，但這些實施方式僅以示例的方式出現(xiàn)，不打算限制本發(fā)明的范圍。事實上，這里描述的新穎的實施方式能以多種其他方式實施，并且，在不脫離本發(fā)明精神的情況下，可對這里描述的實施方式的形式進(jìn)行各種刪減、替代及改變。下面的權(quán)利要求及其等同描述用來覆蓋落入本發(fā)明范圍和精神中的這種方式或變更。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具備基極層；設(shè)置在所述基極層上的第二導(dǎo)電型半導(dǎo)體層；第一絕緣膜，設(shè)置在從所述第二導(dǎo)電型半導(dǎo)體層的表面向所述基極層側(cè)延伸、未到達(dá)所述基極層的多個第一溝槽的內(nèi)壁上；和第一電極，隔著所述第一絕緣膜設(shè)置在所述第一溝槽內(nèi)，并且與所述第二導(dǎo)電型半導(dǎo)體層的表面相接地設(shè)置，所述第二導(dǎo)電型半導(dǎo)體層具有由所述第一溝槽夾持的第1第二導(dǎo)電型區(qū)域；和第2第二導(dǎo)電型區(qū)域，設(shè)置在所述第1第二導(dǎo)電型區(qū)域與所述基極層之間以及所述第一溝槽的底部與所述基極層之間，所述第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)量比所述第 1第二導(dǎo)電型區(qū)域少。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 還具備第一導(dǎo)電型半導(dǎo)體層，設(shè)置在所述基極層的設(shè)有所述第二導(dǎo)電型半導(dǎo)體層的面的相反側(cè)；第二絕緣膜，設(shè)置在從所述第一導(dǎo)電型半導(dǎo)體層的表面向所述基極層側(cè)延伸、未到達(dá)所述基極層的多個第二溝槽的內(nèi)壁上；和第二電極，隔著所述第二絕緣膜設(shè)置在所述第二溝槽內(nèi)，并且與所述第二導(dǎo)電型半導(dǎo)體層的表面相接地設(shè)置，所述第一導(dǎo)電型半導(dǎo)體層具有由所述第二溝槽夾持的第1第一導(dǎo)電型區(qū)域；和第2第一導(dǎo)電型區(qū)域，設(shè)置在所述第1第一導(dǎo)電型區(qū)域與所述基極層之間以及所述第二溝槽的底部與所述基極層之間，所述第2第一導(dǎo)電型區(qū)域的第一導(dǎo)電型雜質(zhì)量比所述第 1第一導(dǎo)電型區(qū)域少。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 還具備第一導(dǎo)電型半導(dǎo)體層，在所述基極層的設(shè)有所述第二導(dǎo)電型半導(dǎo)體層的面?zhèn)?，與所述第二導(dǎo)電型半導(dǎo)體層離開地設(shè)置；第二絕緣膜，設(shè)置在從所述第一導(dǎo)電型半導(dǎo)體層的表面向所述基極層側(cè)延伸、未到達(dá)所述基極層的多個第二溝槽的內(nèi)壁上；和第二電極，隔著所述第二絕緣膜設(shè)置在所述第二溝槽內(nèi)，并且與所述第二導(dǎo)電型半導(dǎo)體層的表面相接地設(shè)置，所述第一導(dǎo)電型半導(dǎo)體層具有由所述第二溝槽夾持的第1第一導(dǎo)電型區(qū)域；和第2第一導(dǎo)電型區(qū)域，設(shè)置在所述第1第一導(dǎo)電型區(qū)域與所述基極層之間以及所述第二溝槽的底部與所述基極層之間，所述第2第一導(dǎo)電型區(qū)域的第一導(dǎo)電型雜質(zhì)量比所述第 1第一導(dǎo)電型區(qū)域少。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)濃度比所述第1第二導(dǎo)電型區(qū)域低。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述第2第一導(dǎo)電型區(qū)域的第一導(dǎo)電型雜質(zhì)濃度比所述第1第一導(dǎo)電型區(qū)域低。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第2第二導(dǎo)電型區(qū)域的厚度比所述第一溝槽的深度小。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 所述第2第一導(dǎo)電型區(qū)域的厚度比所述第二溝槽的深度小。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第1第二導(dǎo)電型區(qū)域與所述第一電極相接，在所述第2第二導(dǎo)電型區(qū)域與所述第一電極之間設(shè)置所述第一絕緣膜。
9.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 所述第1第一導(dǎo)電型區(qū)域與所述第二電極相接，在所述第2第一導(dǎo)電型區(qū)域與所述第二電極之間設(shè)置所述第二絕緣膜。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第1第二導(dǎo)電型區(qū)域的寬度為Iym以下。
11.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 所述第1第一導(dǎo)電型區(qū)域的寬度為Iym以下。
12.—種半導(dǎo)體器件，其特征在于，具備 絕緣層；設(shè)置在所述絕緣層上的第一導(dǎo)電型半導(dǎo)體層； 與所述第一導(dǎo)電型半導(dǎo)體層鄰接地設(shè)置在所述絕緣層上的基極層； 第二導(dǎo)電型半導(dǎo)體層，在所述第一導(dǎo)電型半導(dǎo)體層的相反側(cè)，與所述基極層鄰接地設(shè)置在所述絕緣層上；第一絕緣膜，設(shè)置在從所述第二導(dǎo)電型半導(dǎo)體層的端部向所述基極層側(cè)延伸、未到達(dá)所述基極層的多個第一溝槽的側(cè)壁上；第一電極，隔著所述第一絕緣膜設(shè)置在所述第一溝槽內(nèi)，并且與所述第二導(dǎo)電型半導(dǎo)體層的端部相接地設(shè)置；和與所述第一導(dǎo)電型半導(dǎo)體層相接地設(shè)置的第二電極，所述第二導(dǎo)電型半導(dǎo)體層具有由所述第一溝槽夾持的第1第二導(dǎo)電型區(qū)域；和第2第二導(dǎo)電型區(qū)域，設(shè)置在所述第1第二導(dǎo)電型區(qū)域與所述基極層之間以及所述第一溝槽的所述基極層側(cè)的端部與所述基極層之間，所述第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)量比所述第1第二導(dǎo)電型區(qū)域少。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，還具備第二絕緣膜，所述第二絕緣膜設(shè)置在從所述第一導(dǎo)電型半導(dǎo)體層的端部向所述基極層側(cè)延伸、未到達(dá)所述基極層的多個第二溝槽的側(cè)壁上，所述第二電極隔著所述第二絕緣膜設(shè)置在所述第二溝槽內(nèi)，并且與所述第一導(dǎo)電型半導(dǎo)體層的端部相接，所述第一導(dǎo)電型半導(dǎo)體層具有 3由所述第二溝槽夾持的第1第一導(dǎo)電型區(qū)域；和第2第一導(dǎo)電型區(qū)域，設(shè)置在所述第1第一導(dǎo)電型區(qū)域與所述基極層之間以及所述第二溝槽的所述基極層側(cè)的端部與所述基極層之間，所述第2第一導(dǎo)電型區(qū)域的第一導(dǎo)電型雜質(zhì)量比所述第1第一導(dǎo)電型區(qū)域少。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)濃度比所述第1第二導(dǎo)電型區(qū)域低。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述第2第一導(dǎo)電型區(qū)域的第一導(dǎo)電型雜質(zhì)濃度比所述第1第一導(dǎo)電型區(qū)域低。
16.一種半導(dǎo)體器件，其特征在于，具備晶體管單元與二極管單元，所述晶體管單元與二極管單元并聯(lián)連接于第一電極與第二電極之間，所述第一電極設(shè)置在具有第一面以及其相反側(cè)的第二面的第一導(dǎo)電型基極層中的所述第一面?zhèn)?，所述第二電極設(shè)置在所述第二面?zhèn)龋?所述晶體管單元具有設(shè)置在所述第一導(dǎo)電型基極層上的第二導(dǎo)電型基極層；設(shè)置在所述第二導(dǎo)電型基極層上并與所述第一電極相接的第一導(dǎo)電型半導(dǎo)體區(qū)域；和貫通所述第二導(dǎo)電型基極層地設(shè)置的溝槽柵， 所述二極管單元具有設(shè)置在所述第一導(dǎo)電型基極層上的第二導(dǎo)電型半導(dǎo)體層；絕緣膜，設(shè)置在從所述第二導(dǎo)電型半導(dǎo)體層的表面向所述第一導(dǎo)電型基極層側(cè)延伸、 未到達(dá)所述第一導(dǎo)電型基極層的多個溝槽的內(nèi)壁上；和埋入電極，隔著所述絕緣膜設(shè)置在所述溝槽內(nèi)，并與所述第一電極連接， 所述第二導(dǎo)電型半導(dǎo)體層具有第1第二導(dǎo)電型區(qū)域，所述第1第二導(dǎo)電型區(qū)域具有由所述溝槽夾持的部分以及與所述第一電極相接的部分；和第2第二導(dǎo)電型區(qū)域，設(shè)置在所述第1第二導(dǎo)電型區(qū)域與所述第一導(dǎo)電型基極層之間以及所述溝槽的底部與所述第一導(dǎo)電型基極層之間，所述第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)量比所述第1第二導(dǎo)電型區(qū)域少。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)濃度比所述第1第二導(dǎo)電型區(qū)域低。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其特征在于， 所述第2第二導(dǎo)電型區(qū)域的厚度比所述溝槽的深度小。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其特征在于， 所述第1第二導(dǎo)電型區(qū)域的寬度為Iym以下。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述第2第二導(dǎo)電型區(qū)域與所述第一電極和所述埋入電極不相接。
全文摘要
根據(jù)實施方式，半導(dǎo)體器件具備基極層；設(shè)置在基極層上的第二導(dǎo)電型半導(dǎo)體層；第一絕緣膜，設(shè)置在從第二導(dǎo)電型半導(dǎo)體層的表面向基極層側(cè)延伸、未到達(dá)基極層的多個第一溝槽的內(nèi)壁上；和第一電極，隔著第一絕緣膜設(shè)置在第一溝槽內(nèi)，并且與第二導(dǎo)電型半導(dǎo)體層的表面相接。第二導(dǎo)電型半導(dǎo)體層具有由第一溝槽夾持的第1第二導(dǎo)電型區(qū)域；和第2第二導(dǎo)電型區(qū)域，設(shè)置在第1第二導(dǎo)電型區(qū)域與基極層之間以及第一溝槽的底部與基極層之間，該第2第二導(dǎo)電型區(qū)域的第二導(dǎo)電型雜質(zhì)量比第1第二導(dǎo)電型區(qū)域少。
文檔編號H01L29/06GK102412289SQ20111027428
公開日2012年4月11日 申請日期2011年9月15日 優(yōu)先權(quán)日2010年9月21日
發(fā)明者北川光彥 申請人:株式會社東芝