專利名稱：后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體工藝，尤其涉及一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法。
背景技術(shù)：
隨著半導(dǎo)體集成電路進(jìn)入更高階的一代(Generation)，傳統(tǒng)ITlC結(jié)構(gòu)的DRAM所面臨的挑戰(zhàn)越來越大，尤其是高集成密度、低漏電的電容器制備難度越來越大。因此，目前對可能替代ITic結(jié)構(gòu)DRAM的2T甚至IT結(jié)構(gòu)的零電容動態(tài)隨機存儲器(Zero-Capacitor RAM或者Capacitorless RAM，簡稱Z-RAM)研究越來越熱門，Z-RAM具有良好的應(yīng)用前景。Z-RAM能夠?qū)RAM的存儲密度翻一番，將處理器的緩存容量提高5倍，而無需要求使用特殊的材料或更先進(jìn)的制造工藝。美國專利(US20100329043A1)公開了一種浮體閘單元2T DRAM結(jié)構(gòu)的改進(jìn)版 (Floating Body / Gate Cell，簡稱FBGC)，圖1是現(xiàn)有技術(shù)中美國專利所公開的一種浮體閘單元2T DRAM結(jié)構(gòu)的改進(jìn)版的單元結(jié)構(gòu)圖(以NMOS為例)，請參見圖1，它是基于絕緣體上硅(Silicon on insulator，簡稱 S0I)的雙 MOS 結(jié)構(gòu)(可以是 PD，Partial Depletion 或者FD，F(xiàn)ull Depletion),, Tl的漏端接BLl (Bitline 1，位線1)，源端為P+而非N+，源接T2的柵極，這時的Tl其實是一個隧穿FET (tunneling FET)。它利用帶帶隧穿(Band to Band iTunneling，簡稱BTB tunneling)或者柵極誘生漏極漏電流(Gate-induced Drain Leakage，簡稱GIDL)效應(yīng)對Tl的浮體(Floating Body)充正電荷(charging)進(jìn)行寫入 "1"，利用Tl的體漏間PN結(jié)正向偏置放電(discharging)進(jìn)行寫入"0"。而Tl的源端使用P+有利于Tl源端直接連接?xùn)艠O，同時省去了 Tl的體接觸(Body Contact)，從而增大了集成密度。"0"和"1"的讀取結(jié)果為BL2的電流或者電壓結(jié)果。該專利中提出可以通過靈活設(shè)計Tl和T2的源端、漏端與柵極之間的交疊特性來有效控制Tl的GIDL效應(yīng)及充放電過程，從而優(yōu)化2T DRAM的特性。這種FBGC 2T DRAM結(jié)構(gòu)很有新穎性，但它沒有解決可制造性(DFM，Design for Manufacturability)問題，即如何在工藝上通過自對準(zhǔn)有效實現(xiàn)不同于常規(guī)CMOS工藝的源漏與柵的overlap延伸和underlap特性。根據(jù)該專利描述的Tl源端、漏端與柵極之間交疊特性的靈活設(shè)計原則，現(xiàn)有技術(shù)中的FBGC 2T DRAM單元結(jié)構(gòu)改進(jìn)版具有以下一種工作模式，圖2是該專利的一種工作模式所具有的結(jié)構(gòu)圖，其中Tl的源端P+與柵極有0-40nm的overlap，而漏端與柵極有0-40nm 的underlap。當(dāng)writeT時，WL、BLl高電壓，Tl開啟，BLl對Tl體區(qū)充電，為了加快充電速度，增加另一充電機制，即反型為N型的溝道與高濃度P型源端形成的PN結(jié)反偏并形成帶帶隧穿(Band to Band Tunneling，簡稱BTB tunneling)，從而對Tl的體區(qū)充電。當(dāng) write"0"時，札高電壓，BLl低電壓，Tl的體漏PN結(jié)正偏，實現(xiàn)對Tl體區(qū)的放電。當(dāng)hold 狀態(tài)時，由于WL負(fù)電壓，為了防止BLl端電擾造成Tl漏端GIDL效應(yīng)所引起的Tl體區(qū)漏電過快，這里需要Tl的漏端與柵極有0-40nm的underlap。T2的柵極由Tl的源體電荷驅(qū)動， read動作由讀取T2漏端的電流信號或者電壓信號實現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明公開了一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，用以解決現(xiàn)有技術(shù)中缺乏可制造性的問題。本發(fā)明的上述目的是通過以下技術(shù)方案實現(xiàn)的
一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，在一硅基板中形成有通過后柵極工藝制成的包含一第一晶體管和一第二晶體管的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)，其中，包括以下步驟
步驟a 進(jìn)行濕法刻蝕，將第一晶體管器件的第一晶體管柵槽和第二晶體管器件的第二晶體管柵槽內(nèi)的樣本柵去除；
步驟b:在第一晶體管和第二晶體管上旋涂光刻膠，將第一晶體管柵槽和第二晶體管柵槽填充；
步驟c:進(jìn)行光刻，去除第一晶體管器件上覆蓋的光刻膠，并去除第一晶體管柵槽內(nèi)的光刻膠；
步驟d 第一晶體管柵槽和第二晶體管柵槽內(nèi)均由下到上依次具有一高介電層和一金屬氧化物介電層，可選地，高介電層下可以具有一層薄氧化層。分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，以改變第一晶體管柵槽內(nèi)的金屬氧化物介電層靠近第一晶體管器件源極的一端的功函數(shù)，進(jìn)而使得第一晶體管的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極相同的摻雜類型；且改變第一晶體管柵槽內(nèi)的金屬氧化物介電層的靠近漏極的一端的功函數(shù)，進(jìn)而使得第一晶體管的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽下方的擴(kuò)散區(qū)域在不加?xùn)艍旱那闆r下反型為與第一晶體管的阱區(qū)相同的摻雜類型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將硅基板設(shè)置為P型硅基板。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第一晶體管設(shè)置為源極為P+型，漏極為N+型，阱區(qū)為P型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第二晶體管設(shè)置為NMOS管。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 中經(jīng)過角度傾斜離子注入后使得第一晶體管柵槽內(nèi)的金屬氧化物介電層靠近第一晶體管器件源極的一側(cè)的功函數(shù)增大，且使得第一晶體管柵槽內(nèi)的靠近漏極的金屬氧化物介電層的部分功函數(shù)增大。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 角度傾斜離子注入中注入 B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg、Po 元
素為基的離子。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第一晶體管設(shè)置為源極為N+型，漏極為P+型，阱區(qū)為N型。
如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第二晶體管設(shè)置為PMOS管。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 中經(jīng)過角度傾斜離子注入后使得第一晶體管柵槽內(nèi)的金屬氧化物介電層靠近第一晶體管器件源極的一側(cè)的功函數(shù)減小，且使得第一晶體管柵槽內(nèi)的靠近漏極的金屬氧化物介電層的部分功函數(shù)減小。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 角度傾斜離子注入中注入 Li、Mg、Ca、Sc、Mn、Ga、Rb, Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、 Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th 元素為基的離子。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟a 刻蝕的過程中將第一晶體管柵槽和第二晶體管柵槽底部的薄氧化層保留。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在形成后柵極高介電常數(shù)雙MOS結(jié)構(gòu)的過程中在第一晶體管柵槽和第二晶體管柵槽內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟a 刻蝕的過程中將第一晶體管柵槽和第二晶體管柵槽底部的高介電層和金屬氧化物介電層保留。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟a 之后在第一晶體管柵槽和第二晶體管柵槽內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層。一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，在一硅基板中形成有通過后柵極工藝制成的包含一第一晶體管和一第二晶體管的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)， 其中，包括以下步驟
步驟a 進(jìn)行濕法刻蝕，將第一晶體管器件的第一晶體管柵槽和第二晶體管器件的第二晶體管柵槽內(nèi)的樣本柵去除，刻蝕的過程中將第一晶體管柵槽和第二晶體柵槽底部的薄氧化層保留；
步驟b:在第一晶體管和第二晶體管上旋涂光刻膠，將第一晶體管柵槽和第二晶體管柵槽填充；
步驟c:進(jìn)行光刻，去除第一晶體管器件上覆蓋的光刻膠，并去除第一晶體管柵槽內(nèi)的光刻膠；
步驟d 分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，以使得第一晶體管的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極相同的摻雜類型；且使得第一晶體管的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽下方的擴(kuò)散區(qū)域在不加?xùn)艍旱那闆r下反型為與第一晶體管的阱區(qū)相同的摻雜類型。可選地，原來保留的柵槽底部的薄氧化層可以在形成高介電層之前濕法去除，再重新生長形成一新的薄氧化層，或者不再形成新的薄氧化層。
如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將硅基板設(shè)置為P型硅基板。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第一晶體管設(shè)置為源極為P+型，漏極為N+型，阱區(qū)為P型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第二晶體管設(shè)置為NMOS管。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 角度傾斜離子注入中注入B、BF2、BF、In離子。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第一晶體管設(shè)置為源極為N+型，漏極為P+型，阱區(qū)為N型。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，將第二晶體管設(shè)置為PMOS管。如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d 角度傾斜離子注入中注入P、As離子
如上所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，在步驟d中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N型。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法解決了現(xiàn)有技術(shù)中缺乏可制造性的問題，提出一種更具可制造性設(shè)計 (DFM，Design for Manufacturability)的絕緣體上硅后柵極兩晶體管零電容動態(tài)隨機存儲器(SOI Gate-last 2T Z-RAM)的制備方法，適用于45nm以及更高階的HKMG (高介電常數(shù)氧化層+金屬柵)后柵(Gate-last)工藝的集成電路制備中。


通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明及其特征、外形和優(yōu)點將會變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發(fā)明的主旨。圖1是現(xiàn)有技術(shù)中美國專利所公開的一種浮體閘單元2T DRAM結(jié)構(gòu)的改進(jìn)版的單元結(jié)構(gòu)圖2是現(xiàn)有技術(shù)中FBGC 2T DRAM單元結(jié)構(gòu)改進(jìn)版的一種工作模式的結(jié)構(gòu)圖； 圖;T圖7是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例一的工藝流程示意圖壙圖12是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例二的工藝流程示意圖13 圖17是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例三的工藝流程示意圖；圖18 圖22是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例四的工藝流程示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的具體實施方式
作進(jìn)一步的說明 實施例(一)
圖;T圖7是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例一的工藝流程示意圖，請參見圖3 7，一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法， 其中，
在一 P型硅基板上通過后柵極工藝形成一包含一第一晶體管110和一第二晶體管120 的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)；將第一晶體110管設(shè)置為源極1110為P+型，漏極1120 為N+型，阱區(qū)1140為P型，將第二晶體管120設(shè)置為NMOS管，源極1210、漏極1220為N+ 型，阱區(qū)為P型，其具體結(jié)構(gòu)請參見附圖3 ；
步驟a 進(jìn)行濕法刻蝕，將第一晶體管110器件的第一晶體管柵槽1130和第二晶體管 120器件的第二晶體管柵槽1230內(nèi)的樣本柵去除。步驟b 在第一晶體管110和第二晶體管120上旋涂光刻膠，將第一晶體管柵槽 1130和第二晶體管柵槽1230填充；
步驟c 進(jìn)行光刻，將第一晶體管110區(qū)域窗口開啟，去除第一晶體管110器件上覆蓋的光刻膠，并去除第一晶體管柵槽1130內(nèi)的光刻膠，清除光刻膠后的結(jié)構(gòu)示意圖請參見圖 4；
步驟d 第一晶體管柵槽1130內(nèi)由下到上依次具有一高介電層1132和一金屬氧化物介電層1133，第二晶體管柵槽1230內(nèi)由下到上依次具有一高介電層1232和一金屬氧化物介電層1233，分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，注入的是B、C、Al、Ti、Cr、 Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg、Po等元素為基的離子，請參見圖5，可首先進(jìn)行第一晶體管柵槽1130內(nèi)的靠近第一晶體管110源極1110 —側(cè)的的角度傾斜離子注入，以改變第一晶體管柵槽1130內(nèi)的金屬氧化物介電層1133靠近第一晶體管110器件源極1110 一端的功函數(shù)，使功函數(shù)增大，進(jìn)而使得第一晶體管110的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極1110填充相同的摻雜類型，也就是說反型為P+型，從而在柵極下形成一源柵交疊延伸區(qū)域1111 ；請參見圖6，之后進(jìn)行第一晶體管柵槽1130下靠近第一晶體管110漏極1120 —側(cè)的角度傾斜離子注入，以改變第一晶體管柵槽1130內(nèi)的金屬氧化物介電層1133的靠近漏極1120的一端的功函數(shù)，使該部分功函數(shù)增大，進(jìn)而使得第一晶體管110下的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽1130下方的擴(kuò)散區(qū)在不加?xùn)艍旱那闆r下反型為與第一晶體管110的阱區(qū)1140相同的摻雜類型，也就是說反型為P型，從而使得漏極1120和柵極無交疊。其中，兩次角度傾斜離子注入的先后順序并不會影響本發(fā)明的技術(shù)效果，可先進(jìn)行靠近第一晶體管110源極1110 —側(cè)的角度傾斜離子注入，后進(jìn)行靠近第一晶體管110漏極1120 —側(cè)的角度傾斜離子注入，也可以先進(jìn)行靠近第一晶體管110漏極1120 —側(cè)的角度傾斜離子注入，之后再進(jìn)行靠近第一晶體管110源極1110 —側(cè)的角度傾斜離子注入。其中，上述的高介電層和金屬氧化物介電層可以在步驟a之前形成，既在步驟a之前的形成后柵極高介電常數(shù)雙MOS結(jié)構(gòu)的過程中在第一晶體管柵槽1130和第二晶體管柵槽1230內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層，可選地，第一晶體管柵槽1130中高介電層1132下可以具有一層薄氧化層1131，第二晶體管柵槽1230中高介電層 1232下可以具有一層薄氧化層1231。在步驟a之前既形成高介電層和金屬氧化物介電層則需要在步驟a刻蝕的過程中將第一晶體管柵槽1130和第二晶體柵槽1230底部的高介電層和金屬氧化物介電層保留。進(jìn)一步的，本發(fā)明中也可以在步驟a之后形成高介電層和一金屬氧化物介電層， 也就是說在步驟a之后在第一晶體管柵槽1130和第二晶體管柵槽1230內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層，可選地，第一晶體管柵槽1130中高介電層1132下可以具有一層薄氧化層1131，第二晶體管柵槽1230中高介電層1232下可以具有一層薄氧化層1231。無論是在步驟a之前或者步驟a之后形成高介電層和金屬氧化物介電層都可以起到相同的技術(shù)效果，且不會對后續(xù)工藝產(chǎn)生影響。步驟e 將光刻膠完全去除，進(jìn)行后續(xù)常規(guī)的絕緣體上硅的雙MOS結(jié)構(gòu)工藝，其最終的結(jié)構(gòu)請參見圖7。實施例(二)
圖壙圖12是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例一的工藝流程示意圖，在實施例(一)的基礎(chǔ)上，請參見圖壙12，一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，
在一 P型硅基板上通過后柵極工藝形成一包含一第一晶體管210和一第二晶體管220 的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)；將第一晶體管210設(shè)置為源極2110為N+型，漏極2120 為P+型，阱區(qū)2140為N型，將第二晶體管設(shè)置220為PMOS管，源極2210、漏極2220為P+ 型，阱區(qū)為N型，其具體結(jié)構(gòu)請參見附圖8 ；
步驟a 進(jìn)行濕法刻蝕，將第一晶體管210器件的第一晶體管柵槽2130和第二晶體管 220器件的第二晶體管柵槽2230內(nèi)的樣本柵去除。步驟b 在第一晶體管210和第二晶體管220上旋涂光刻膠，將第一晶體管柵槽 2130和第二晶體管柵槽2230填充；
步驟c 進(jìn)行光刻，將第一晶體管210區(qū)域窗口開啟，去除第一晶體管210器件上覆蓋的光刻膠，并去除第一晶體管柵槽2130內(nèi)的光刻膠，清除光刻膠后的結(jié)構(gòu)示意圖請參見圖 9 ；
步驟d 第一晶體管柵槽2130內(nèi)由下到上依次具有一高介電層2132和一金屬氧化物介電層2133，第二晶體管柵槽2230內(nèi)由下到上依次具有一高介電層2232和一金屬氧化物介電層2233，分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，注入的是Li、Mg、Ca、Sc、 Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、 Pb、Fr、Ra、Ac、Th等元素為基的離子，請參見圖10，可首先進(jìn)行第一晶體管柵槽2130內(nèi)的靠近第一晶體管210源極2110 —側(cè)的的角度傾斜離子注入，以改變第一晶體管柵槽2130 內(nèi)的金屬氧化物介電層2133靠近第一晶體管210器件源極2110 —端的功函數(shù)，使功函數(shù)減小，進(jìn)而使得第一晶體管210的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極2110填充相同的摻雜類型，也就是說反型為N+型，從而在柵極下形成一源柵交疊延伸區(qū)域2111 ；請參見圖11，之后進(jìn)行第一晶體管柵槽2130下靠近第一晶體管210漏極2120一側(cè)的角度傾斜離子注入，以改變第一晶體管柵槽2130內(nèi)的金屬氧化物介電層2133的靠近漏極2120的一端的功函數(shù)，使該部分功函數(shù)減小，進(jìn)而使得第一晶體管210下的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽2130下方的擴(kuò)散區(qū)在不加?xùn)艍旱那闆r下反型為與第一晶體管 210的阱區(qū)2140相同的摻雜類型，也就是說反型為N型，從而使得漏極2120和柵極無交疊。其中，兩次角度傾斜離子注入的先后順序并不會影響本發(fā)明的技術(shù)效果，可先進(jìn)行靠近第一晶體管210源極2110 —側(cè)的角度傾斜離子注入，后進(jìn)行靠近第一晶體管210漏極2120 —側(cè)的角度傾斜離子注入，也可以先進(jìn)行靠近第一晶體管210漏極2120 —側(cè)的角度傾斜離子注入，之后再進(jìn)行靠近第一晶體管210源極2110 —側(cè)的角度傾斜離子注入。其中，上述的高介電層和金屬氧化物介電層可以在步驟a之前形成，既在步驟a之前形成后柵極高介電常數(shù)雙MOS結(jié)構(gòu)的過程中在第一晶體管柵槽2130和第二晶體管柵槽 2230內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層，可選地，第一晶體管柵槽 2130中高介電層2132下可以具有一層薄氧化層2131，第二晶體管柵槽2230中高介電層 2232下可以具有一層薄氧化層2231。在步驟a之前既形成高介電層和金屬氧化物介電層則需要在步驟a刻蝕的過程中將第一晶體管柵槽2130和第二晶體柵槽2230底部的高介電層和金屬氧化物介電層保留。進(jìn)一步的，本發(fā)明中也可以在步驟a之后形成高介電層和一金屬氧化物介電層， 也就是說在步驟a之后在第一晶體管柵槽2130和第二晶體管柵槽2230內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層，可選地，第一晶體管柵槽2130中高介電層2132下可以具有一層薄氧化層2131，第二晶體管柵槽2230中高介電層2232下可以具有一層薄氧化層2231。無論是在步驟a之前或者步驟a之后形成高介電層和金屬氧化物介電層都可以起到相同的技術(shù)效果，且不會對后續(xù)工藝產(chǎn)生影響。步驟e 將光刻膠完全去除，進(jìn)行后續(xù)常規(guī)的絕緣體上硅的雙MOS結(jié)構(gòu)工藝，其最終的結(jié)構(gòu)請參見圖12。實施例(三)
圖13 圖17是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例三的工藝流程示意圖，請參加圖13 圖17 —種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，
在一 P型硅基板上通過后柵極工藝形成一包含一第一晶體管310和一第二晶體管320 的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)，將第一晶體管設(shè)置為源極為P+型，漏極為N+型，阱區(qū)為 P型，將第二晶體管設(shè)置為NMOS管，其具體結(jié)構(gòu)請參見附圖13。步驟a 進(jìn)行濕法刻蝕，將第一晶體管310器件的第一晶體管柵槽3130和第二晶體管320器件的第二晶體管柵槽3230內(nèi)的樣本柵去除，需要注意的一點是，在刻蝕的過程中需要將第一晶體管柵槽3130底部的薄氧化層3131和第二晶體柵槽3230底部的薄氧化層3231保留；
步驟b 在第一晶體管310和第二晶體管320上旋涂光刻膠，將第一晶體管柵槽3130和第二晶體管柵槽3230填充；
步驟c 進(jìn)行光刻，將第一晶體管310區(qū)域窗口開啟，去除第一晶體管310器件上覆蓋的光刻膠，并去除第一晶體管柵槽3130內(nèi)的光刻膠，清除部分光刻膠后的具體結(jié)構(gòu)請參見圖14 ；步驟d 分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，注入的離子可以為B、BF2、 BF或h離子，可首先進(jìn)行第一晶體管310下靠近第一晶體管310源極3110 —側(cè)的的角度傾斜離子注入，以使得第一晶體管310的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極3110相同的摻雜類型，也就是反型為P+型，從而在第一晶體管柵槽3130下形成一源柵交疊延伸區(qū)域，其具體結(jié)構(gòu)請參見附圖15 ；之后進(jìn)行第一晶體管310的漏極3120 一側(cè)的角度傾斜離子注入，使得第一晶體管310的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽3130 下方的擴(kuò)散區(qū)域在不加?xùn)艍旱那闆r下反型為與第一晶體管310的阱區(qū)3140相同摻雜類型， 也就是說反型為P型，從而使得第一晶體管310的漏極3120與第一晶體管柵槽3130無疊加區(qū)域，其具體結(jié)構(gòu)請參見附圖16。其中，兩次角度傾斜離子注入的先后順序并不會影響本發(fā)明的技術(shù)效果，可先進(jìn)行靠近第一晶體管310源極3110 —側(cè)的角度傾斜離子注入，后進(jìn)行靠近第一晶體管310漏極3120 —側(cè)的角度傾斜離子注入，也可以先進(jìn)行靠近第一晶體管310漏極3120 —側(cè)的角度傾斜離子注入，之后再進(jìn)行靠近第一晶體管310源極3110 —側(cè)的角度傾斜離子注入。步驟g 將光刻膠完全去除，進(jìn)行后續(xù)常規(guī)的絕緣體上硅的雙MOS結(jié)構(gòu)工藝，其最終的結(jié)構(gòu)請參見圖17。實施例(四)
圖18 圖22是本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法的實施例四的工藝流程示意圖，請參見圖If 22，在實施例三的基礎(chǔ)上，一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其中，
在一 P型硅基板上通過后柵極工藝形成一包含一第一晶體管410和一第二晶體管420 的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)，將第一晶體管410設(shè)置為源極4110為N+型，漏極4120 為P+型，阱區(qū)4140為N型，將第二晶體管420設(shè)置為PMOS管，源極4210、漏極4220為P+ 型，阱區(qū)為N型，其具體結(jié)構(gòu)請參見附圖18。步驟a 進(jìn)行濕法刻蝕，將第一晶體管410器件的第一晶體管柵槽4130和第二晶體管420器件的第二晶體管柵槽4230內(nèi)的樣本柵去除，需要注意的一點是，在刻蝕的過程中需要將第一晶體管柵槽4130底部的薄氧化層4131和第二晶體柵槽4230底部的薄氧化層4231保留。步驟b 在第一晶體管410和第二晶體管420上旋涂光刻膠，將第一晶體管柵槽 4130和第二晶體管柵槽4230填充；
步驟c 進(jìn)行光刻，將第一晶體管410區(qū)域窗口開啟，去除第一晶體管410器件上覆蓋的光刻膠，并去除第一晶體管柵槽4130內(nèi)的光刻膠，清除光刻膠后的結(jié)構(gòu)示意圖請參見圖 19 ；
步驟d 分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，注入的離子可以為P、As離子等離子，可首先進(jìn)行第一晶體管410下靠近第一晶體管410源極4110 —側(cè)的的角度傾斜離子注入，以使得第一晶體管410的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極4110相同的摻雜類型，也就是反型為N+型，從而在第一晶體管柵槽4130下形成一源柵交疊延伸區(qū)域，其具體結(jié)構(gòu)請參見附圖20 ；之后進(jìn)行第一晶體管410的漏極4120 — 側(cè)的角度傾斜離子注入，使得第一晶體管410的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽4130下方的擴(kuò)散區(qū)域在不加?xùn)艍旱那闆r下反型為與第一晶體管410的阱區(qū)4140相同摻雜類型，也就是說反型為N型，從而使得第一晶體管410的漏極4120與第一晶體管柵槽4130無疊加區(qū)域，其具體結(jié)構(gòu)請參見附圖21。其中，兩次角度傾斜離子注入的先后順序并不會影響本發(fā)明的技術(shù)效果，可先進(jìn)行靠近第一晶體管410源極4110 —側(cè)的角度傾斜離子注入，后進(jìn)行靠近第一晶體管410漏極4120 —側(cè)的角度傾斜離子注入，也可以先進(jìn)行靠近第一晶體管410漏極4120 —側(cè)的角度傾斜離子注入，之后再進(jìn)行靠近第一晶體管410源極4110 —側(cè)的角度傾斜離子注入。步驟f 將光刻膠完全去除，進(jìn)行后續(xù)常規(guī)的絕緣體上硅的雙MOS結(jié)構(gòu)工藝，其最終的結(jié)構(gòu)請參見圖22。綜上所述，本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法解決了現(xiàn)有技術(shù)中缺乏可制造性的問題，提出一種更具可制造性設(shè)計(DFM，Design for Manufacturability)的絕緣體上硅后柵極兩晶體管零電容動態(tài)隨機存儲器(SOI Gate-last 2T Z-RAM)的制備方法，適用于45nm以下Generation的HKMG (高介電常數(shù)氧化層+金屬柵)后柵(Gate-last)工藝的集成電路制備中。本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實施例可以實現(xiàn)所述變化例，在此不予贅述。這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。以上對本發(fā)明的較佳實施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，在一硅基板中形成有通過后柵極工藝制成的包含一第一晶體管和一第二晶體管的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)，其特征在于，包括以下步驟步驟a:進(jìn)行濕法刻蝕，將第一晶體管器件的第一晶體管柵槽和第二晶體管器件的第二晶體管柵槽內(nèi)的樣本柵去除；步驟b 在第一晶體管和第二晶體管上旋涂光刻膠，將第一晶體管柵槽和第二晶體管柵槽填充；步驟c 進(jìn)行光刻，去除第一晶體管器件上覆蓋的光刻膠，并去除第一晶體管柵槽內(nèi)的光刻膠；步驟d 第一晶體管柵槽和第二晶體管柵槽內(nèi)均由下到上依次具有一高介電層和一金屬氧化物介電層，分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，以改變第一晶體管柵槽內(nèi)的金屬氧化物介電層靠近第一晶體管器件源極的一端的功函數(shù)，進(jìn)而使得第一晶體管的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極相同的摻雜類型；且改變第一晶體管柵槽內(nèi)的金屬氧化物介電層的靠近漏極的一端的功函數(shù)，進(jìn)而使得第一晶體管的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽下方的擴(kuò)散區(qū)域在不加?xùn)艍旱那闆r下反型為與第一晶體管的阱區(qū)相同的摻雜類型。
2.根據(jù)權(quán)利要求1所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將硅基板設(shè)置為P型硅基板。
3.根據(jù)權(quán)利要求1所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第一晶體管設(shè)置為源極為P+型，漏極為N+型，阱區(qū)為P型。
4.根據(jù)權(quán)利要求3所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第二晶體管設(shè)置為NMOS管。
5.根據(jù)權(quán)利要求3所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d中經(jīng)過角度傾斜離子注入后使得第一晶體管柵槽內(nèi)的金屬氧化物介電層靠近第一晶體管器件源極的一側(cè)的功率函數(shù)增大，且使得第一晶體管柵槽內(nèi)的靠近漏極的金屬氧化物介電層的部分功率函數(shù)增大。
6.根據(jù)權(quán)利要求5所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d角度傾斜離子注入中注入B、C、Al、Ti、Cr、Ni、Ge、As、k、I h、Pd、Te、Re、Pt、 Au、Hg、Po元素為基的離子。
7.根據(jù)權(quán)利要求5所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P型。
8.根據(jù)權(quán)利要求1所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第一晶體管設(shè)置為源極為N+型，漏極為P+型，阱區(qū)為N型。
9.根據(jù)權(quán)利要求8所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第二晶體管設(shè)置為PMOS管。
10.根據(jù)權(quán)利要求8所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d中經(jīng)過角度傾斜離子注入后使得第一晶體管柵槽內(nèi)的金屬氧化物介電層靠近第一晶體管器件源極的一側(cè)的功率函數(shù)減小，且使得第一晶體管柵槽內(nèi)的靠近漏極的金屬氧化物介電層的部分功率函數(shù)減小。
11.根據(jù)權(quán)利要求10所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d角度傾斜離子注入中注入Li、Mg、Ca、Sc、Mn、Ga、Mk Sr、Y、&、Nb、In、Cs、 Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th 元素為基的離子。
12.根據(jù)權(quán)利要求10所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N型。
13.根據(jù)權(quán)利要求1所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟a刻蝕的過程中將第一晶體管柵槽和第二晶體柵槽底部的薄氧化層保留。
14.根據(jù)權(quán)利要求1所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在形成后柵極高介電常數(shù)雙MOS結(jié)構(gòu)的過程中在第一晶體管柵槽和第二晶體管柵槽內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層。
15.根據(jù)權(quán)利要求14所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟a刻蝕的過程中將第一晶體管柵槽和第二晶體柵槽底部的高介電層和金屬氧化物介電層保留。
16.根據(jù)權(quán)利要求1所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟a之后在第一晶體管柵槽和第二晶體管柵槽內(nèi)均由下到上依次形成一高介電層和一金屬氧化物介電層。
17.一種后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，在一硅基板中形成有通過后柵極工藝制成的包含一第一晶體管和一第二晶體管的后柵極高介電常數(shù)雙MOS結(jié)構(gòu)， 其特征在于，包括以下步驟步驟a 進(jìn)行濕法刻蝕，將第一晶體管器件的第一晶體管柵槽和第二晶體管器件的第二晶體管柵槽內(nèi)的樣本柵去除，刻蝕的過程中將第一晶體管柵槽和第二晶體柵槽底部的薄氧化層保留；步驟b 在第一晶體管和第二晶體管上旋涂光刻膠，將第一晶體管柵槽和第二晶體管柵槽填充；步驟c 進(jìn)行光刻，去除第一晶體管器件上覆蓋的光刻膠，并去除第一晶體管柵槽內(nèi)的光刻膠；步驟d 分別進(jìn)行兩次傾斜方向不同的角度傾斜離子注入，以使得第一晶體管的溝道區(qū)域中靠近源區(qū)的區(qū)域在不加?xùn)艍旱那闆r下反型為與源極相同的摻雜類型；且使得第一晶體管的漏區(qū)的橫向擴(kuò)散至第一晶體管柵槽下方的擴(kuò)散區(qū)域在不加?xùn)艍旱那闆r下反型為與第一晶體管的阱區(qū)相同的摻雜類型。
18.根據(jù)權(quán)利要求17所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將硅基板設(shè)置為P型硅基板。
19.根據(jù)權(quán)利要求17所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第一晶體管設(shè)置為源極為P+型，漏極為N+型，阱區(qū)為P型。
20.根據(jù)權(quán)利要求19所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第二晶體管設(shè)置為NMOS管。
21.根據(jù)權(quán)利要求19所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d角度傾斜離子注入中注入B、BF2、BF、In離子。
22.根據(jù)權(quán)利要求19所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為P型。
23.根據(jù)權(quán)利要求17所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第一晶體管設(shè)置為源極為N+型，漏極為P+型，阱區(qū)為N型。
24.根據(jù)權(quán)利要求23所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，將第二晶體管設(shè)置為PMOS管。
25.根據(jù)權(quán)利要求23所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d角度傾斜離子注入中注入P、As離子。
26.根據(jù)權(quán)利要求23所述的后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法，其特征在于，在步驟d中，使得柵槽下靠近源區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N+型，且使得柵槽下靠近漏區(qū)的溝道區(qū)域在不加?xùn)艍旱那闆r下反型為N型。
全文摘要
本發(fā)明后柵極兩晶體管零電容動態(tài)隨機存儲器的制備方法解決了現(xiàn)有技術(shù)中工藝缺乏可制造性的問題，提出一種更具可制造性設(shè)計(DFM，DesignforManufacturability)的絕緣體上硅后柵極兩晶體管零電容動態(tài)隨機存儲器(SOIGate-last2TZ-RAM)的制備方法，適用于45nm以下一代的HKMG(高介電常數(shù)氧化層+金屬柵)后柵(Gate-last)工藝的集成電路制備中。
文檔編號H01L21/8242GK102427064SQ20111023227
公開日2012年4月25日 申請日期2011年8月15日 優(yōu)先權(quán)日2011年8月15日
發(fā)明者邱慈云, 陳玉文, 顏丙勇, 黃曉櫓 申請人:上海華力微電子有限公司