專利名稱：薄膜晶體管、具有此薄膜晶體管的像素結構及電路結構的制作方法
技術領域：
本發(fā)明涉及一種薄膜晶體管與像素結構，且尤其涉及一種通道長度可隨不同需求而調(diào)整的薄膜晶體管與具有此薄膜晶體管的像素結構。
背景技術：
近年來，由于半導體工藝技術的進步，薄膜晶體管的制造越趨容易與快速。薄膜晶體管的應用相當廣泛，例如計算機芯片、手機芯片或是薄膜晶體管液晶顯示器(thin film transistor liquid crystal displayer,TFT LCD)等。以薄膜晶體管液晶顯示器為例，薄膜晶體管可作為充電或放電的開關來控制各像素的顯示。在現(xiàn)有的技術中，薄膜晶體管的源極與漏極采用同一層導電層圖案化而成。源極與漏極之間的水平距離至少須為3 μ m，才能確保源極與漏極彼此分離。也就是說，目前采用微影蝕刻工藝將同一層導電材料圖案化成源極與漏極時，源極與漏極之間的水平距離無法更為縮小。因而，薄膜晶體管的通道長度以及配置面積也無法進一步縮減。然而，隨著各式電子產(chǎn)品對組件特性的要求越來越高，薄膜晶體管也必須不斷地朝向高輸出電流的方向發(fā)展。此時，通道長度的限制將不利于輸出電流的提升而限制了薄膜晶體管的發(fā)展。

發(fā)明內(nèi)容
本發(fā)明提供一種薄膜晶體管，其源極與漏極之間的距離可隨不同需求而調(diào)整，甚至小于微影蝕刻工藝所能到達的極限。本發(fā)明提供一種像素結構及電路結構，其薄膜晶體管具有理想的輸出電流。本發(fā)明提供一種薄膜晶體管，配置于一基板上。薄膜晶體管包括柵極、柵極絕緣層、源極、通道層以及漏極。柵極絕緣層覆蓋于柵極及基板上。源極配置于部份柵極絕緣層上。通道層配置于柵極絕緣層上，且覆蓋柵極上方的部分源極。漏極配置于通道層上且電性連接于通道層。在本發(fā)明的一實施例中，上述的薄膜晶體管更包含一保護層。保護層覆蓋源極、通道層與柵極絕緣層，且保護層具有至少一孔洞暴露部份通道層。具體而言，漏極經(jīng)由孔洞電性連接通道層。在一實施例中，孔洞可以是位于柵極與通道層的正上方。在本發(fā)明的一實施例中，上述的薄膜晶體管更包含一保護層，其覆蓋源極、通道層與漏極。此外，通道層例如更覆蓋柵極絕緣層。在本發(fā)明的一實施例中，上述的漏極更覆蓋柵極絕緣層上。在本發(fā)明的一實施例中，上述的源極接觸通道層的一源極接觸區(qū)與漏極接觸通道層的一漏極接觸區(qū)在平行于基板的一水平距離大于等于零。在本發(fā)明的一實施例中，上述的源極接觸通道層的一源極接觸區(qū)與漏極接觸通道層的一漏極接觸區(qū)在平行于基板的水平距離小于3 μ m。在本發(fā)明的一實施例中，上述的通道層的材質(zhì)包括金屬氧化物半導體、或非晶硅半導體。舉例來說，金屬氧化物半導體包括銦鎵鋅氧化 物。在本發(fā)明的一實施例中，上述的漏極的材質(zhì)包括透明導電材料。在本發(fā)明的一實施例中，上述的漏極的材質(zhì)包括金屬。在本發(fā)明的一實施例中，上述的源極與漏極具有相同的材質(zhì)。本發(fā)明另提出一種像素結構，包括如前所述的薄膜晶體管以及像素電極。像素電極電性連接于漏極。在本發(fā)明的一實施例中，上述的像素電極和漏極為同一膜層。本發(fā)明另提出一種電路結構，包括上述的薄膜晶體管?；谏鲜?，本發(fā)明利用不同層導電層制作薄膜晶體管的源極與漏極，并且源極與漏極分別在通道層前后制作而成。本發(fā)明的薄膜晶體管中，源極與漏極之間的水平距離不受工藝極限的限制，因此通道長度可以隨不同需求而調(diào)整以具有理想的載子遷移率。如此一來，具有本發(fā)明的薄膜晶體管的像素結構可以有更好的反應速率。以下結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1繪示為本發(fā)明第一實施例的薄膜晶體管剖面示意圖。圖2繪示為本發(fā)明第二實施例的薄膜晶體管剖面示意圖。圖3繪示為本發(fā)明第三實施例的薄膜晶體管的剖面示意圖。圖4繪示為本發(fā)明第四實施例的薄膜晶體管剖面示意圖。圖5繪示為本發(fā)明的一實施例的像素結構示意圖。圖6繪示為本發(fā)明第五實施例的薄膜晶體管的示意圖。圖7繪示為本發(fā)明一實施例的電路結構。其中，附圖標記10 基板100、200、300、400、510、600 薄膜晶體管110、G:柵極120 柵極絕緣層130、S:源極132 源極接觸區(qū)140 通道層150,250,360 保護層152 孔洞160、350、460、D 漏極162,352 漏極接觸區(qū)462:延伸部500 像素結構520:像素電極670,680 緩沖層700 電路結構
710、720 晶體管730、740 模塊d 水平距離Gn 線路L 通道長度Vss:電源
具體實施例方式圖1繪示為本發(fā)明第一實施例的薄膜晶體管剖面示意圖。請參照圖1，薄膜晶體管100配置于基板10上。薄膜晶體管100包括柵極110、柵極絕緣層120、源極130、通道層 140、保護層150以及漏極160。柵極110配置于基板10上，而柵極絕緣層120覆蓋于柵極 110及基板10上。源極130配置于部份柵極絕緣層120上。通道層140配置于柵極絕緣層 120上，且覆蓋柵極110上方的部分源極130以及部份的柵極絕緣層120。保護層150覆蓋源極130、通道層140以及未被源極130、通道層140所覆蓋的柵極絕緣層120。漏極160配置于通道層140上方。此外，保護層150具有暴露出部分通道層140的孔洞152，以使漏極 160通過孔洞152接觸通道層140并且電性連接于通道層140。在本實施例中，各組件的制作順序依序為柵極110、絕緣層120、源極130、通道層 140、保護層150以及漏極160。柵極110的材質(zhì)可以是金屬或其它的導電材料。通道層140 的材質(zhì)可以是非晶硅半導體材料、金屬氧化物半導體材料、有機半導體材料等，其中金屬氧化物半導體材料可以是銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide, IGZ0)。另外，源極130 與漏極160的材質(zhì)例如可選自于金屬、透明導電材料、金屬合金等導電材料，其中透明導電材料可以是銦錫氧化物。由于制作的步驟不同，源極130與漏極160可以選用相同材質(zhì)加以制作，或是分別使用不同的材質(zhì)加以制作。當然，上述的材質(zhì)僅是舉例說明之用，并非用限定本發(fā)明。源極130與漏極160是采用不同膜層在不同的制作步驟中制作而成的，其中通道層140迭置于源極130上，而漏極160迭置于通道層140上。因此，源極130與漏極160的相對位置不受工藝精度的限制而可隨不同需求來調(diào)整。具體而言，源極130接觸通道層140 的源極接觸區(qū)132與漏極160接觸通道層140的漏極接觸區(qū)162在平行于基板10的水平距離d可以小于3 μ m。在其它的實施方式中，源極130接觸通道層140的源極接觸區(qū)132 與漏極160接觸通道層140的漏極接觸區(qū)162在平行于基板10的水平距離d可以落在大于等于零的任何數(shù)值。相較于現(xiàn)有以同一導電材料層在同一個圖案化步驟中制作源極 與漏極時需使源極與漏極之間至少相隔3 μ m的技術而言，本實施例的薄膜晶體管100在設計源極130與漏極160相對位置時更富有彈性。一般而言，源極接觸區(qū)132與漏極接觸區(qū)162之間的水平距離d縮小，則薄膜晶體管100的通道長度(channel length)將隨的縮減。反之，源極接觸區(qū)132與漏極接觸區(qū)162 間的水平距離d增加時，薄膜晶體管100的通道長度將隨的增加。在本實施例中，源極接觸區(qū)132與漏極接觸區(qū)162間的水平距離d不受到特定限制，所以薄膜晶體管100的通道長度可隨不同需求的設計而調(diào)整。除此之外，薄膜晶體管100中，通道層140位于漏極160與柵極110之間的結構設計有助于降低漏極160與柵極110間的電容耦合效應。因此，薄膜晶體管100的柵極-漏極寄生電容較小而有助于提升薄膜晶體管100的電性特性。 圖2繪示為本發(fā)明第二實施例的薄膜晶體管剖面示意圖。請參照圖2，薄膜晶體管200配置于基板10上。薄膜晶體管100包括柵極110、柵極絕緣層120、源極130、通道層 140、保護層250以及漏極160。柵極110配置于基板10上，而柵極絕緣層120覆蓋于柵極 110及基板10上。源極130配置于部份柵極絕緣層120上。通道層140配置于柵極絕緣層120上，且覆蓋柵極110上方的部分源極130。保護層250覆蓋源極130、通道層140以及未被源極130、通道層140所覆蓋的柵極絕緣層120。漏極160配置于通道層140上方。 此外，保護層250具有孔洞152，以使漏極160通過孔洞152接觸通道層140并且電性連接于通道層140。值得一提的是，本實施例與第一實施例的主要差異在于保護層250中孔洞152所設置的位置。在本實施例中，孔洞152例如是位于柵極110與通道層140的正上方。此時， 源極130接觸通道層140的源極接觸區(qū)132與漏極160接觸通道層140的漏極接觸區(qū)162 在平行于基板10的水平距離d例如為零。如此一來，薄膜晶體管200的通道長度L可以是由通道層140的膜厚而決定。因此，薄膜晶體管200的通道長度L可以有效地縮減而使載子遷移速率提升來達到所需的組件特性。由于源極130與漏極160采用不同的步驟來制作，源極130與漏極160可以選用相同材質(zhì)加以制作，或是分別使用不同的材質(zhì)加以制作。舉例而言，源極130與漏極160的材質(zhì)例如可選自于金屬、透明導電材料、金屬合金等，其中透明導電材料可以是銦錫氧化物。 換言之，源極130與漏極160的材質(zhì)可以一者為金屬，另一者為透明導電材料，也可以同時為金屬，或是同時為透明導電材料。圖3繪示為本發(fā)明第三實施例的薄膜晶體管的剖面示意圖。請參照圖3，薄膜晶體管300配置于基板10上，其包括有依序地迭置于基板10上的柵極110、柵極絕緣層120、源極130、通道層140以及漏極350。另外，薄膜晶體管300還包括保護層360，其覆蓋住源極 130、通道層140以及漏極350。在本實施例中，源極130接觸于通道層140接近基板10的一側(cè)，而漏極350接觸于通道層140遠離基板10的一側(cè)。源極130與漏極350在不同制作步驟中以不同膜層制作而成。因此，源極130與漏極350的材質(zhì)可以彼此相同也可以彼此不同。此外，源極130與漏極350的相對位置不受工藝精度的限制。源極130接觸通道層140的源極接觸區(qū)132與漏極350接觸通道層140的漏極接觸區(qū)352在平行基板10的水平距離d可以是大于等于零的任何數(shù)值。所以，設計者可以按照所需的組件特性來調(diào)整水平距離d的大小以獲得所需的通道長度。此外，薄膜晶體管300的柵極110與漏極350 之間設有通道層140，因此薄膜晶體管300的柵極-漏極寄生電容較小而具有理想的電性特性。圖4繪示為本發(fā)明第四實施例的薄膜晶體管剖面示意圖。請參照圖4，薄膜晶體管400配置于基板10上，其包括有柵極110、柵極絕緣層120、源極130、通道層140、保護層 150以及漏極460。薄膜晶體管400與前述的薄膜晶體管100大致相同，兩者的主要差異在于漏極460更包括延伸部462。此外，漏極460的延伸部462例如位于柵極110以及通道層 140正上方，延伸部462和通道層140之間有保護層150，此結構可產(chǎn)生額外的雙柵極效應， 可以得到更高的電流輸出。
薄膜晶體管400將源極130與漏極460以不同的膜層加以制作。所以，源極130 與漏極460的相對位置不受工藝精度的影響。制作薄膜晶體管400時，可以依照所需的條件改變源極130與漏極460的相對位置以獲得理想的通道長度。此外，源極130與漏極460 之間的距離縮小，薄膜晶體管400的配置面積也隨的縮小，而有助于提升組件配置密度。

圖5繪示為本發(fā)明的一實施例的像素結構示意圖。請參照圖5，像素結構500包括薄膜晶體管510以及像素電極520。薄膜晶體管510包括柵極G、源極S以及漏極D。像素電極520電性連接漏極D。具體而言，薄膜晶體管510在剖面上的設計可以采用前述實施例中的薄膜晶體管100、200、300以及400任一種結構。也就是說，源極S以及漏極D是由不同膜層制作而成的，且源極S以及漏極D的材質(zhì)可以是相同的或是彼此不同。薄膜晶體管510可以藉由改變源極S以及漏極D之間的相對位置以實現(xiàn)不同的通道長度，而不受限于工藝精度。因此，薄膜晶體管510可具有理想的電性特性而使像素結構500的反應速率符合所需。在本實施例中，像素電極520的材質(zhì)可以是透明導電材料也可以是金屬，或是上述材料的組合。像素電極520可與漏極D同時制作，因此像素電極520的材質(zhì)可與漏極D 的材質(zhì)相同。不過，本實施例不局限于將像素電極520與漏極D同時制作的實施方式。在其它的實施方式中，像素電極520與漏極D可以分別使用不同步驟加以制作。圖6繪示為本發(fā)明第五實施例的薄膜晶體管的示意圖。請參照圖6，薄膜晶體管 600配置于基板10上。薄膜晶體管600包括柵極110、柵極絕緣層120、源極130、通道層 140、保護層150、漏極160以及緩沖層670與680。柵極110、柵極絕緣層120、源極130、通道層140、保護層150以及漏極160之間的相對關系可參照于第一實施例的相關描述。另夕卜，緩沖層670配置于源極130與通道層140之間，而緩沖層680配置于漏極160與通道層 140之間。具體而言，源極130可以通過緩沖層670連接于通道層140而漏極160可以通過緩沖層680連接于通道層140。因此，在本實施例中，源極130與漏極160可選擇性地不直接接觸于通道層140，而分別接觸于緩沖層670與680。也就是說，緩沖層670與680分別地夾于源極130與通道層140之間以及源極160與通道層140之間。緩沖層670與680的材質(zhì)可以是任何半導體，使金屬材料的源極130/漏極160與氧化物半導體材料的通道層140間形成奧姆接觸的材料，例如η+型摻雜的IGZ0。因此，緩沖層670與680的配置有助于降低源極130與漏極160連接于通道層140的接觸阻抗。緩沖層670與680可以分別使用制作源極130與漏極160的光罩加以制作，或是使用其它的光罩來制作。值得一提的是，緩沖層670與680可以選擇性地應用于前述第一至第四實施例的薄膜晶體管中也可以應用于圖5的像素結構中的晶體管中，以降低金屬材料與氧化物半導體材料之間的接觸阻抗。另外，本實施例的薄膜晶體管600可以應用于其它的電路結構中， 例如圖7所繪示的電路。圖7的電路結構700包括晶體管710、720以及模塊730、740。晶體管710例如可以是前述多個實施例中的其中一個薄膜晶體管，且晶體管710與720可以連接至模塊730以及模塊740。另外，模塊730與模塊740例如連接至電源Vss以及線路 G(η)。當然，以上電路結構700僅是舉例說明一種電路設計而已，上述實施例所描述的薄膜晶體管可以應用于其它設計方式的電路結構或是像素結構中。綜上所述，本發(fā)明采用不同膜層分別制作源極與漏極，且源極與漏極分別在通道層先后制作而成。薄膜晶體管的通道長度不受工藝精度的限制。因此，薄膜晶體管在通道長度上的設計富有彈性，其中通道長度甚至可以縮減至等于通道層的膜厚。另外，源極與漏極間的水平距離可以進一步縮減至零而有助于縮小薄膜晶體管的配置面積。本發(fā)明除了可以提高薄膜晶體管在設計上的彈性外，使用本發(fā)明的薄膜晶體管的像素結構可以具有理想的反應速率。

當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領域的技術人員可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明權利要求的保護范圍。
權利要求
1.一種薄膜晶體管，配置于一基板上，其特征在于，該薄膜晶體管包括 一柵極；一柵極絕緣層，覆蓋于該柵極及該基板上； 一源極，配置于部份該柵極絕緣層上；一通道層，配置于該柵極絕緣層上，且覆蓋該柵極上方的部分該源極；以及一漏極，配置于該通道層上且電性連接于該通道層。
2.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，更包括一緩沖層，配置于該源極與該通道層之間、該漏極與該通道層之間以降低接觸阻抗。
3.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，更包含一保護層，覆蓋該源極、該通道層與該柵極絕緣層，且該保護層具有至少一孔洞暴露部份通道層。
4.根據(jù)權利要求3所述的薄膜晶體管，其特征在于，該漏極經(jīng)由該孔洞電性連接該通道層。
5.根據(jù)權利要求3所述的薄膜晶體管，其特征在于，該漏極更包含有一配置于該柵極以及該通道層正上方的延伸部。
6.根據(jù)權利要求5所述的薄膜晶體管，其特征在于，該延伸部及該通道層之間具有該保護層。
7.根據(jù)權利要求3所述的薄膜晶體管，其特征在于，該孔洞是位于該柵極與該通道層的正上方。
8.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，更包含一保護層，覆蓋該源極、該通道層與該漏極。
9.根據(jù)權利要求8所述的薄膜晶體管，其特征在于，該通道層更覆蓋該柵極絕緣層上。
10.根據(jù)權利要求8所述的薄膜晶體管，其特征在于，該漏極更覆蓋該柵極絕緣層上。
11.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，該源極接觸該通道層的一源極接觸區(qū)與該漏極接觸該通道層的一漏極接觸區(qū)在平行于該基板的一水平距離大于等于零。
12.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，該源極接觸該通道層的一源極接觸區(qū)與該漏極接觸該通道層的一漏極接觸區(qū)在平行于該基板的一水平距離小于3 μ m。
13.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，該通道層的材質(zhì)包括一金屬氧化物半導體、或一非晶硅半導體。
14.根據(jù)權利要求13所述的薄膜晶體管，其特征在于，該金屬氧化物半導體包括銦鎵鋅氧化物。
15.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，該漏極的材質(zhì)包括一透明導電材料。
16.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，該漏極的材質(zhì)包括金屬。
17.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，該源極與該漏極具有相同的材質(zhì)。
18.一種像素結構，其特征在于，包括 權利要求1所述的薄膜晶體管；以及一像素電極，該像素電極電性連接于該漏極。
19.根據(jù)權利要求18所述的像素結構，其特征在于，該像素電極和該漏極為同一膜層。
20.一種電路結構，其特征在于，包括權利要求1所述的薄膜晶體管。
全文摘要
本發(fā)明公開了一種薄膜晶體管、具有此薄膜晶體管的像素結構及電路結構。該薄膜晶體管配置于基板上。薄膜晶體管包括柵極、柵極絕緣層、源極、通道層以及漏極。柵極絕緣層覆蓋于柵極及基板上。源極配置于部份柵極絕緣層上。通道層配置于柵極絕緣層上，且覆蓋柵極上方的部分源極。漏極配置于通道層上且電性連接于通道層。本發(fā)明利用不同層導電層制作薄膜晶體管的源極與漏極，并且源極與漏極分別在通道層前后制作而成。本發(fā)明的薄膜晶體管中，源極與漏極之間的水平距離不受工藝極限的限制，因此通道長度可以隨不同需求而調(diào)整以具有理想的載子遷移率。如此一來，具有本發(fā)明的薄膜晶體管的像素結構可以有更好的反應速率。
文檔編號H01L29/417GK102254938SQ201110216928
公開日2011年11月23日 申請日期2011年7月22日 優(yōu)先權日2010年10月21日
發(fā)明者吳貞儀, 高逸群, 黃俊堯 申請人:友達光電股份有限公司