專利名稱：一種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種鰭型場效應(yīng)晶體管的制備方法。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)按照Moore定律持續(xù)向前發(fā)展，CMOS器件的特征尺寸持續(xù)縮小，平面體硅CMOS結(jié)構(gòu)器件遇到了嚴峻的挑戰(zhàn)。為了克服這些問題，各種新結(jié)構(gòu)器件應(yīng)運而生。在眾多新結(jié)構(gòu)器件中，鰭型場效應(yīng)晶體管(FinFET)被認為是最有可能替代平面體硅CMOS器件的新結(jié)構(gòu)器件之一，成為國際研究的熱點。大部分FinFET結(jié)構(gòu)器件主要制備在SOI襯底上，工藝較體硅襯底而言較為簡單。但是SOI FinFET存在制備成本高，散熱性差，有浮體效應(yīng)，與CMOS工藝兼容性差等缺點。尤其是浮體效應(yīng)對器件的性能有較大的影響。浮體效應(yīng)主要包括=Kink效應(yīng)、寄生雙極晶體 管效應(yīng)、瞬態(tài)浮體效應(yīng)、磁滯效應(yīng)等。浮體效應(yīng)會導(dǎo)致器件增益降低，噪聲過沖，器件工作不穩(wěn)定，使源漏擊穿電壓減小等一系列問題。另外，SOI FinFET器件由于BOX的存在還會降低器件的散熱性能，引起自加熱效應(yīng)，使得遷移率、閾值電壓、碰撞離化、泄漏電流、亞閾值斜率等受到溫度的影響。為了克服以上問題，推動FinFET結(jié)構(gòu)器件盡快獲得應(yīng)用，需要進一步開展這方面的研究工作。這對于FinFET結(jié)構(gòu)器件的應(yīng)用以及半導(dǎo)體產(chǎn)業(yè)的發(fā)展具有重要意義。

發(fā)明內(nèi)容
本發(fā)明的第一方面是一種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，包括鰭片，該鰭片位于埋層隔離介質(zhì)層上，同時鰭片的溝道區(qū)域底部通過體接觸與襯底相連；隔離介質(zhì)層，該隔離介質(zhì)層將鰭片除通過體接觸與襯底相連的溝道區(qū)域之外的區(qū)域與襯底隔離開；體接觸，該體接觸將至少所述鰭片的所述溝道區(qū)域的一部分與襯底形成直接的物理和電學(xué)接觸；柵電極，柵電極的方向與鰭片的方向垂直，鰭片與柵電極相交的區(qū)域形成溝道；柵電極與鰭片之間存在柵介質(zhì)；源漏區(qū)域，位于溝道區(qū)域及柵電極的兩側(cè)。本發(fā)明的第二方面是一種制備方法，包括形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底；在所述絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底上形成鰭片；在所述鰭片頂部和側(cè)面形成柵堆疊結(jié)構(gòu)；在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu) ’金屬化。為了實現(xiàn)上述目的，本發(fā)明的主要步驟包括形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底；在所述絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底上形成鰭片；在所述鰭片頂部和側(cè)面形成柵堆疊結(jié)構(gòu)；在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)；金屬化。優(yōu)選地，形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底的步驟包括在半導(dǎo)體襯底上形成介質(zhì)層；光刻、刻蝕所述介質(zhì)層形成介質(zhì)層島及體接觸孔；在半導(dǎo)體襯底上形成一層非晶硅材料；將非晶硅材料轉(zhuǎn)變?yōu)閱尉Р牧喜⑦M行化學(xué)機械拋光(CMP)形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)半導(dǎo)體襯底。優(yōu)選地，所述介質(zhì)層包括Si02、TEOS, LTO或Si3N4,厚度為20_100nm。優(yōu)選地，在半導(dǎo)體襯底上形成一層非晶硅材料步驟中，所述非晶硅材料的形成可以采用低壓化學(xué)氣相淀積(LPCVD)、離子束濺射等方法；所述非晶硅材料的厚度為200nm-1000nm。優(yōu)選地，所述將非晶硅材料轉(zhuǎn)變?yōu)閱尉Р牧喜⑦M行化學(xué)機械拋光(CMP)形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)半導(dǎo)體襯底的步驟中，可以采用橫向固相外延(LSPE)技術(shù)、激光再結(jié)晶法、鹵素燈或條形加熱器再結(jié)晶等方法將非晶硅材料轉(zhuǎn)變?yōu)閱尉Р牧稀?yōu)選地，所述在所述絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底上形成鰭片的步驟包括電子束曝光正性抗蝕劑并刻蝕所述局部埋層隔離介質(zhì)層上方的硅襯底至埋層隔離介質(zhì)層以嵌入所述半導(dǎo)體襯底形成至少兩個凹槽，所述凹槽之間形成鰭片。
優(yōu)選地，所述鰭片的厚度為10_60nm ；優(yōu)選地，所述在所述鰭片頂部和側(cè)面形成柵堆疊結(jié)構(gòu)的步驟包括在鰭片的頂部和側(cè)面形成柵介質(zhì)層和柵電極材料；光刻、刻蝕形成柵電極堆疊結(jié)構(gòu)；優(yōu)選地，在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)之前，所述方法進一步包括在鰭片的兩側(cè)形成一次側(cè)墻；進行傾角離子注入，以在所述鰭片中形成源/漏延伸區(qū)；或進行傾角離子注入，以在所述鰭片中形成暈環(huán)注入?yún)^(qū)。優(yōu)選地，所述在柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)步驟包括在鰭片的兩側(cè)形成二次側(cè)墻；離子注入形成源漏摻雜；形成源漏硅化物。優(yōu)選地，所述半導(dǎo)體襯底為體硅襯底。從上述技術(shù)方案可以看出，本發(fā)明有以下有益效果I、本發(fā)明提供的這種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)及其制備方法在體硅襯底上實現(xiàn)了鰭型場效應(yīng)晶體管器件的制備，降低了制備的成本，克服了 SOIFinFET器件存在的自加熱效應(yīng)和浮體效應(yīng)，降低了制備成本；2、本發(fā)明提供的這種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)及其制備方法，非常容易在體硅襯底上形成局部絕緣體上硅結(jié)構(gòu)，很容易制備與襯底相隔離的鰭片結(jié)構(gòu)，大大降低了制備鰭型場效應(yīng)晶體管的難度；3、本發(fā)明提供的這種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)及其制備方法，制備工藝簡單可行，易于集成，與平面CMOS工藝兼容性好。


通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中圖1、2A-2B、3-5、6A-6C、7A_7C示出了根據(jù)本發(fā)明實施例的方法制備半導(dǎo)體場效應(yīng)晶體管的流程中對應(yīng)的各結(jié)構(gòu)剖面圖；附圖標記說明101，Si襯底；102，介質(zhì)層;103，體接觸孔;104，非晶硅層;105，STI隔離層；106，凹槽結(jié)構(gòu)；107，鰭片；108，柵介質(zhì)層；109，柵電極。應(yīng)當注意的是，本說明書附圖并非按照比例繪制，而僅為示意性的目的，因此，不應(yīng)被理解為對本發(fā)明范圍的任何限制和約束。在附圖中，相似的組成部分以相似的附圖標號標識。
具體實施例方式以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實施例的層結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。圖1、2A-2B、3-5、6A-6C、7A_7C詳細示出了根據(jù)本發(fā)明實施例制備半導(dǎo)體場效應(yīng) 晶體管的各步驟對應(yīng)的結(jié)構(gòu)剖面圖。以下，將參照這些附圖來對根據(jù)本發(fā)明實施例的各個步驟予以詳細說明。首先參考圖1，在半導(dǎo)體襯底101上形成介質(zhì)層102。所述介質(zhì)層102可以包括SiO2, TEOS, LT0, Si3N4或其他介質(zhì)材料，在本發(fā)明的實施例中優(yōu)選為SiO2，可以通過熱生長形成，厚度約為20-100nm。所述半導(dǎo)體襯底101可以是半導(dǎo)體制造領(lǐng)域中常用的襯底材料，對于本發(fā)明的實施例，優(yōu)選采用體Si襯底。接著如圖2A和2B所示，在半導(dǎo)體襯底101上形成介質(zhì)層島102’和體接觸孔103。圖2A為沿半導(dǎo)體襯底101表面示意圖；圖2B為沿AA’方向的剖視圖。形成所述介質(zhì)層島102’和體接觸孔103的方法為采用光刻或電子束曝光抗蝕劑并反應(yīng)離子刻蝕介質(zhì)層102形成介質(zhì)層島102’和體接觸孔103。圖3為在半導(dǎo)體襯底上形成一層非晶硅層104的示意圖。所述非晶硅層104的形成方法可以包括低壓化學(xué)氣相淀積(LPCVD)、離子束濺射等；在本發(fā)明的實施例，優(yōu)選采用LPCVD方法。所述非晶硅層104的厚度約為200nm-1000nm。接著如圖4所示，將非晶硅層104轉(zhuǎn)變?yōu)閱尉Ч鑼?04’并化學(xué)機械拋光(CMP)形成具有隔離介質(zhì)層的局部絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底。所述非晶硅層104轉(zhuǎn)變?yōu)閱尉Ч鑼?04’的方法可以包括橫向固相外延(LSPE)技術(shù)、激光再結(jié)晶法、鹵素燈或條形加熱器再結(jié)晶等；在本發(fā)明的實施例，優(yōu)選采用LSPE技術(shù)。所述LSPE技術(shù)外延的過程為首先，將直接與半導(dǎo)體襯底101相接觸的非晶硅層104在垂直方向進行垂直固相外延，將其轉(zhuǎn)變?yōu)閱尉Ч鑼?04’ ；然后，將介質(zhì)層島102’上方覆蓋的非晶硅層104進行橫向固相外延將其轉(zhuǎn)變?yōu)閱尉Ч鑼?04’ ；最終將所有的非晶硅層104都轉(zhuǎn)變?yōu)閱尉Ч鑼?04’。接著如圖5所示在半導(dǎo)體襯底101上形成STI隔離結(jié)構(gòu)105。圖6A示出了沿半導(dǎo)體襯底101表面的示意圖，圖6B和6C分別為圖6A中沿AA’和BB’方向的剖視圖。如圖6B、6C所示，對所述單晶硅層104’進行刻蝕形成凹槽結(jié)構(gòu)106，同時兩個相鄰凹槽之間形成鰭片107。鰭片107的底部通過體接觸103’與襯底相連。該體接觸有利于消除器件的浮體效應(yīng)，同時該體接觸103’還有利于器件溝道處的散熱，提高器件的性能?？涛g形成所述凹槽結(jié)構(gòu)106的方法例如可以是采用電子束曝光正性抗蝕劑并反應(yīng)離子刻蝕形成陡直的寬度約為200-400nm的凹槽結(jié)構(gòu)106。凹槽的形狀只是示例，本發(fā)明對此不做限制。所述鰭片107的厚度為10-60nm。接著參考圖7A、7B和7C，在整個襯底上形成柵介質(zhì)層材料108和柵電極材料109，然后刻蝕形成柵電極疊層結(jié)構(gòu)。圖7A示出了沿半導(dǎo)體襯底101表面的示意圖，圖7B和7C分別是沿圖7A中AA’和BB’方向的剖視圖。所述柵介質(zhì)層材料108可以是普通柵介質(zhì)材料，例如SiO2，或者是其他的高k介質(zhì)材料，例如SiON和HfA10N、HfTa0N、HfSiON、Al2O3等，在本發(fā)明地實施例中優(yōu)選HfSiON，可通過低壓化學(xué)氣相沉積、金屬有機化學(xué)氣相沉積或者原子層淀積等方法形成，柵介質(zhì)的等效氧化層厚度為5至100 A。所述柵電極材料109可以是難熔金屬W，Ti，Ta，Mo和金屬氮化物，例如TiN，TaN, HfN, MoN等或其他材料，柵電極材料可采用低壓化學(xué)氣相淀積，金屬有機化學(xué)氣相沉積、原子層淀積或其他方法形成，厚度可選為 2000 至5000A。
接著，在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)之前，所述方法進一步包括在鰭片的兩側(cè)形成一次側(cè)墻；進行傾角離子注入，以在所述鰭片中形成源/漏延伸區(qū)；或進行傾角離子注入，以在所述鰭片中形成暈環(huán)注入?yún)^(qū)。接著，可以在柵堆疊的側(cè)壁上形成二次側(cè)墻。二次側(cè)墻的形成可以參照常規(guī)技術(shù)，這里不再贅述。接著，在柵堆疊兩側(cè)的半導(dǎo)體襯底中進行離子注入形成源/漏區(qū)并形成源漏硅化物。最后，金屬化形成互連結(jié)構(gòu)將電極引出。金屬化的形成可以參照常規(guī)技術(shù)，這里不再贅述。此外，本發(fā)明的實施例能夠在體硅襯底上實現(xiàn)了半導(dǎo)體器件的制備。該方法采用傳統(tǒng)的基于準平面的自頂向下工藝，制備工藝簡單可行，與CMOS平面工藝具有良好的兼容性，并且易于集成。在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細節(jié)并沒有做出詳細的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當理解，可以通過現(xiàn)有技術(shù)中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)，包括 鰭片，該鰭片位于埋層隔離介質(zhì)層上，同時鰭片的溝道區(qū)域底部通過體接觸與襯底相連； 隔離介質(zhì)層，該隔離介質(zhì)層將鰭片除通過體接觸與襯底相連的溝道區(qū)域之外的區(qū)域與襯底隔離開； 體接觸，該體接觸將至少所述鰭片的所述溝道區(qū)域的一部分與襯底形成直接的物理和電學(xué)接觸； 柵電極，柵電極的方向與鰭片的方向垂直，鰭片與柵電極相交的區(qū)域形成溝道； 柵電極與鰭片之間存在柵介質(zhì)； 源漏區(qū)域，位于溝道區(qū)域及柵電極的兩側(cè)。
2.—種制備方法，包括 形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底； 在所述絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底上形成鰭片； 在所述鰭片頂部和側(cè)面形成柵堆疊結(jié)構(gòu)； 在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)； 金屬化。
3.根據(jù)權(quán)利要求2所述的方法，其中，形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底的步驟包括 在半導(dǎo)體襯底上形成介質(zhì)層； 光刻、刻蝕所述介質(zhì)層形成介質(zhì)層島及體接觸孔； 在半導(dǎo)體襯底上形成一層非晶娃材料； 將非晶硅材料轉(zhuǎn)變?yōu)閱尉Р牧喜⑦M行化學(xué)機械拋光(CMP)形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)半導(dǎo)體襯底。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述介質(zhì)層包括Si02、TE0S、LT0或Si3N4,厚度為20_100nm。
5.根據(jù)權(quán)利要求3所述的方法，其中，在半導(dǎo)體襯底上形成一層非晶硅材料步驟中，所述非晶硅材料的形成可以采用低壓化學(xué)氣相淀積(LPCVD)、離子束濺射等方法；所述非晶娃材料的厚度為200nm-1000nm。
6.根據(jù)權(quán)利要求3所述的方法，其中，所述將非晶硅材料轉(zhuǎn)變?yōu)閱尉Р牧喜⑦M行化學(xué)機械拋光(CMP)形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)半導(dǎo)體襯底的步驟中，可以采用橫向固相外延(LSPE)技術(shù)、激光再結(jié)晶法、鹵素燈或條形加熱器再結(jié)晶等方法將非晶硅材料轉(zhuǎn)變?yōu)閱尉Р牧稀?br> 7.根據(jù)權(quán)利要求2所述的方法，所述在所述絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底上形成鰭片的步驟包括 電子束曝光正性抗蝕劑并刻蝕所述局部埋層隔離介質(zhì)層上方的硅襯底至埋層隔離介質(zhì)層以嵌入所述半導(dǎo)體襯底形成至少兩個凹槽，所述凹槽之間形成鰭片。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述鰭片的厚度為10-60nm。
9.根據(jù)權(quán)利要求2所述的方法，其中，所述在所述鰭片頂部和側(cè)面形成柵堆疊結(jié)構(gòu)的步驟包括在鰭片的頂部和側(cè)面形成柵介質(zhì)層和柵電極材料； 光刻、刻蝕形成柵電極堆疊結(jié)構(gòu)；
10.根據(jù)權(quán)利要求2所述的方法，其中，在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)之前，所述方法進一步包括 在鰭片的兩側(cè)形成一次側(cè)墻； 進行傾角離子注入，以在所述鰭片中形成源/漏延伸區(qū)；或 進行傾角離子注入，以在所述鰭片中形成暈環(huán)注入?yún)^(qū)。
11.根據(jù)權(quán)利要求2所述的方法，其中，所述在柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)步驟包括 在鰭片的兩側(cè)形成二次側(cè)墻； 離子注入形成源漏摻雜； 形成源漏硅化物。
12.根據(jù)權(quán)利要求I至11中任一項所述的方法，其中，所述半導(dǎo)體襯底為體硅襯底。
全文摘要
本申請公開了一種半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)及其制備方法，該方法包括形成具有體接觸孔的絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底；在所述絕緣體上硅(SOI)結(jié)構(gòu)的半導(dǎo)體襯底上形成鰭片；在所述鰭片頂部和側(cè)面形成柵堆疊結(jié)構(gòu)；在所述柵堆疊結(jié)構(gòu)兩側(cè)的鰭片中形成源/漏結(jié)構(gòu)；金屬化。本發(fā)明采用傳統(tǒng)的基于準平面的自頂向下工藝實現(xiàn)了與CMOS平面工藝的良好兼容，并且易于集成，有利于抑制短溝道效應(yīng)，推動MOSFETs尺寸往小尺寸方向發(fā)展。
文檔編號H01L21/84GK102903750SQ20111021283
公開日2013年1月30日 申請日期2011年7月27日 優(yōu)先權(quán)日2011年7月27日
發(fā)明者周華杰, 徐秋霞 申請人:中國科學(xué)院微電子研究所