專利名稱：監(jiān)測閘極導體對深溝渠電容錯位的測試單元及測試方法
技術領域：
本發(fā)明涉及監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構及其利用的測試方法，特別涉及在溝渠電容動態(tài)隨機存取內存(Trench-DRAM)制程中，監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構及其利用的測試方法。
背景技術：
在半導體制程中，為維持產品品質的穩(wěn)定，須針對所生產的半導體組件持續(xù)進行在線測試。通常在進行各項制程的同時，還會采用相同的步驟制作測試用組件，稱為測試單元(Test Key)，通過量測該測試單元的各項電性參數(shù)作為檢視制程是否正常的指標，進而有效控制廣品品質。
請參照圖I，顯示了傳統(tǒng)溝渠電容動態(tài)隨機存取內存裝置在制造過程中，其一部份數(shù)組布局10的俯視圖。此外，請參照圖2，為一剖面示意圖，顯示沿圖I所標示2-2’切線的測試單元結構。請參照圖1，該數(shù)組布局10包含多個溝渠電容DT0、DT1、DT2、DT3、DT4、DT5、以及DT6。多個閘極導體(Gate Conductor, GC)線GCO、GC1、GC2、GC3、及GC4，與位于其上的位線BLO、BL1、以及BL2以正交方式排列。該溝渠電容DTO、DTI、DT2、DT3、DT4、DT5、以及DT6以相同制造程序并在同一步驟中所形成。因此，每一個溝渠電容DT0、DT1、DT2、DT3、DT4、DT5、以及DT6的結構大致上相同。請參照圖2，每一個溝渠電容DT2、及DT3深埋制作于基板5中，該溝渠電容包含淺溝槽隔離(Shallow Trench Isolation, STI) 11及單邊埋藏導電帶(Single Side Buried Strap, SSBS)12。重摻雜源極/汲極13被形成于該娃基板5中，并分別位于該溝渠電容的兩側。埋藏帶外擴散區(qū)(圖中未顯示)被植入于該硅基板5中，并位于該溝渠電容的一側，以與該單邊埋藏導電帶12相鄰。覆絕緣層14配置于該溝渠電容DT2及DT3之上以及該基板5的上表面。多個行閘極導體線60)、6(1、602、603、及GC4彼此平行設置于該硅基板5的上表面。該閘極導體線GCO配置于該覆絕緣層14之上并直接位于該溝渠電容DT2之上。該閘極導體線GCl配置于該覆絕緣層14之上并位于該溝渠電容DT2以及DT3之間。該閘極導體線GC2配置于該覆絕緣層14之上并直接位于該溝渠電容DT3之上。該閘極導體線GC4配置于該覆絕緣層14之上并位于該溝渠電容DT3及DT4之間。每個位線BL0、BL1、以及BL2經由位線接觸(Bitline Contact，CB) 15與對應晶體管的源極/汲極區(qū)域電性連結。兩相鄰的該位線接觸由介電層16所分離。已知用以監(jiān)測溝渠電容制程過程中閘極導體對深溝渠電容(GC-DT)錯位的原理，乃是通過分別量測閘極導體線GCO以與門極導體線GCl的臨界電壓(threshold voltage)值來評估GC-DT的對不準情形。然而，已知監(jiān)測溝渠電容制程過程中GC-DT錯位的方法是不精準的。當沒有GC-DT錯位發(fā)生時，該閘極導體線GCO以與門極導體線GCl的臨界電壓被定義為標準值Vth。當閘極導體向左移的錯位發(fā)生時，該閘極導體線GCO以與門極導體線GCl所量測出的臨界電壓小于該標準值Vth。不幸地，當閘極導體向右移的錯位發(fā)生時，該閘極導體線GCO以與門極導體線GCl所量測出的臨界電壓大致等于該標準值Vth。因此，僅通過量測臨界電壓，無法判斷是否GC-DT發(fā)生錯位。
基于上述，目前業(yè)界亟需一種較為精確的方法，來判斷閘極導體對深溝渠電容(GC-DT)是否發(fā)生錯位。

發(fā)明內容
本發(fā)明提供一種監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，包含溝渠電容結構，包含多個平行的溝渠電容線以及溝渠電容連結，其中該多個溝渠電容線經由該溝渠電容連結達到彼此電性連結；埋藏帶外擴散區(qū)，其中該埋藏帶外擴散區(qū)與該溝渠電容線的第一側相鄰，其中該溝渠電容線具有第二側，位于該第一側的反面，且沒有埋藏帶外擴散區(qū)與該第二側相鄰；第一閘極導體結構包含多個平行的第一閘極導體線以及第一閘極導體連結，該第一閘極導體線經由該第一閘極導體連結達到彼此電性連結，且每個第一閘極導體線直接配置于對應的溝渠電容線之上；以及，第二閘極導體結構包含多個第二閘極導體線以及第二閘極導體連結，該第二閘極導體線經由該第二閘極導體連結達到彼此電性連結，且該第一閘極導體線及該第二閘極導體線互相平行，且該第一閘極導體線及該第二閘極導體線交替排列。
根據(jù)本發(fā)明另一實施例，本發(fā)明還提供一種監(jiān)測閘極導體對深溝渠電容錯位的測試方法，包含提供上述測試單元結構；量測介于該第一閘極導體線以及該溝渠電容線間的第一電容值，以及介于該第二閘極導體線以及該埋藏帶外擴散區(qū)的第二電容；以及，將該第一電容值與第一參考信息比較，以及將該第二電容值與第二參考信息比較。值得注意的是，該第一參考信息指當沒有閘極導體對深溝渠電容錯位發(fā)生時，該第一閘極導體線及該溝渠電容線之間的電容值；以及，該第二參考信息指當沒有閘極導體對深溝渠電容錯位發(fā)生時，該第二閘極導體線以及該埋藏帶外擴散區(qū)之間的電容值。以下通過數(shù)個實施例及比較實施例，以更進一步說明本發(fā)明的方法、特征及優(yōu)點，但并非用來限制本發(fā)明，本發(fā)明的范圍應以權利要求書所限定的范圍為準。


圖I顯示了傳統(tǒng)溝渠電容動態(tài)隨機存取內存裝置在制造過程中一部份的數(shù)組布局的俯視圖；圖2為剖面示意圖，顯示沿圖I所標示的2-2’切線的測試單元結構；圖3顯示根據(jù)本發(fā)明一實施例所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構的俯視圖；圖4為剖面示意圖，顯示沿圖3所標示的4-4’切線的測試單元結構；第5及6圖顯示當圖4所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構發(fā)生閘極導體對深溝渠電容(GC-DT)錯位發(fā)生時的剖面示意圖。主要組件符號說明已知技術5 基板；10 傳統(tǒng)溝渠電容動態(tài)隨機存取內存裝置數(shù)組布局；11 淺溝槽隔離；12 單邊埋藏導電帶；
13 重摻雜源極/汲極；14 覆絕緣層；15 位線接觸；16 介電層；2-2，切線；BL0、BL1、BL2 位線；DT0、DT1、DT2、DT3、DT4、DT5、DT6 溝渠電容；GC0、GC1、GC2、GC3、GC4 閘極導體線； 本發(fā)明實施例4-4， 切線；50 基板；100 監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構；101 淺溝槽隔離；102 單邊埋藏導電帶(多晶硅)；103 重摻雜源極/汲極；104 覆絕緣層；105 位線接觸；106 介電層；110 第一閘極導體結構；111 第二閘極導體結構；112 溝渠電容結構；120 埋藏帶外擴散區(qū)；BLO、BL1、BL2 位線；GCa 第一閘極導體線；GCac 第一閘極導體連結；GCb 第二閘極導體線；GCbc 第二閘極導體連結；DT 溝渠電容線；以及DTc 溝渠電容連結。
具體實施例方式請參照圖3及圖4，圖3是根據(jù)本發(fā)明一實施例所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構100的俯視圖，該閘極導體對深溝渠電容(GC-DT)沒有錯位發(fā)生；圖4為剖面示意圖，顯示沿圖3所標示的4-4’切線的測試單元結構。如圖3及圖4所示，該測試單元100包含多個第一閘極導體線GCa及多個第二閘極導體線GCb。該第一閘極導體線GCa以及該第二閘極導體線GCb的結構可為金屬閘極、多晶硅/金屬硅化物/氮化硅堆棧閘極等等。此外，該第一閘極導體線GCa以及該第二閘極導體線GCb彼此互相平行，且該第一閘極導體線GCa以及該第二閘極導體線GCb彼此互相交替排列。舉例來說，一個第一閘極導體線GCa可以配置于兩相鄰的第二閘極導體線GCb之間，以及一個第二閘極導體線GCb可以配置于兩相鄰的第一閘極導體線GCa之間。值得注意的是，該第一閘極導體線GCa并不會與該第二閘極導體線GCb直接接觸。該多個第一閘極導體線GCa彼此通過第一閘極導體連結GCac達到彼此的電性連結，以及該多個第二閘極導體線GCb彼此通過第二閘極導體連結GCbc達到彼此的電性連結。請參照圖3，該多個第一閘極導體線GCa以及該第一閘極導體連結GCac構成第一閘極導體結構110,該第一閘極導體結構110可為梳狀結構。同時地，該多個第二閘極導體線GCb以及該第二閘極導體連結GCbc構成第二閘極導體結構111，該第二閘極導體結構111可為梳狀結構。電壓訊號可以經由該第一閘極導體連結GCac來施予該第一閘極導體線GCa。同樣地，電壓訊號可以經由該第二閘極導體連結GCbc來施予該第二閘極導體線GCb。仍請參照圖3，多個排位線BL0、BL1、以及BL2配置于介電層106上，而該介電層106配置于該基板50上。該位線BL0、BL1、以及BL2與位于其下的該第一閘極導體線GCa以及該第二閘極導體線GCb達成正交。該介電層106可包含氮化硅層、以及硼磷硅玻璃(BPSG)層。該介電層106填滿該第一閘極導體線GCa以及該第二閘極導體線GCb之間的空隙。傳統(tǒng)微影蝕刻制程可以被用來形成位線接觸(CB) 105。該位線接觸化8)105與該位線此0、81^1、以及此2直接接觸。 請參照圖3，該測試單元100進一步包含多個溝渠電容線DT，該多個溝渠電容線DT 與該第一閘極導體線GCa以及該第二閘極導體線GCb平行(以俯視圖的觀點)。該多個溝渠電容線DT形成于該基板50內。該多個溝渠電容線DT直接配置于該第一閘極導體線GCa之上，或者是該多個溝渠電容線DT直接配置于該第二閘極導體線GCb之上。值得注意的是該溝渠電容線DT并不會同時配置于該第一閘極導體線GCa以及該第二閘極導體線GCb之上。在圖3及圖4所示的實施例中，該多個溝渠電容線DT僅直接配置該多個第一閘極導體線GCa之上，并與該多個第一閘極導體線GCa對應。請參照圖3，該多個溝渠電容線DT經由溝渠電容連結DTc達到彼此電性連結，且該溝渠電容線DT以及該溝渠電容連結DTc構成溝渠電容結構112，該溝渠電容結構112為梳狀結構。在本發(fā)明中，已知所使用的溝渠電容(請參照圖I)被本發(fā)明所述的溝渠電容線DT所取代。該測試單元100的該溝渠電容線DT是在同一步驟中所制得的，且具有相同的尺寸。請參照圖4，該溝渠電容線DT包含淺溝槽隔離(STI) 101及多晶硅填充物(包含單邊埋藏導電帶(SSBS)) 102。該重摻雜源極/汲極103在該第一閘極導體線GCa以及該第二閘極導體線GCb形成后，以植入方式形成于該基板50內。值得注意的是，該重摻雜源極/汲極103配置于該溝渠電容線DT的兩側。埋藏帶外擴散區(qū)120植入于該基板50中，該埋藏帶外擴散區(qū)120位于該溝渠電容線DT的一側，并與該單邊埋藏導電帶(SSBS) 102相鄰。換言之，該埋藏帶外擴散區(qū)120僅配置于溝渠電容線DT的一側。覆絕緣層104直接配置于該第一閘極導體線GCa以及該第二閘極導體線GCb之上，用以將該閘極導體線與該溝渠電容線分隔。本發(fā)明的特征在于，通過該第一閘極導體結構110、該第二閘極導體結構111、及該溝渠電容結構112，來對該溝渠電容線DT以及該第一閘極導體線GCa間的電容值進行量測，并對該溝渠電容線DT該第二閘極導體線GCb間的電容值進行量測。以下通過圖4-6來說明本發(fā)明一實施例所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法。圖4為沿圖3所標示4-4’切線的測試單元剖面結構示意圖，其顯示了閘極導體對深溝渠電容配置上的理想狀態(tài)，也就是該閘極導體對深溝渠電容(GC-DT)沒有錯位發(fā)生。于此同時，圖5顯示了當閘極導體對深溝渠電容(GC-DT)發(fā)生錯位時的示意圖，該第一閘極導體線GCa以及該第二閘極導體線GCb朝著該溝渠電容線DT的左側偏移，也就是導致閘極導體左位移的狀況。此外，圖6顯示了當閘極導體對深溝渠電容(GC-DT)發(fā)生錯位時的示意圖，該第一閘極導體線GCa以及該第二閘極導體線GCb朝著該溝渠電容線DT的右側偏移，也就是導致閘極導體右位移的狀況。由于測試單元內的第一閘極導體線GCa與內存數(shù)組同步進行定義，即使用同一光罩，因此，若使用該光罩進行第一閘極導體線GCa定義在內存數(shù)組中出現(xiàn)對不準情形，在該測試單元中同樣會發(fā)生。

在本發(fā)明實施例中，有別于已知技藝使用易受干擾的臨界電壓量測法，取代使用較為精準的電容量測法。根據(jù)本發(fā)明所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，該第一閘極導體線GCa作為第一電容的第一電極。而作為該第一電容的第二電極為溝渠電容線DT的多晶硅102。在沒有閘極導體對深溝渠電容錯位發(fā)生時，介于該第一閘極導體線GCa以及該溝渠電容線DT之間的該第一電容具有電容值Cl (該電容值Cl是通過提供第一電壓至該第一閘極導體線GCa，以及提供第二電壓至該溝渠電容線DT來進行量測的)。同樣地，該第二閘極導體線GCb作為第二電容的第一電極。而作為該第二電容的第二電極為與該溝渠電容線DT相鄰的該埋藏帶外擴散區(qū)120。在沒有閘極導體對深溝渠電容錯位發(fā)生時，介于該第二閘極導體線GCb以及該埋藏帶外擴散區(qū)120之間的該第二電容具有電容值C2 (該電容值C2是通過提供第一電壓至該第二閘極導體線GCb，以及提供第二電壓至該埋藏帶外擴散區(qū)120來進行量測的)。因為該第二閘極導體線GCb不與該埋藏帶外擴散區(qū)120直接重疊；亦即，當沒有閘極導體對深溝渠電容錯位發(fā)生時，該第二電容值C2近似于O。圖5顯示了當閘極導體對深溝渠電容(GC-DT)發(fā)生錯位時的示意圖，該第一閘極導體線GCa以及該第二閘極導體線GCb朝著該溝渠電容線DT的左側偏移。請參照圖5，該閘極導體左位移的狀況發(fā)生，使得該第一閘極導體線GCa與該多晶硅102 (該溝渠電容線DT)之間的重疊部份會減少，但是該第一閘極導體線GCa會進一步與該埋藏帶外擴散區(qū)120部份重疊，因此該第一電容(圖5所示結構)所量測到的電容值CLl會大于該電容值Cl (即CLl > Cl)。于此同時，該第二閘極導體線GCb同樣朝著該溝渠電容線DT的左側偏移。因此，該圖5所述的第二電容其電容值CL2仍會等于電容值C2(即C2 = CL2)。圖6顯示了當閘極導體對深溝渠電容(GC-DT)發(fā)生錯位時的示意圖，該第一閘極導體線GCa以及該第二閘極導體線GCb朝著該溝渠電容線DT的右側偏移。請參照圖6，該閘極導體右位移的狀況發(fā)生，使得該第一閘極導體線GCa與該多晶硅102 (該溝渠電容線DT)之間的重疊部份會減少，因此該第一電容(圖6所示結構)所量測到的電容值CRl會小于該電容值Cl (即Cl > CRl)。于此同時，自從該第二閘極導體線GCb同樣朝著該溝渠電容線DT的右側偏移，使得該第二閘極導體線GCb更進一步與該埋藏帶外擴散區(qū)120接近，和/或導致該第二閘極導體線GCb與該埋藏帶外擴散區(qū)120形成部份重疊。因此，該圖6所述的第二電容其電容值CR2會等于或大于(當該第二閘極導體線GCb與該埋藏帶外擴散區(qū)120部份重疊)該電容值C2 (即C2彡CR2)。基于上述，本發(fā)明所述的該測試單元結構可以通過量測第一閘極導體線GCa以及該溝渠電容線DT之間的電容值，以及該第二閘極導體線GCb以及該埋藏帶外擴散區(qū)120的電容值，達到監(jiān)測閘極導體對深溝渠電容(GC-DT)錯位的目的。此外，本發(fā)明所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，可以進一步判斷出當該閘極導體對深溝渠電容(GC-DT)發(fā)生錯位時，該閘極導體線向深溝渠電容左邊偏移或是右邊偏移。 雖然本發(fā)明已公開了上述的較佳實施例，但本發(fā)明并不限于此，本領域技術人員應當理解，在不脫離本發(fā)明的精神和范圍的情況下，可對本發(fā)明作些許更動與潤飾，因此本發(fā)明的保護范圍應當以權利要求書所限定的范圍為準。
權利要求
1.一種監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，其特征在于 溝渠電容結構，包含多個平行的溝渠電容線以及溝渠電容連結，所述多個溝渠電容線經由所述溝渠電容連結達到彼此電性連結； 埋藏帶外擴散區(qū)，所述埋藏帶外擴散區(qū)與所述溝渠電容線的第一側相鄰，所述溝渠電容線具有第二側，位于所述第一側的反面，且沒有埋藏帶外擴散區(qū)與所述第二側相鄰； 第一閘極導體結構，包含多個平行的第一閘極導體線以及第一閘極導體連結，所述第一閘極導體線經由所述第一閘極導體連結達到彼此電性連結，且每個第一閘極導體線直接配置于對應的溝渠電容線之上；以及 第二閘極導體結構，包含多個第二閘極導體線以及第二閘極導體連結，所述第二閘極導體線經由所述第二閘極導體連結達到彼此電性連結，且所述第一閘極導體線及所述第二閘極導體線互相平行，且所述第一閘極導體線及所述第二閘極導體線交替排列。
2.根據(jù)權利要求I所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，其特征在于所述第二閘極導體不與所述溝渠電容線重疊。
3.根據(jù)權利要求I或2所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，還包含 多個位線，其特征在于所述多個位線與位于所述多個位線下的所述第一閘極導體線以及所述第二閘極導體線達成正交。
4.根據(jù)權利要求I或2所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，其特征在于所述溝渠電容結構為梳狀結構，所述第一閘極導體結構為梳狀結構，以及所述第二閘極導體結構為梳狀結構。
5.根據(jù)權利要求I或2所述的監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，其特征在于所述第一閘極導體結構及所述第二閘極導體結構彼此之間沒有達到電性連結。
6.一種監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于 提供測試單元結構，所述測試單元結構包含 溝渠電容結構，包含 多個平行溝渠電容線以及溝渠電容連結，所述溝渠電容線經由所述溝渠電容連結達到彼此電性連結； 埋藏帶外擴散區(qū)與所述溝渠電容線的第一側相鄰，所述溝渠電容線具有第二側，位于所述第一側的反面，且沒有埋藏帶外擴散區(qū)與所述第二側相鄰； 第一閘極導體結構，包含多個平行的第一閘極導體線以及第一閘極導體連結，所述第一閘極導體線經由所述第一閘極導體連結達到彼此電性連結，且每個第一閘極導體線直接配置于對應的溝渠電容線之上；以及 第二閘極導體結構，包含多個第二閘極導體線以及第二閘極導體連結，所述第二閘極導體線經由所述第二閘極導體連結達到彼此電性連結，且所述第一閘極導體線及所述第二閘極導體線互相平行，且所述第一閘極導體線及所述第二閘極導體線交替排列； 量測介于所述第一閘極導體線以及所述溝渠電容線間的第一電容值，以及介于所述第二閘極導體線以及所述埋藏帶外擴散區(qū)的第二電容值；以及 將所述第一電容值與第一參考信息比較，以及將所述第二電容值與第二參考信息比較。
7.根據(jù)權利要求6所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于所述第二閘極導體不與所述溝渠電容線重疊。
8.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，所述測試單元結構還包含 多個位線，其特征在于所述多個位線與位于所述多個位線下的所述第一閘極導體線以及所述第二閘極導體線達成正交。
9.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于所述溝渠電容結構為梳狀結構，所述第一閘極導體結構為梳狀結構，以及所述第二閘極導體結構為梳狀結構。
10.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于所述第一閘極導體結構以及所述第二閘極導體結構彼此之間沒有達到電性連結。
11.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于所述第一參考信息指當沒有閘極導體對深溝渠電容錯位發(fā)生時，所述第一閘極導體線及所述溝渠電容線之間的電容值。
12.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于所述第二參考信息指當沒有閘極導體對深溝渠電容錯位發(fā)生時，所述第二閘極導體線以及所述埋藏帶外擴散區(qū)之間的電容值。
13.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于當閘極導體左位移發(fā)生時，所述第一電容值小于所述第一參考信息，且第二電容值等于或大于所述第二參考信息。
14.根據(jù)權利要求6或7所述的監(jiān)測閘極導體對深溝渠電容錯位的測試方法，其特征在于當閘極導體右位移發(fā)生時，所述第一電容值大于所述第一參考信息，且所述第二電容值等于所述第二參考信息。
全文摘要
本發(fā)明公開了一種監(jiān)測閘極導體對深溝渠電容錯位的測試單元結構，以及測試方法。該測試單元結構包含溝渠電容結構，包含多個溝渠電容線以及溝渠電容連結；埋藏帶外擴散區(qū)，與該溝渠電容線的第一側相鄰；第一閘極導體結構，包含多個平行的第一閘極導體線以及第一閘極導體連結，該第一閘極導體線彼此電性連結；以及第二閘極導體結構，包含多個第二閘極導體線以及第二閘極導體連結，該第二閘極導體線彼此電性連結，且該第一閘極導體線及該第二閘極導體線互相平行，且該第一閘極導體線及該第二閘極導體線交替排列。
文檔編號H01L23/544GK102790038SQ201110208109
公開日2012年11月21日 申請日期2011年7月19日 優(yōu)先權日2011年5月19日
發(fā)明者劉獻文, 許平, 陳逸男 申請人:南亞科技股份有限公司