專利名稱：堆疊式半導(dǎo)體封裝及其堆疊方法
技術(shù)領(lǐng)域：
以下描述涉及用于將半導(dǎo)體芯片堆疊在芯片基座上的堆疊式半導(dǎo)體封裝技術(shù)。
背景技術(shù)：
已經(jīng)介紹了通過例如堆疊兩個(gè)相同存儲(chǔ)器半導(dǎo)體封裝，使存儲(chǔ)容量加倍的新堆疊式半導(dǎo)體封裝技術(shù)。美國專利No. 6M2285公開了已經(jīng)由本發(fā)明的申請(qǐng)人實(shí)現(xiàn)的方法。因?yàn)槭股蠈有酒系墓苣_變形并且隨后與下層芯片上的管腳直接結(jié)合，所以以上現(xiàn)有技術(shù)在其實(shí)現(xiàn)中是有利的。然而，一些管腳最近被設(shè)計(jì)成具有較短長(zhǎng)度，使得上層芯片上的管腳的端部與下層芯片上的管腳的上端部變得相對(duì)遠(yuǎn)離。因此，在焊膏處理之后，不適當(dāng)?shù)貓?zhí)行結(jié)合，導(dǎo)致出現(xiàn)更多缺陷。

發(fā)明內(nèi)容
以下描述涉及用于有效地堆疊具有較短管腳的芯片的技術(shù)。提供了用于容易地和有效地連接以使管腳不可能直接結(jié)合到一起的距離彼此隔離的管腳的復(fù)雜技術(shù)。在一總體方面，提供了一種堆疊式半導(dǎo)體封裝，包括第一半導(dǎo)體芯片，被配置成在至少一側(cè)上包括多個(gè)第一管腳，用于與外部電路連接；第二半導(dǎo)體芯片，被配置成堆疊在第一半導(dǎo)體芯片之上，并且在與第一管腳對(duì)應(yīng)的至少一側(cè)上包括多個(gè)第二管腳，第二管腳具有朝向所對(duì)應(yīng)的第一管腳的上部延伸并且與所對(duì)應(yīng)的第一管腳的上部隔離的端部；印刷電路板(PCB)，被配置成設(shè)置在第二管腳與第一和第二半導(dǎo)體芯片的芯片主體之間的空間中并且沿著第一和第二半導(dǎo)體芯片的長(zhǎng)度，并且包括多個(gè)導(dǎo)電圖案，每一個(gè)導(dǎo)電圖案均從所對(duì)應(yīng)的第二管腳的端部朝向所對(duì)應(yīng)的第一管腳的上部延伸；以及多個(gè)結(jié)合部，每一個(gè)結(jié)合部都被配置成電連接PCB的導(dǎo)電圖案、對(duì)應(yīng)的第二管腳的端部和所對(duì)應(yīng)的第一管腳的上部。PCB可以被進(jìn)一步配置成在一側(cè)上包括多個(gè)凹槽圖案，每一個(gè)凹槽圖案都具有與第一管腳相同的間距。PCB可以被布置成通過與所對(duì)應(yīng)的第一管腳的上部接觸的凹槽圖案， 與第一和第二半導(dǎo)體芯片對(duì)準(zhǔn)。其他特征和方面將從以下詳細(xì)描述、附圖和權(quán)利要求變得明顯。


圖IA是示出印刷電路板(PCB)的外部的示例的側(cè)視圖。圖IB示出圖IA中所示的示例中的沿著線C-C'的橫截面圖。
圖IC是示出圖IA中所示的示例中所示的堆疊式半導(dǎo)體封裝的示例的放大圖。圖ID是示出結(jié)合在一起的第一管腳和第二管腳與凹槽圖案的示例的放大橫截面圖。圖2是示出結(jié)合在一起的第一和第二管腳與PCB的凹槽圖案的另一示例的放大圖。圖3示出堆疊半導(dǎo)體芯片的方法的示例的流程圖。貫穿附圖和詳細(xì)說明，除非另外描述，相同附圖標(biāo)號(hào)被理解為指示相同元件、特征和結(jié)構(gòu)。為了清楚、說明和方便起見，這些元件的相對(duì)尺寸和描述會(huì)被夸大。
具體實(shí)施例方式提供以下描述，以幫助讀者獲得在此描述的方法、裝置、和/或系統(tǒng)的全面理解。 因此，向本領(lǐng)域普通技術(shù)人員建議在此描述的方法、裝置、和/或系統(tǒng)的多種改變、修改、以及等同物。此外，為了更加清楚和簡(jiǎn)潔，已知功能和構(gòu)造的描述會(huì)被省略。圖IA是示出在堆疊式半導(dǎo)體封裝通過焊膏之前，印刷電路板(PCB)及其管腳的外部的示例的側(cè)視圖。圖IB是圖IA中所示的示例中的沿著線C-C'的橫截面圖。圖IC是示出圖IA中所示的示例中所示的堆疊式半導(dǎo)體封裝的示例的放大圖。圖ID是示出結(jié)合在一起的凹槽圖案與第一管腳和第二管腳的示例的放大橫截面圖。如圖IA至圖ID所示，堆疊式半導(dǎo)體封裝可以包括第一半導(dǎo)體芯片100和堆疊在第一半導(dǎo)體芯片100上的第二半導(dǎo)體芯片200。第一半導(dǎo)體芯片100可以在一側(cè)上包括多個(gè)第一管腳110-1，...，和110-10，用于到外部電路的連接。第二半導(dǎo)體芯片200可以在一側(cè)上包括多個(gè)第二管腳210-1，· · ·，和210-2。如圖IB中所示的示例中所示，第二管腳210 的端部與第一管腳110的相應(yīng)上部隔離并且向上延伸。在第二管腳210與芯片主體170和270之間的空間中，PCB 300沿著第一和第二芯片100和200的長(zhǎng)度布置在第一管腳110之上。PCB 300可以包括與第一和第二管腳對(duì)應(yīng)的多個(gè)導(dǎo)電圖案310-1，...，和310-10。除了被形成為比其余部分更短的導(dǎo)電圖案310-9 之外，導(dǎo)電圖案310-1至310-8和310-10被設(shè)計(jì)成從相應(yīng)第二管腳210的端部延伸到第一管腳110的上部。導(dǎo)電圖案310-1至310-8和310-10通過結(jié)合部500電連接至相應(yīng)第二管腳210-1至210-8和210-9的端部以及相應(yīng)第一管腳110-1至110-8和110-10的上部。如圖IA至圖ID所示，類似于現(xiàn)有技術(shù)，在堆疊式半導(dǎo)體封裝中，使第二管腳210 的端部變形，以朝向第一管腳110的上部延伸。然而，本發(fā)明不限于以上，并且可以包括具有最初向下延伸的管腳的半導(dǎo)體芯片。與現(xiàn)有技術(shù)不同，第二管腳210的端部不足夠長(zhǎng)，以達(dá)到第一管腳110的上部。根據(jù)現(xiàn)有技術(shù)的焊接不能提供第二管腳210的端部和第一管腳 110的上部之間的可靠電連接。形成在PCB上的導(dǎo)電圖案310提供延伸平面，其允許焊膏穩(wěn)定地連接于第二管腳210的端部與第一管腳110的上部之間。在該示例中，結(jié)合部500可以通過焊接第一和第二管腳110和210與導(dǎo)電圖案310形成。在經(jīng)過焊膏溶液的過程中， 焊膏溶液被附著，以覆蓋第一管腳110的上部，焊膏溶液從第二管腳210的端部經(jīng)過導(dǎo)電圖案310，從而提供在第一和第二管腳110和210之間的穩(wěn)定電連接。雖然美國專利No. 6M2285公開了使用類似于PCB的輔助單元來連接管腳的方法， 但是現(xiàn)有技術(shù)的PCB僅提供用于在上層芯片上的控制管腳和下層芯片上的非連接(NC)管腳之間橋接的路徑。用于橋接的配置在現(xiàn)有技術(shù)中未具體公開。根據(jù)以上現(xiàn)有技術(shù)，上層和下層芯片上的管腳最初通過焊接直接連接。在圖IA至圖ID中所示的示例中，PCB 300可以是柔性PCB (FPCB)，或者可以是任何其他類型的PCB。在另一示例中，PCB 300可以在一側(cè)上包括具有與第一管腳110相同的間距的多個(gè)凹槽圖案330。凹槽圖案330與各個(gè)第一管腳110的上部接觸，因此PCB 300可以與各個(gè)第一和第二半導(dǎo)體芯片100和200的第一和第二管腳110和210對(duì)準(zhǔn)。在該示例中，每個(gè)凹槽圖案330都可以通過沿著長(zhǎng)度方向切割導(dǎo)電通孔形成，其中，導(dǎo)電通孔與導(dǎo)電圖案310導(dǎo)通。在這種情況下，由于每個(gè)凹槽圖案330的切割部分上的凹槽都具有在其上形成的導(dǎo)電圖案，如在圖ID中所示的示例中示出的，焊膏滲入到凹槽深處，從而加固與管腳110和210的連接。然而，凹槽圖案330可以不限于以上，并且可以是在其上不形成導(dǎo)電圖案的簡(jiǎn)單圖案。在另一示例中，PCB 300可以進(jìn)一步包括橋接圖案350，其具有連接至第二半導(dǎo)體芯片的控制管腳210-9的一端部和連接至第一半導(dǎo)體芯片的NC管腳110-9的另一端部。 橋接圖案350可以形成在內(nèi)層上，以與導(dǎo)電圖案310-7至310-9斷開連接。即，在這種情況下，PCB是多層FPCB。在假設(shè)兩個(gè)相同DRAM封裝被堆疊以使存儲(chǔ)器的容量加倍的情況下公開所示示例作為示例。然而，所公開的示例僅是示例性的，并且不意欲限制本發(fā)明的范圍。在這些示例中，各個(gè)上層和下層芯片上的大多數(shù)管腳(諸如，地址管腳和數(shù)據(jù)管腳)都連接至各個(gè)相應(yīng)管腳。為了使容量加倍，地址必須通過使用芯片選擇(⑶)管腳210-9(其在讀取和寫入操作期間區(qū)分芯片)充分?jǐn)U展(extend)。為此，使用作為下層芯片的第一半導(dǎo)體芯片110上的NC管腳110-7。為了將CS管腳210-9連接至NC管腳110-7，提供橋接圖案。如圖IC中所示的示例中所示，橋接圖案350可以包括經(jīng)由通孔351-2連接至短導(dǎo)電圖案310-9的一端部和經(jīng)由通孔351-1連接至導(dǎo)電圖案中的一個(gè)330-7的另一端部，并且被配置為形成在多層的內(nèi)層上的內(nèi)部圖案353。在這種情況下，短導(dǎo)電圖案310-9形成在 PCB 300的上表面上，以具有短到以僅結(jié)合至第二管腳中的一個(gè)210-9的長(zhǎng)度。導(dǎo)電圖案 310-9被形成為足夠短，并且結(jié)合至短導(dǎo)電圖案310-9的第二管腳210-9被切割為充分短。 因此，在經(jīng)過焊膏溶液的過程中，焊膏溶液覆蓋與第二管腳210-9對(duì)應(yīng)的第一管腳110-9， 從而可以避免第一管腳110-9和第二管腳210-9之間的直接電連接。因此，允許第二半導(dǎo)體芯片200上的CS管腳210-9電連接至第一半導(dǎo)體芯片100上的NC管腳110-7，使得當(dāng)?shù)谝话雽?dǎo)體芯片100上的第一管腳連接至外部安裝板時(shí)，第二半導(dǎo)體芯片200可以通過第一半導(dǎo)體芯片100上的NC管腳110-7被直接控制。圖2是示出結(jié)合到一起的第一和第二管腳與PCB的凹槽圖案的另一示例的放大圖。與圖IA至圖ID中所示的示例中示出的那些相同的元件具有相同附圖標(biāo)號(hào)。在圖2中所示的示例中，第一半導(dǎo)體芯片100和第二半導(dǎo)體芯片200具有與圖IA 中所示的示例中所示的那些相同的形狀，并且它們被相互堆疊，結(jié)合到一起。此后，將參考圖IA至圖IC和圖2描述堆疊式半導(dǎo)體封裝的另一示例。圖2中所示的示例中示出的堆疊式半導(dǎo)體封裝通過將第二半導(dǎo)體芯片200堆疊在第一半導(dǎo)體芯片100上形成。第一半導(dǎo)體芯片100可以包括形成在一側(cè)上的多個(gè)第一管腳110-1，...，和110-10，用于與外部電路連接。第二半導(dǎo)體芯片可以包括在一側(cè)上形成的多個(gè)第二管腳210-1，...，和210-10。各個(gè)第二管腳210的端部都朝向各個(gè)第一管腳110的上部延伸一距離。S卩，第二管腳210可以最初被設(shè)計(jì)成具有與第一管腳110相同的形狀，并且然后變形，以具有向下延伸的下端。根據(jù)現(xiàn)有技術(shù)的焊接不能在第二管腳210的端部與第一管腳110的上部之間提供可靠電連接。在第二管腳210和芯片主體170和270之間的空間中，PCB 300沿著第一和第二半導(dǎo)體芯片100和200的長(zhǎng)度設(shè)置在第一管腳110之上。PCB300可以包括與第一和第二管腳110和210對(duì)應(yīng)的多個(gè)導(dǎo)電圖案310-1，...，和310-10。除了短導(dǎo)電圖案310-9之外，導(dǎo)電圖案310-1，... , 310-8和310-10被形成為從第二管腳210的端部朝向第一管腳110的上部延伸。導(dǎo)電圖案310-1，...，310-8和310-10以及相應(yīng)第二管腳210-1，.. .，210-8禾口 210-10的端部以及相應(yīng)第一管腳110-1，...，110-8和110-10的上部通過結(jié)合部500電連接。在圖2中所示的示例中，PCB 300具有與圖IC中所示的示例中示出的PCB 300的前表面類似的前表面，并且它們的相互不同之處在于，圖2的PCB 300的后表面具有與前表面類似的圖案。在圖2中所示的示例中，PCB 300是FPCB，但是可以是任何其他類型的PCB。 如圖2所示，PCB300的每個(gè)導(dǎo)電圖案310都包括形成在面對(duì)芯片主體170和270的PCB300 的表面上的第一導(dǎo)電圖案311和形成在面對(duì)第二管腳210的PCB 300的相對(duì)表面上的第二導(dǎo)電圖案313。多個(gè)第一導(dǎo)電圖案311形成在與第一管腳110對(duì)應(yīng)的位置處。多個(gè)第二導(dǎo)電圖案313形成在與各個(gè)第二管腳210對(duì)應(yīng)的位置處。在此，形成在與管腳對(duì)應(yīng)的位置處的導(dǎo)電圖案以與管腳相同的間隔布置，并且具有與管腳的尺寸對(duì)應(yīng)的尺寸，并且適于與相應(yīng)管腳結(jié)合。除了與橋接圖案相關(guān)的短圖案之外，PCB 300的后表面上的導(dǎo)電圖案以與圖IC 中所示的示例相同的方式形成。然而，后表面上的圖案不需要達(dá)到第二管腳210，從而可以接受這些圖案為具有連接至形成在凹槽圖案330上的導(dǎo)電圖案的短長(zhǎng)度的短圖案。另外， 與連接至CS管腳210-9的導(dǎo)電圖案330-9對(duì)應(yīng)的后表面上的導(dǎo)電圖案被去除。與現(xiàn)有技術(shù)不同，第二管腳210的端部不足夠長(zhǎng)以達(dá)到第一管腳110的上部。根據(jù)現(xiàn)有技術(shù)的焊接不能在第二管腳210的端部和第一管腳110的上部之間提供可靠電連接。 形成在PCB 300上的導(dǎo)電圖案310提供允許焊膏穩(wěn)定地連接在將被連接的第二管腳210的端部和第一管腳110的上部之間的延伸平面。在圖2中所示的示例中，結(jié)合部500可以通過將第一和第二管腳110和210焊接至導(dǎo)電圖案310形成。在經(jīng)過焊膏溶液的過程中，焊膏溶液被附著，以覆蓋第一管腳110的上部，使導(dǎo)電圖案310從第二管腳210的端部經(jīng)過，從而在第一和第二管腳110和210之間提供可靠電連接。雖然上述美國專利No. 6242285公開了使用類似于PCB的輔助單元連接管腳的方法，但是現(xiàn)有技術(shù)的PCB僅提供用于在上層芯片上的控制管腳和下層芯片上的NC管腳之間橋接的路徑。用于橋接的配置在現(xiàn)有技術(shù)中未被具體公開。在現(xiàn)有技術(shù)中，上層和下層芯片上的管腳最初通過焊接直接連接。在圖2中所示的示例中，PCB 300是FPCB，但是可以是任何其他類型的PCB。PCB 300的導(dǎo)電圖案310包括形成在面對(duì)芯片主體170和270的PCB 300的表面上的第一導(dǎo)電圖案311和形成在面對(duì)第二管腳210的PCB 300的相對(duì)表面上的第二導(dǎo)電圖案313。多個(gè)第一導(dǎo)電圖案311形成在與第一管腳110對(duì)應(yīng)的位置處。多個(gè)第二導(dǎo)電圖案313形成在與各個(gè)第二管腳210對(duì)應(yīng)的位置處。在此，形成在與管腳對(duì)應(yīng)的位置處的導(dǎo)電圖案以與管腳相同的間隔布置，并且具有與管腳的尺寸對(duì)應(yīng)的尺寸，并且適于與相應(yīng)管腳結(jié)合。如圖2中所示的示例中所示，結(jié)合部500可以包括第一結(jié)合部510和第二結(jié)合部 520，所述第一結(jié)合部510在第一半導(dǎo)體芯片100上連接第一導(dǎo)電圖案311和相應(yīng)第一管腳 110，所述第二結(jié)合部520連接第二導(dǎo)電圖案313、從第二半導(dǎo)體芯片200朝向第一管腳100 的上部延伸的相應(yīng)第二管腳210、以及第一管腳100的上部。與圖ID中所示的示例相比，進(jìn)一步提供第一結(jié)合部510，從而可以實(shí)現(xiàn)在第一和第二管腳110和120之間更可靠的電連接。如隨后所述，在經(jīng)過焊膏溶液的同時(shí)，焊膏溶液被固定和結(jié)合到導(dǎo)電圖案310。根據(jù)另一方面，PCB 300可以進(jìn)一步包括形成在第一管腳110的上部之上并且與第一管腳110和/或第二管腳210對(duì)準(zhǔn)的凹槽圖案330。凹槽圖案330可以與各個(gè)第一管腳110的上部接觸，從而PCB 300可以設(shè)置成與第一和第二半導(dǎo)體芯片100和200的第一和第二管腳110對(duì)準(zhǔn)。凹槽圖案330中的每一個(gè)都可以通過沿著長(zhǎng)度方向切割導(dǎo)電通孔形成，其中，導(dǎo)電通孔電連接第一導(dǎo)電圖案Iio和在相應(yīng)位置處的第二導(dǎo)電圖案210。在這種情況下，由于每個(gè)凹槽圖案330的切割部分上的凹槽均具有形成在其上的導(dǎo)電圖案，如圖2中所示的示例中所示，焊膏滲入凹槽深處，從而加固與第一和第二管腳110和210的連接。然而，類似于圖IC中所示的示例中，與短導(dǎo)電圖案310-9對(duì)應(yīng)的凹槽圖案330-9是不包括導(dǎo)電圖案的倒角圖案(chamfer pattern) 0然而，凹槽圖案不限于以上，并且所有凹槽圖案都可以是在其上不形成導(dǎo)電圖案的簡(jiǎn)單倒角圖案。根據(jù)另一方面，PCB 300可以進(jìn)一步包括橋接圖案350，其具有連接至第二半導(dǎo)體芯片200的控制管腳的一端部和連接至第一半導(dǎo)體芯片100的NC管腳的另一端部。橋接圖案350可以形成在內(nèi)層上，以與導(dǎo)電圖案310斷開電連接。S卩，圖2中所示的示例中的PCB 300是多層FPCB。在假設(shè)兩個(gè)相同DRAM封裝被堆疊以使存儲(chǔ)器的容量加倍的情況下，公開所示示例。然而，所描述的示例僅是示例性的，并且不意欲限制本發(fā)明的范圍。在該示例中，各個(gè)上層和下層芯片上的大多數(shù)管腳(諸如，地址管腳和數(shù)據(jù)管腳)連接至各個(gè)相應(yīng)管腳。為了使容量加倍，地址應(yīng)該通過使用CS管腳210-9被充分地?cái)U(kuò)展，其中，CS管腳210-9在讀取和寫入操作期間區(qū)分芯片。為此，使用作為下層芯片的第一半導(dǎo)體芯片110上的NC管腳 110-7。如圖IC中所示的示例中所示，橋接圖案350可以包括經(jīng)由通孔351-2連接至短導(dǎo)電圖案310-9的一端部和經(jīng)由通孔351-1連接至導(dǎo)電圖案中的一個(gè)330-7的另一端部，并且被配置為形成在多層的內(nèi)層上的內(nèi)部圖案353。導(dǎo)電圖案310-9被形成為足夠短，并且結(jié)合到短導(dǎo)電圖案310-9的第二管腳210-9被切割成足夠短。因此，在經(jīng)過焊膏溶液的過程中，焊膏溶液覆蓋與第二管腳210-9對(duì)應(yīng)的第一管腳110-9，使得可以避免第一管腳110-9 和第二管腳210-9之間的直接電連接。因此，在第二半導(dǎo)體芯片200上的CS管腳210-9可以電連接至第一半導(dǎo)體芯片100上的NC管腳110-7，從而當(dāng)?shù)谝话雽?dǎo)體芯片100上的第一管腳110連接至外部安裝板時(shí)，可以通過第一半導(dǎo)體芯片100上的NC管腳110-7直接控制第二半導(dǎo)體芯片200。此后，將參考圖3描述堆疊半導(dǎo)體芯片的方法的示例。圖3示出堆疊半導(dǎo)體芯片的方法的示例的流程圖。使半導(dǎo)體芯片的管腳變形，以向下延伸(100)。如果半導(dǎo)體芯片的管腳如圖IA中的第一半導(dǎo)體芯片100的第一管腳110那樣水平地延伸，則使用壓模按壓管腳，使得所有管腳的端部都向下延伸。壓模由一對(duì)上層模和下層模形成。當(dāng)放在下層模上的芯片被上層模按壓時(shí)，使管腳的端部變形為朝下。在這種情況下，控制管腳210-9可以通過不同壓模被預(yù)先處理，以將其切割成比其他第二管腳更短。此后，具有變形的管腳的半導(dǎo)體芯片被堆疊在另一半導(dǎo)體芯片上(S200)。再次參考圖IA或圖2，在粘結(jié)材料(諸如，環(huán)氧樹脂)被應(yīng)用在第一半導(dǎo)體芯片100的芯片主體 170的頂面上之后，第二半導(dǎo)體芯片200被按壓在第一半導(dǎo)體芯片100上，并且加熱以硬化環(huán)氧樹脂，從而兩個(gè)半導(dǎo)體芯片100和200被堆疊在一起。在堆疊操作期間，可以使用夾具， 以準(zhǔn)確地對(duì)準(zhǔn)第一和第二半導(dǎo)體芯片100和200。然后，在堆疊式半導(dǎo)體芯片的管腳和單一芯片封裝的外部之間的空間中，包括與至少一些管腳對(duì)應(yīng)的多個(gè)導(dǎo)電圖案的PCB被設(shè)置成與管腳對(duì)準(zhǔn)(300)。如圖IA或圖2中所示的示例中所示，為了準(zhǔn)確地和精確地將多層FPCB插入到這樣的窄空間中，可以使用顯微鏡來放大該空間。在這種情況下，PCB可以包括布置在下層半導(dǎo)體芯片上的管腳的上部上的凹槽圖案。導(dǎo)電圖案、上層半導(dǎo)體芯片上的管腳、以及下層半導(dǎo)體芯片上的管腳通過結(jié)合電連接G00)。為了從將被結(jié)合的部分去除雜質(zhì)，堆疊式半導(dǎo)體芯片經(jīng)過焊劑(flux)。隨后， 堆疊式半導(dǎo)體芯片封裝在下沉到焊膏溶液中的同時(shí)經(jīng)過填充有達(dá)到恒定高度的沸騰焊膏溶液的容器。堆疊式半導(dǎo)體芯片封裝下沉的深度可以故意被設(shè)置成保持在稍微高于第一管腳和第二管腳之間的結(jié)合部的水平處。即，焊膏溶液被提供達(dá)到高于上層和下層芯片之間的結(jié)合表面并且低于上層芯片的管腳從其突出的部分的水平。然后，焊膏溶液被冷卻以硬化，并且然后經(jīng)過清潔間以去除剩余焊劑。堆疊操作之后的最終封裝經(jīng)過測(cè)試，并隨后被包裝在托盤(tray)中用于傳輸。如上所述，當(dāng)相互隔離使得各個(gè)上層和下層半導(dǎo)體芯片的上部和下部管腳不能直接結(jié)合的上層半導(dǎo)體芯片和下層半導(dǎo)體芯片彼此堆疊時(shí)，包括多個(gè)導(dǎo)電圖案的PCB被布置在上部和下部管腳附近，從而允許上部和下部管腳之間的可靠結(jié)合。形成在PCB的一側(cè)上以具有與管腳相同的間距的凹槽圖案被放在下部管腳的上部之上，從而便于PCB的對(duì)準(zhǔn)。當(dāng)前實(shí)施例可以被實(shí)現(xiàn)為計(jì)算機(jī)可讀記錄介質(zhì)中的計(jì)算機(jī)可讀代碼。構(gòu)成計(jì)算機(jī)程序的代碼和代碼段可以通過本領(lǐng)域中的熟練計(jì)算機(jī)程序師容易地推斷。計(jì)算機(jī)可讀記錄介質(zhì)包括其中存儲(chǔ)計(jì)算機(jī)可讀數(shù)據(jù)的所有類型的記錄媒介。計(jì)算機(jī)可讀記錄介質(zhì)的示例包括ROM、RAM、CD-ROM、磁帶、軟盤、以及光學(xué)數(shù)據(jù)存儲(chǔ)器。此外，記錄介質(zhì)可以以諸如互聯(lián)網(wǎng)傳輸之類的載波的形式實(shí)現(xiàn)。另外，計(jì)算機(jī)可讀記錄介質(zhì)可以通過網(wǎng)絡(luò)被分發(fā)給計(jì)算機(jī)系統(tǒng)，其中，計(jì)算機(jī)可讀代碼可以分布式存儲(chǔ)和執(zhí)行。以上已經(jīng)描述了多個(gè)示例。然而，將明白，可以作出多種修改。例如，如果所描述的技術(shù)以不同順序執(zhí)行和/或如果所描述的系統(tǒng)、結(jié)構(gòu)、設(shè)備、或電路中的組件以不同方式結(jié)合和/或由其他組件或它們的等同物代替或者補(bǔ)充，可以實(shí)現(xiàn)合適的結(jié)果。因此，其他實(shí)現(xiàn)在以下權(quán)利要求的范圍之內(nèi)。
權(quán)利要求
1.一種堆疊式半導(dǎo)體封裝，包括第一半導(dǎo)體芯片，被配置成在至少一側(cè)上包括多個(gè)第一管腳，用于與外部電路連接；第二半導(dǎo)體芯片，被配置成堆疊在所述第一半導(dǎo)體芯片之上，并且在與所述第一管腳對(duì)應(yīng)的至少一側(cè)上包括多個(gè)第二管腳，所述第二管腳具有朝向所對(duì)應(yīng)的第一管腳的上部延伸并且與所對(duì)應(yīng)的第一管腳的上部隔離的端部；印刷電路板PCB，被配置成設(shè)置在所述第二管腳與所述第一和第二半導(dǎo)體芯片的芯片主體之間的空間中并且沿著所述第一和第二半導(dǎo)體芯片的長(zhǎng)度，并且包括多個(gè)導(dǎo)電圖案， 每一個(gè)所述導(dǎo)電圖案均從所對(duì)應(yīng)的第二管腳的所述端部朝向所對(duì)應(yīng)的第一管腳的所述上部延伸；以及多個(gè)結(jié)合部，每一個(gè)結(jié)合部都被配置成電連接所述PCB的導(dǎo)電圖案、對(duì)應(yīng)第二管腳的端部和對(duì)應(yīng)第一管腳的上部。
2.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被進(jìn)一步配置成在一側(cè)上包括多個(gè)凹槽圖案，每一個(gè)凹槽圖案都具有與所述第一管腳相同的間距。
3.根據(jù)權(quán)利要求2所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被布置成通過與所對(duì)應(yīng)的第一管腳的所述上部接觸的所述凹槽圖案，與所述第一和第二半導(dǎo)體芯片對(duì)準(zhǔn)。
4.根據(jù)權(quán)利要求2所述的堆疊式半導(dǎo)體封裝，其中，所述凹槽圖案中的每一個(gè)都通過沿著長(zhǎng)度方向切割導(dǎo)電通孔形成，所述導(dǎo)電通孔與所述導(dǎo)電圖案導(dǎo)通。
5.根據(jù)權(quán)利要求2所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被進(jìn)一步配置成進(jìn)一步包括橋接圖案，所述橋接圖案具有連接至所述第二半導(dǎo)體芯片的控制管腳的一端部和連接至所述第一半導(dǎo)體芯片的非連接管腳的另一端部，并且形成在內(nèi)層之上，以與所述多個(gè)導(dǎo)電圖案斷開電連接。
6.根據(jù)權(quán)利要求1所述的堆疊式半導(dǎo)體封裝，其中，所述PCB是柔性PCB。
7.—種堆疊式半導(dǎo)體封裝，包括第一半導(dǎo)體芯片，被配置成在至少一側(cè)上包括多個(gè)第一管腳，用于與外部電路連接；第二半導(dǎo)體芯片，被配置成堆疊在所述第一半導(dǎo)體芯片之上，并且在與所述第一管腳對(duì)應(yīng)的至少一側(cè)上包括多個(gè)第二管腳，所述第二管腳具有變形以朝向所對(duì)應(yīng)的第一管腳的上部延伸并且與所對(duì)應(yīng)的第一管腳的上部隔離的端部；印刷電路板PCB，被配置成沿著所述第一和第二半導(dǎo)體芯片的長(zhǎng)度，設(shè)置在所述第二管腳與所述第一和第二半導(dǎo)體芯片的芯片主體之間的空間中，并且包括多個(gè)導(dǎo)電圖案，每一個(gè)所述導(dǎo)電圖案均占用從所對(duì)應(yīng)的第二管腳的所述端部朝向所對(duì)應(yīng)的第一管腳的所述上部延伸的區(qū)域；以及多個(gè)結(jié)合部，每一個(gè)結(jié)合部均被配置成電連接所述PCB的導(dǎo)電圖案、對(duì)應(yīng)的第二管腳的端部和對(duì)應(yīng)的第一管腳的上部。
8.根據(jù)權(quán)利要求7所述的堆疊式半導(dǎo)體封裝，其中，所述PCB的所述多個(gè)導(dǎo)電圖案包括多個(gè)第一導(dǎo)電圖案，在面對(duì)所述第一和第二半導(dǎo)體芯片的主體的所述PCB的一個(gè)表面上與所述第一管腳對(duì)應(yīng)的位置處形成；以及多個(gè)第二導(dǎo)電圖案，在面對(duì)所述第二管腳的所述PCB的另一表面上與所述第二管腳對(duì)應(yīng)的位置處形成。
9.根據(jù)權(quán)利要求7所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被進(jìn)一步配置成在對(duì)準(zhǔn)的所述第一管腳的所述上部之上的一側(cè)上包括多個(gè)凹槽圖案。
10.根據(jù)權(quán)利要求9所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被設(shè)置成與所述第一和第二半導(dǎo)體芯片對(duì)準(zhǔn)，使得所述凹槽圖案與所對(duì)應(yīng)的第一管腳的上部接觸。
11.根據(jù)權(quán)利要求8所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被進(jìn)一步配置成在對(duì)準(zhǔn)的所述第一管腳的所述上部之上的一側(cè)上包括多個(gè)凹槽圖案。
12.根據(jù)權(quán)利要求11所述的堆疊式半導(dǎo)體封裝，其中，所述凹槽圖案中的每一個(gè)均通過沿著長(zhǎng)度方向切割導(dǎo)電通孔形成，所述導(dǎo)電通孔電連接所述第一導(dǎo)電圖案和對(duì)應(yīng)的第二導(dǎo)電圖案。
13.根據(jù)權(quán)利要求12所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被設(shè)置成與所述第一和第二半導(dǎo)體芯片對(duì)準(zhǔn)，使得所述凹槽圖案與所對(duì)應(yīng)的第一管腳的上部接觸。
14.根據(jù)權(quán)利要求7所述的堆疊式半導(dǎo)體封裝，其中，所述PCB被進(jìn)一步配置成進(jìn)一步包括橋接圖案，所述橋接圖案具有連接至所述第二半導(dǎo)體芯片的控制管腳的一端部和連接至所述第一半導(dǎo)體芯片的非連接管腳的另一端部，并且形成在內(nèi)層之上，以與所述多個(gè)導(dǎo)電圖案斷開電連接。
15.根據(jù)權(quán)利要求8所述的堆疊式半導(dǎo)體封裝，其中，所述結(jié)合部中的每一個(gè)均包括 第一結(jié)合部，用于連接第一導(dǎo)電圖案和所述第一半導(dǎo)體芯片的對(duì)應(yīng)第一管腳的上部；以及第二結(jié)合部，用于連接第二導(dǎo)電圖案、朝向所述第一半導(dǎo)體芯片的所述第一管腳延伸的所述第二半導(dǎo)體芯片的對(duì)應(yīng)的第二管腳的端部、以及所述第一管腳的所述上部。
16.根據(jù)權(quán)利要求7所述的堆疊式半導(dǎo)體封裝，其中，所述PCB是柔性PCB。
17.一種用于堆疊半導(dǎo)體芯片的方法，所述方法包括使所述半導(dǎo)體芯片的管腳變形，使得各個(gè)管腳的端部向下延伸；將具有變形的管腳的所述半導(dǎo)體芯片堆疊并結(jié)合到另一半導(dǎo)體芯片上；設(shè)置印刷電路板PCB與所述堆疊式半導(dǎo)體芯片對(duì)齊，所述PCB包括在所述堆疊式半導(dǎo)體芯片的所述管腳和單一芯片封裝之間的空間中與所述半導(dǎo)體芯片的至少一些管腳對(duì)應(yīng)的多個(gè)導(dǎo)電圖案；以及電連接各個(gè)導(dǎo)電圖案與所述上層半導(dǎo)體芯片和所述下層半導(dǎo)體芯片的各個(gè)對(duì)應(yīng)的管腳。
18.根據(jù)權(quán)利要求17所述的方法，其中，所述PCB的設(shè)置包括設(shè)置所述PCB，使得形成在所述PCB的一側(cè)上的凹槽圖案布置在所述下層半導(dǎo)體芯片的所述管腳之上。
19.根據(jù)權(quán)利要求17所述的方法，其中，所述導(dǎo)電圖案和所述管腳的電連接包括使所述堆疊式半導(dǎo)體芯片經(jīng)過焊膏溶液，所述焊膏溶液被提供達(dá)到高于所述上層和下層芯片之間的結(jié)合表面并且低于所述上層芯片的所述管腳伸出的部分的水平。
全文摘要
本發(fā)明公開了一種堆疊式半導(dǎo)體封裝及其堆疊方法，可應(yīng)用于具有短到使得半導(dǎo)體芯片不能直接結(jié)合到一起的管腳的半導(dǎo)體芯片。印刷電路板PCB被插入到上層半導(dǎo)體芯片的管腳和堆疊式半導(dǎo)體芯片的主體的外部之間的空間中。PCB包括在與各個(gè)管腳對(duì)應(yīng)的位置處的多個(gè)導(dǎo)電圖案。各個(gè)導(dǎo)電圖案與上層和下層半導(dǎo)體芯片的對(duì)應(yīng)的各個(gè)管腳結(jié)合到一起。PCB在一側(cè)上包括多個(gè)凹槽圖案，凹槽圖案具有與半導(dǎo)體芯片的管腳相同的間距。設(shè)置PCB橫跨下層半導(dǎo)體芯片的管腳，從而容易地布置堆疊式半導(dǎo)體芯片與PCB。
文檔編號(hào)H01L25/10GK102376680SQ20111020515
公開日2012年3月14日 申請(qǐng)日期2011年7月13日 優(yōu)先權(quán)日2010年8月12日
發(fā)明者鄭泰昇 申請(qǐng)人:波利斯塔克公司