專利名稱：半導(dǎo)體器件的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法。
背景技術(shù)：
眾所周知，機械應(yīng)カ可以改變硅材料的能隙和載流子遷移率，最近，機械應(yīng)カ在影響MOSFET性能方面扮演了越來越重要的角色 。如果可以適當控制應(yīng)力，從而提高載流子(η-溝道晶體管中的電子，P-溝道晶體管中的空穴)遷移率，提高驅(qū)動電流，因而應(yīng)カ可以較大地提高晶體管的性能。以PMOS晶體管為例，首先在需要形成源區(qū)和漏區(qū)的區(qū)域形成外延層，如硅鍺外延層，然后再進行摻雜形成PMOS晶體管的源區(qū)和漏區(qū)，形成硅鍺外延層是為了引入硅和硅鍺(SiGe)之間晶格失配形成的壓應(yīng)力，進ー步提高壓應(yīng)力，提高晶體管的性能。公開號為CN1011700060A的中國專利申請中提供了一種在源漏區(qū)域采用硅鍺(SiGe)的PMOS晶體管的形成方法，其具體包括在硅襯底上形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)的兩側(cè)形成側(cè)墻；以所述側(cè)墻為掩膜，在柵極結(jié)構(gòu)兩側(cè)的硅襯底內(nèi)形成開ロ ；在所述開ロ進行選擇性外延生長形成硅鍺外延層；對所述硅鍺外延層進行摻雜，以形成源區(qū)和漏區(qū)。在所述半導(dǎo)體エ藝制造過程中，常需要在一個襯底上同時形成PMOS晶體管和NMOS晶體管，以在PMOS晶體管中形成外延層為例，具體地包括首先提供襯底，包括有PMOS區(qū)域和NMOS區(qū)域，所述襯底上分別對應(yīng)形成有柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)及襯底表面上形成側(cè)墻，位于PMOS區(qū)域的側(cè)墻是用于后續(xù)形成外延層的掩膜，位于NMOS區(qū)域的側(cè)墻是為了保護NMOS的柵極結(jié)構(gòu)及襯底，避免所述NMOS柵極結(jié)構(gòu)及襯底暴露在后續(xù)外延層的形成環(huán)境中；去除PMOS區(qū)域的部分側(cè)墻，以暴露出PMOS的襯底表面，并在所述PMOS的柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)形成開ロ ；通過外延生長エ藝，在所述PMOS區(qū)域的開口內(nèi)形成外延層。但實際的外延層エ藝后，不僅在PMOS區(qū)域形成有外延層，在NMOS區(qū)也同樣形成有與PMOS區(qū)域的外延層同種材料的外延層，降低了半導(dǎo)體器件的可靠性。所以在形成外延層時，提高NMOS區(qū)域和PMOS區(qū)域的エ藝選擇比十分重要。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種半導(dǎo)體器件的形成方法，提高在同村底上形成外延層時NMOS和PMOS的エ藝選擇比。為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述襯底上形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)；形成第一側(cè)墻及第ニ側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面；圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開ロ，并在所述開口內(nèi)形成外延層；
其中，在形成所述外延層前，還包括對所述第一側(cè)墻進行尖峰退火或者毫秒退火エ藝，以提高所述第一側(cè)墻的密度。可選的，形成第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層，對所述氧化層進行尖峰退火或者毫秒退火エ藝；圖案化刻蝕所述氧化層，形成所述第一側(cè)墻和第ニ側(cè)墻，所述對第一側(cè)墻進行尖峰退火或者毫秒退火エ藝為所述對氧化層進行尖峰退火或者毫秒退火エ藝?？蛇x的，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層，對所述氧化層進行尖峰退火或者毫秒退火エ藝；在所述氧化層表面形成氮化層；圖案化刻蝕所述氧化層及氮化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對第一側(cè)墻進行尖峰退火或者毫秒退火エ藝為所述對氧化層進行尖峰退火或者毫秒退火エ藝。可選的，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層；在所述氧化層表面形成氮化層，對表面形成有氮化層的氧化層進行尖峰退火或者毫秒退火 エ藝；圖案化刻蝕所述氧化層及氮化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對第一側(cè)墻進行尖峰退火或者毫秒退火エ藝為所述對表面形成有氮化層的氧化層進行尖峰退火或者毫秒退火エ藝。可選的，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層；在所述氧化層表面形成氮化層；圖案化刻蝕所述氧化層及氮化層，形成所述第一側(cè)墻和第ニ側(cè)墻；對所述第一側(cè)墻和第二側(cè)墻進行所述尖峰退火或者毫秒退火エ藝?？蛇x的，所述尖峰退火的參數(shù)包括退火氣體為氮氣和氦氣中的一種或組合，退火溫度范圍為800 1000°C，升溫速率范圍70 250°C /sec,降溫速率范圍為50 100°C /sec0可選的，所述毫秒退火的參數(shù)包括退火溫度范圍為1100 1300°C，退火時間范圍為 200 u s I. 2mso可選的，通過沉積エ藝或氧化工藝形成所述氧化層。 可選的，所述氧化層為氧化硅，所述氧化硅的前驅(qū)體為正硅酸こ酯。可選的，所述第一區(qū)域為NMOS區(qū)，所述第二區(qū)域為PMOS區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點形成所述外延層前，對所述第一側(cè)墻進行尖峰退火或者毫秒退火エ藝，以提高所述第一側(cè)墻的密度，進而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對第一區(qū)域襯底的保護，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。所述尖峰退火或者毫秒退火エ藝可以在形成氧化層后、形成氮化層后及圖案化刻蝕形成第一側(cè)墻或第二側(cè)墻后之一或在多個步驟后依次進行，以提高所述第一側(cè)墻的密度，進而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對第一區(qū)域襯底的保護，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。


圖I 圖8為本發(fā)明一實施例對應(yīng)的半導(dǎo)體器件的形成方法的剖面結(jié)構(gòu)示意圖。
具體實施例方式發(fā)明人發(fā)現(xiàn)在形成外延層前，還需要對上述半導(dǎo)體器件進行一系列的干法刻蝕、濕法刻蝕或者清洗エ藝，上述エ藝會損傷位于NMOS區(qū)域的側(cè)墻，使得所述NMOS區(qū)域的側(cè)墻變薄。變薄的側(cè)墻對柵極結(jié)構(gòu)及襯底將不能起到較佳的保護作用，甚至造成NMOS的柵極結(jié)構(gòu)和襯底暴露在后續(xù)的PMOS外延層生長環(huán)境中，降低NMOS器件的可靠性。同樣地，若形成NMOS的外延層時，變薄的側(cè)墻對柵極結(jié)構(gòu)及襯底將不能起到較佳的保護作用，甚至造成PMOS的柵極結(jié)構(gòu)和襯底暴露在后續(xù)的NMOS外延層生長環(huán)境中，降低PMOS器件的可靠性。為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述襯底上形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)；
形成第一側(cè)墻及第ニ側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩 側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面；圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開ロ，并在所述開口內(nèi)形成外延層；其中，在形成所述外延層前，還包括對所述第一側(cè)墻進行尖峰退火或者毫秒退火エ藝，以提高所述第一側(cè)墻的密度，降低第一側(cè)墻的刻蝕率。為了使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明，下面結(jié)合附圖以及具體實施例詳細說明本發(fā)明ー個實施例的半導(dǎo)體器件的形成方法。如圖I所示，首先提供襯底010，所述襯底010內(nèi)形成有隔離結(jié)構(gòu)020。所述襯底010可以是硅基底，隔離結(jié)構(gòu)020可以是氧化硅淺溝槽隔離結(jié)構(gòu)。所述襯底010包括有第一區(qū)域I和第二區(qū)域2，并通過隔離結(jié)構(gòu)020進行電隔離。本實施例中，所述第一區(qū)域I為NMOS區(qū)域，第二區(qū)域2為PMOS區(qū)域。本圖僅示出了相鄰的兩個區(qū)域，作為其他實施例，所述PMOS區(qū)域和NMOS區(qū)域還可以為非相鄰的兩個區(qū)域，所述PMOS區(qū)域或NMOS區(qū)域還可以為2個或2個以上的其他數(shù)目。繼續(xù)參考圖1，所述襯底010表面上還形成有柵極結(jié)構(gòu)，包括位于第一區(qū)域I的襯底010表面的柵介質(zhì)層031和位于所述柵介質(zhì)層031上的柵極041，及位于第二區(qū)域2襯底表面的柵介質(zhì)層032和位于所述柵介質(zhì)層032上的柵極042。所述柵介質(zhì)層031及032的材料可以是氧化硅，所述柵極041及042的材料可以是摻雜多晶硅、金屬、金屬硅化物或其他導(dǎo)電材料。進ー步地，在所述柵極結(jié)構(gòu)兩側(cè)形成輔助側(cè)墻(未圖示)，以所述輔助側(cè)墻為掩膜，對所述襯底010進行離子摻雜，以在所述柵極結(jié)構(gòu)兩側(cè)的襯底010內(nèi)形成輕摻雜區(qū)(未圖示)。如圖2所示，在所述柵極結(jié)構(gòu)及襯底010表面形成氧化層110，所述氧化層110覆蓋所述第一區(qū)域I和第二區(qū)域2的柵極結(jié)構(gòu)及襯底010表面。所述氧化層110為氧化硅或其他氧化物。形成所述氧化層110的方法可以為氧化法或者為沉積法。其中，所述沉積エ藝可以為低壓化學(xué)氣相沉積方法、常壓化學(xué)氣相沉積方法或等離子體輔助化學(xué)氣相沉積法。本實施例中，所述氧化層110為氧化硅，所述氧化硅的前驅(qū)體為正硅酸こ酯(TEOS)，形成所述正硅酸こ酯的方法為沉積方法。采用沉積エ藝，使得形成的所述正硅酸こ酷的形狀及厚度較易于控制，提高半導(dǎo)體器件的可靠性。所述沉積方法為低壓化學(xué)氣相沉積法、常壓化學(xué)氣相沉積法或等離子體輔助化學(xué)氣相沉積法之一。本實施例中，所述沉積エ藝為低壓化學(xué)氣相沉積法(LPCVD)。如圖3所示，將圖3所示的半導(dǎo)體器件結(jié)構(gòu)放置于退火裝置100內(nèi)，對所述氧化層110進行尖峰退火或者毫秒退火エ藝。具體地，所述尖峰退火的參數(shù)包括退火氣體為氮氣和氦氣中的一種或組合，退火溫度范圍為800 1000°C，升溫速率范圍70 250°C /sec,降溫速率范圍為50 100°C /sec ;所述毫秒退火的參數(shù)包括退火溫度范圍為1100 1300°C，退火時間范圍為200ii s 1.2ms。本實施例中，采用的是尖峰退火エ藝，退火氣體為氮氣，退火溫度約為900°C，升溫速率為70°C /sec,降溫速率范圍為50°C /sec通過上述尖峰退火或者毫秒退火エ藝后，所述氧化層110的密度得到提高，降低所述氧化層110的刻蝕率及刻蝕損傷，提高所述氧化層110對第一區(qū)域I襯底010的保護，避免因氧化層110的損傷暴露出襯底010表面而造成第一區(qū)域I內(nèi) 形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。以本實施例中的所述氧化層110為以正硅酸こ酯為前驅(qū)體的氧化硅，未進行所述尖峰退火或者毫秒退火エ藝的氧化層110的刻蝕速率為35.6A/min 39.6A/min,對所述氧化層110進行尖峰退火后，所述氧化層110的刻蝕速率為16.07A/min 20.07A/min;對所述氧化層110進行毫秒退火エ藝后，所述氧化層110的刻蝕速率為24.77A/min 28.77A/min。比較看出，以尖峰退火エ藝對氧化層110進行處理后，得到的效果更佳。如圖4所示，在所述氧化層110表面形成氮化層120。形成所述氮化層120的作用是使得后續(xù)的刻蝕エ藝可以停止在所述氮化層120和氧化層110的界面處，防止過度刻蝕而損傷氧化層110及氧化層110覆蓋的柵極結(jié)構(gòu)及襯底010。繼續(xù)參考圖4，作為ー個可選的實施例，還可以在形成所述氮化層120后，將圖4所示結(jié)構(gòu)放置于退火裝置100內(nèi)，對形成有所述氮化層120的包括氧化層110進行尖峰退火或者毫秒退火エ藝，以進ー步地提高所述氧化層110的密度，降低所述氧化層110的刻蝕率及刻蝕損傷。具體地,所述尖峰退火的參數(shù)包括退火氣體為氮氣和氦氣中的一種或組合，退火溫度范圍為800 1000°C，升溫速率范圍70 250°C /sec,降溫速率范圍為50 IOO0C /sec ;所述毫秒退火的參數(shù)包括退火溫度范圍為1100 1300°C，退火時間范圍為200ii s I. 2ms。本實施例中，采用的是尖峰退火エ藝，退火氣體為氮氣，退火溫度約為900°C，升溫速率為70°C /sec,降溫速率范圍為50°C /sec。通過上述尖峰退火或者毫秒退火エ藝后，所述氧化層110的密度進ー步得到提高，降低所述氧化層110的刻蝕率及刻蝕損傷，提高所述氧化層110對第一區(qū)域I襯底010的保護，避免因氧化層110的損傷暴露出襯底010表面而造成第一區(qū)域I內(nèi)形成有外延層，提高形成外延層時匪OS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。具體地刻蝕速率的數(shù)據(jù)在前步驟的尖峰退火或毫秒退火エ藝基礎(chǔ)上更進ー步地降低。如圖5所示，圖案化刻蝕所述氮化層120及氧化層110，形成位于第一區(qū)域I的第ー側(cè)墻，及位于第二區(qū)域2的第二側(cè)墻。其中，所述第一側(cè)墻包括位于第一區(qū)域I襯底表面和柵極結(jié)構(gòu)表面的氧化層111及位于所述氧化層111表面的氮化層121 ;所述第二側(cè)墻包括位于第二區(qū)域2襯底表面和柵極結(jié)構(gòu)表面的氧化層112及位于所述氧化層112表面的氮化層122，其中，所述氮化層121及氮化層122均僅分別位于對應(yīng)的氧化層所在柵極結(jié)構(gòu)的兩側(cè)。其中，第一側(cè)墻用于對所述第一區(qū)域I的柵極結(jié)構(gòu)及襯底進行保護，避免所述柵極結(jié)構(gòu)及襯底在后續(xù)外延生長環(huán)境下受到損傷。作為其他實施例，可以略去形成所述氮化層120，直接對氧化層110進行圖案化刻蝕，形成位于第一區(qū)域I的第一側(cè)墻及位于第二區(qū)域2的第二側(cè)墻，所述第一側(cè)墻及第ニ側(cè)墻僅包括氧化層。所述第一側(cè)墻及第ニ側(cè)墻的寬度范圍為15 20nm。本實施例中，所述第一側(cè)墻及第二側(cè)墻的寬度為20nm。作為其他實施例，側(cè)墻寬度可以根據(jù)實際的エ藝要求而設(shè)定。在第一區(qū)域I和第二區(qū)域2的襯底表面，因為氮化層作為刻蝕停止層，第一側(cè)墻包 括保留在襯底表面的氧化層111，第二側(cè)墻包括保留在襯底表面的氧化層112。作為其他實施例，還可以保留有部分的氮化層。本實施例中，所述隔離結(jié)構(gòu)020表面的氧化層及氮化層完全被刻蝕，作為其他實施例，還可以在所述隔離結(jié)構(gòu)上保留有部分的氧化層及氮化層。如圖6所示，在退火裝置100內(nèi)，對所述第一側(cè)墻進行尖峰退火或者毫秒退火エ藝，以更進一步通過尖峰退火或者毫秒退火エ藝以提高氧化層111的密度，降低所述氧化層111的刻蝕率及刻蝕損傷，提高所述氧化層111對第一區(qū)域I襯底010的保護，避免因氧化層111的損傷暴露出襯底010表面而造成第一區(qū)域I內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。該步驟作為可選步驟，通過該步驟，可以更進一步地提高所述氧化層111的密度，降低所述氧化層111的刻蝕率及刻蝕損傷。作為其他實施例，可以略去該步驟。具體地,所述尖峰退火的參數(shù)包括退火氣體為氮氣和氦氣中的一種或組合，退火溫度范圍為800 1000°C，升溫速率范圍70 250°C /sec,降溫速率范圍為50 IOO0C /sec ;所述毫秒退火的參數(shù)包括退火溫度范圍為1100 1300°C，退火時間范圍為200μ S I. 2msO本實施例中，采用的是尖峰退火エ藝，退火氣體為氮氣，退火溫度約為900°C，升溫速率為70°C /sec,降溫速率范圍為50°C /sec。本圖示出的尖峰退火或者毫秒退火エ藝同時也對第二區(qū)域2的第二側(cè)墻進行，作為其他實施例，所述尖峰退火或者毫秒退火エ藝可以選擇性地僅對第一區(qū)域I的第一側(cè)墻進行。本實施例中的所述氧化層111為以正硅酸こ酯為前驅(qū)體的氧化硅，在該步驟中，未進行所述尖峰退火或者毫秒退火エ藝的氧化層111的刻蝕速率為34.6A/min 38.6A/min,對所述氧化層111進行尖峰退火后，所述氧化層111的刻蝕速率為15.07A/min 19.07A/min;對所述氧化層111進行毫秒退火エ藝后，所述氧化層111的亥_速率約為22.77A/min 26.77A/min。比較看出，在該步驟中，以尖峰退火エ藝對氧化層111進行處理后，得到的效果更佳。且增加該步的尖峰退火或毫秒退火エ藝，與圖3所示在氧化層110之后進行尖峰退火或毫秒退火エ藝的刻蝕率相比，獲得進一歩地降低，提高所述氧化層111對第一區(qū)域I襯底010的保護，避免因氧化層111的損傷暴露出襯底010表面而造成第一區(qū)域I內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。如圖7所示，形成圖案化的光刻膠層200，并以所述圖案化的光刻膠層200為掩摸，對所述襯底010進行刻蝕，在所述第二區(qū)域2內(nèi)形成開ロ。所述開ロ位于所述第二區(qū)域2的柵極結(jié)構(gòu)兩側(cè)。后續(xù)將在所述開口內(nèi)形成源區(qū)和漏區(qū)。所述開ロ采用等離子刻蝕方法形成。進ー步地，在進行后續(xù)的外延エ藝前，需要將上述結(jié)構(gòu)在酸槽內(nèi)進行清洗處理，以去除位于開口內(nèi)的顆粒和有機物。所述清洗處理會對第一側(cè)墻的氧化層造成損傷，因為本實施例中所述氧化層111的密度較高，可以降低清洗對氧化層111的損傷。如圖8所示，去除光刻膠層200，在所述第二區(qū)域2的開口內(nèi)形成外延層 130。作為ー個實施例，通過選擇性外延生長エ藝，在所述開口內(nèi)形成外延層130，所述外延層130的厚度范圍為300 600埃；本實施例中，所述外延層130厚度為300埃。所述外延層130可以為硅鍺外延層、硅鍺硼外延層、硅碳外延層或硅碳磷外延層之一。本實施例中，所述外延層130為硅鍺外延層。其中，所述選擇性外延生長的腔室壓強范圍為I 20torr，溫度范圍為550 800°C。所述選擇性外延生長的反應(yīng)氣體至少包含有含硅氣體和含鍺氣體。優(yōu)選地，所述腔室壓強為lOtorr，溫度為600°C。上述含硅氣體的總流量范圍為30 300sCCm。所述含鍺氣體的流量范圍為5 500sccmo所述反應(yīng)氣體中的含硅氣體為硅甲烷、硅こ烷或ニ氯硅甲烷，所述含鍺氣體包括鍺烷。本實施例中，所述含硅氣體的總流量為200SCCm，所述含鍺氣體的流量為300SCCm。進ー步地，所述反應(yīng)氣體還可以包含有氯化氫或氫氣，或者同時含有氯化氫和氫氣，所述氯化氫氣體的流量范圍為50 200SCCm，所述氫氣的流量范圍為5 50slm。本實施例中，所述氯化氫氣體的流量為lOOsccm，所述氫氣的流量為30slm。其中，所述反應(yīng)氣體中加入氯化氫用以保證外延的選擇性。因為在外延鍺化硅生長過程中，只需要在開ロ的硅表面外延生長，其他介電層中不需要形成鍺化硅，所以通過加入氯化氫可以避免在介質(zhì)層上形成鍺化硅，以加強形成的外延層的均勻性。本實施例中，所述尖峰退火或者毫秒退火エ藝主要在形成氧化層后進行，選擇性地在形成氮化層后或圖案化刻蝕形成第一側(cè)墻或第二側(cè)墻后進行，作為其他實施例，還可以在形成氮化層后或圖案化刻蝕形成第一側(cè)墻或第二側(cè)墻后進行主要的尖峰退火或者毫秒退火エ藝，選擇地在其他的步驟中進行尖峰退火或者毫秒退火エ藝。以提高所述第一側(cè)墻的密度，進而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對第一區(qū)域襯底的保護，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點形成所述外延層前，對所述第一側(cè)墻進行尖峰退火或者毫秒退火エ藝，以提高所述第一側(cè)墻的密度，進而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對第一區(qū)域襯底的保護，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。所述尖峰退火或者毫秒退火エ藝可以在形成氧化層后、形成氮化層后及圖案化刻蝕形成第一側(cè)墻或第二側(cè)墻后之一或在多個步驟后依次進行，以提高所述第一側(cè)墻的密度，進而降低第一側(cè)墻的刻蝕率及刻蝕損傷，提高所述第一側(cè)墻對第一區(qū)域襯底的保護，避免因第一側(cè)墻的損傷暴露出襯底表面而造成第一區(qū)域內(nèi)形成有外延層，提高形成外延層時NMOS和PMOS的選擇比，提高半導(dǎo)體器件的可靠性。
以上所述僅為本發(fā)明的具體實施例，為了使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明的精神，然而本發(fā)明的保護范圍并不以該具體實施例的具體描述為限定范圍，任何本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神的范圍內(nèi)，可以對本發(fā)明的具體實施例做修改，而不脫離本發(fā)明的保護范圍。
權(quán)利要求
1.一種半導(dǎo)體器件的形成方法，其特征在于，包括 提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域； 在所述襯底表面形成分別位于第一區(qū)域的柵極結(jié)構(gòu)及位于第二區(qū)域的柵極結(jié)構(gòu)； 形成第一側(cè)墻及第ニ側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面； 圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開ロ，并在所述開口內(nèi)形成外延層； 在形成所述外延層前，還包括對所述第一側(cè)墻進行尖峰退火或者毫秒退火エ藝，以提高所述第一側(cè)墻的密度。
2.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層，對所述氧化層進行尖峰退火或者毫秒退火エ藝；圖案化刻蝕所述氧化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對第一側(cè)墻進行尖峰退火或者毫秒退火エ藝為所述對氧化層進行尖峰退火或者毫秒退火エ藝。
3.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層，對所述氧化層進行尖峰退火或者毫秒退火エ藝；在所述氧化層表面形成氮化層；圖案化刻蝕所述氧化層及氮化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對第一側(cè)墻進行尖峰退火或者毫秒退火エ藝為所述對氧化層進行尖峰退火或者毫秒退火エ藝。
4.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層；在所述氧化層表面形成氮化層，對表面形成有氮化層的氧化層進行尖峰退火或者毫秒退火エ藝；圖案化刻蝕所述氧化層及氮化層，形成所述第一側(cè)墻和第二側(cè)墻，所述對第一側(cè)墻進行尖峰退火或者毫秒退火エ藝為所述對表面形成有氮化層的氧化層進行尖峰退火或者毫秒退火エ藝。
5.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一側(cè)墻及第ニ側(cè)墻エ藝包括在所述襯底表面形成氧化層；在所述氧化層表面形成氮化層；圖案化刻蝕所述氧化層及氮化層，形成所述第一側(cè)墻和第二側(cè)墻；對所述第一側(cè)墻和第二側(cè)墻進行所述尖峰退火或者毫秒退火エ藝。
6.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，所述尖峰退火的參數(shù)包括退火氣體為氮氣和氦氣中的一種或組合，退火溫度范圍為800 1000°C，升溫速率范圍70 250°C /sec,降溫速率范圍為50 100°C /sec。
7.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，所述毫秒退火的參數(shù)包括退火溫度范圍為1100 1300°C，退火時間范圍為200μ S I. 2ms。
8.如權(quán)利要求2 5所述的半導(dǎo)體器件的形成方法，其特征在于，通過沉積エ藝或氧化エ藝形成所述氧化層。
9.如權(quán)利要求8所述的半導(dǎo)體器件的形成方法，其特征在于，所述氧化層為氧化硅，所述氧化硅的前驅(qū)體為正硅酸こ酷。
10.如權(quán)利要求I所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一區(qū)域為NMOS區(qū)，所述第二區(qū)域為PMOS區(qū)。
全文摘要
一種半導(dǎo)體器件的形成方法，包括提供包括第一區(qū)域和第二區(qū)域的襯底；在襯底上分別形成位于第一區(qū)域及第二區(qū)域的柵極結(jié)構(gòu)；形成第一側(cè)墻及第二側(cè)墻，所述第一側(cè)墻覆蓋第一區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面，所述第二側(cè)墻覆蓋第二區(qū)域的襯底表面、柵極結(jié)構(gòu)兩側(cè)及表面；圖案化刻蝕所述第二側(cè)墻及襯底，在所述第二側(cè)墻兩側(cè)的襯底內(nèi)形成開口，并在所述開口內(nèi)形成外延層；其中，在形成所述外延層前，還包括對所述第一側(cè)墻進行尖峰退火或者毫秒退火工藝，以提高所述第一側(cè)墻的密度，降低第一側(cè)墻的刻蝕率。本發(fā)明通過尖峰退火或者毫秒退火工藝提高第一側(cè)墻的密度，進而提高在同襯底上形成外延層時NMOS和PMOS的工藝選擇比。
文檔編號H01L21/8238GK102856258SQ201110183339
公開日2013年1月2日 申請日期2011年7月1日 優(yōu)先權(quán)日2011年7月1日
發(fā)明者何永根, 劉煥新, 劉佳磊 申請人:中芯國際集成電路制造(上海)有限公司