專利名稱：半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及包含金屬柵極的半導(dǎo)體器件及其形成方法。
背景技術(shù)：
隨著半導(dǎo)體器件集成度的不斷提高，技術(shù)節(jié)點(diǎn)的降低，傳統(tǒng)的柵介質(zhì)層不斷變薄，晶體管漏電量隨之增加，引起半導(dǎo)體器件功耗浪費(fèi)等問題。為解決上述問題，現(xiàn)有技術(shù)提供一種將金屬柵極替代多晶硅柵極的解決方案。其中，“后柵極(gate last)”工藝為形成金屬柵極的一個主要工藝。在美國專利US6664195中提供了一種使用“后柵極”工藝形成包含金屬柵極的半 導(dǎo)體器件方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有替代柵結(jié)構(gòu)、及位于所述半導(dǎo)體襯底上覆蓋所述替代柵結(jié)構(gòu)的第一層間介質(zhì)層；以所述替代柵結(jié)構(gòu)作為停止層，對所述第一層間介質(zhì)層進(jìn)行化學(xué)機(jī)械拋光工藝；除去所述替代柵結(jié)構(gòu)后形成溝槽；通過PVD方法向所述溝槽內(nèi)填充金屬，以形成金屬柵電極層；用化學(xué)機(jī)械研磨法(CMP)研磨金屬柵電極層至露出第一層間介質(zhì)層，形成金屬柵極；于第一層間介質(zhì)層上形成第二層間介質(zhì)層，且第二層間介質(zhì)層覆蓋金屬柵極；在第二層間介質(zhì)層內(nèi)形成貫穿其厚度的導(dǎo)電插塞，所述導(dǎo)電插塞與金屬柵極電性連接。實(shí)際應(yīng)用中發(fā)現(xiàn)，通過上述技術(shù)方案形成的半導(dǎo)體器件中金屬柵極頂部易被氧化，導(dǎo)致金屬柵極表面導(dǎo)電性能變差，進(jìn)而使與金屬柵極連接的導(dǎo)電插塞電阻提高。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種包含金屬柵極的半導(dǎo)體器件及其形成方法，防止金屬柵極表面被氧化。為解決上述問題，本發(fā)明一種半導(dǎo)體器件的形成方法，包括提供襯底，在所述襯底表面形成替代柵極結(jié)構(gòu)，替代柵極結(jié)構(gòu)兩側(cè)形成有側(cè)墻，所述襯底上還形成有與替代柵極結(jié)構(gòu)頂部齊平的第一層間介質(zhì)層；以第一層間介質(zhì)層為掩膜，去除替代柵極結(jié)構(gòu)，形成溝槽；在溝槽底部形成柵介質(zhì)層后，于第一層間介質(zhì)層上形成金屬層，且所述金屬層填充滿溝槽；研磨金屬層至露出第一層間介質(zhì)層后，過研磨金屬層，形成金屬柵極，所述金屬柵極的高度低于第一層間介質(zhì)層；于第一層間介質(zhì)層和金屬柵極上形成保護(hù)層；研磨保護(hù)層至露出第一層間介質(zhì)層；在第一層間介質(zhì)層和保護(hù)層上形成第二層間介質(zhì)層后，于所述第二層間介質(zhì)層內(nèi)形成貫穿其厚度的導(dǎo)電插塞，所述導(dǎo)電插塞與保護(hù)層連通。本發(fā)明還提供一種半導(dǎo)體器件，包括襯底，位于襯底上的第一層間介質(zhì)層，位于襯底上且形成于第一層間介質(zhì)層內(nèi)的金屬柵極，位于襯底上且在金屬柵極兩側(cè)的側(cè)墻，位于第一層間介質(zhì)層上覆蓋金屬柵極和側(cè)墻的第二層間介質(zhì)層，位于第二層間介質(zhì)層內(nèi)的導(dǎo)電插塞，所述金屬柵極與第二層間介質(zhì)層之間具有保護(hù)層，所述保護(hù)層與導(dǎo)電插塞連通。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明技術(shù)方案在金屬柵極上形成保護(hù)層，避免在后續(xù)形成第二層間介質(zhì)層的過程中氧氣對金屬柵極表面進(jìn)行氧化，有效防止金屬柵極表面導(dǎo)電性能變差，進(jìn)而使后續(xù)與金屬柵極連接的導(dǎo)電插塞電阻降低，提高了半導(dǎo)體器件的可靠性和電性能。進(jìn)一步，采用TiN或Ti或Ta或TaN作為保護(hù)層，既可以避免在后續(xù)形成第二層間介質(zhì)層的過程中氧氣對金屬柵極表面進(jìn)行氧化，又不會降低與后續(xù)導(dǎo)電插塞的電性接觸，保證了導(dǎo)電插塞的電阻率，提高了半導(dǎo)體器件的電性能。


圖I是本發(fā)明形成包含金屬柵極的半導(dǎo)體器件具體實(shí)施方式
流程示意圖；圖2至圖10是本發(fā)明形成包含金屬柵極的半導(dǎo)體器件的實(shí)施例結(jié)構(gòu)示意圖。
具體實(shí)施方式

由背景技術(shù)得知，通過現(xiàn)有技術(shù)方案得到的包含金屬柵極的半導(dǎo)體器件的可靠性較差。本發(fā)明的發(fā)明人經(jīng)過研究發(fā)現(xiàn)，半導(dǎo)體器件的可靠性較差是由于金屬柵極的電阻值過高造成，再進(jìn)一步研究發(fā)現(xiàn)在第一層間介質(zhì)層和金屬柵極上沉積形成第二層間介質(zhì)層時，氧氣通入很容易使金屬柵極表面被氧化，導(dǎo)致金屬柵極表面導(dǎo)電性能變差，進(jìn)而使與金屬柵極連接的導(dǎo)電插塞電阻提高。為解決上述問題，本發(fā)明提供一種形成包含金屬柵極的半導(dǎo)體器件具體實(shí)施方式
，具體流程如下執(zhí)行步驟S11，提供襯底，在所述襯底表面形成替代柵極結(jié)構(gòu)，替代柵極結(jié)構(gòu)兩側(cè)形成有側(cè)墻，所述襯底上還形成有與替代柵極結(jié)構(gòu)頂部齊平的第一層間介質(zhì)層；執(zhí)行步驟S12，以第一層間介質(zhì)層為掩膜，去除替代柵極結(jié)構(gòu)，形成溝槽；執(zhí)行步驟S13，在溝槽底部形成柵介質(zhì)層后，于第一層間介質(zhì)層上形成金屬層，且所述金屬層填充滿溝槽；執(zhí)行步驟S14，研磨金屬層至露出第一層間介質(zhì)層后，過研磨金屬層，形成金屬柵極，所述金屬柵極的高度低于第一層間介質(zhì)層；執(zhí)行步驟S15，于第一層間介質(zhì)層和金屬柵極上形成保護(hù)層；執(zhí)行步驟S16，研磨保護(hù)層至露出第一層間介質(zhì)層；執(zhí)行步驟S17，在第一層間介質(zhì)層和保護(hù)層上形成第二層間介質(zhì)層后，于所述第二層間介質(zhì)層內(nèi)形成貫穿其厚度的導(dǎo)電插塞，所述導(dǎo)電插塞與保護(hù)層連通。基于上述實(shí)施方式形成的半導(dǎo)體器件，包括襯底；位于襯底上的第一層間介質(zhì)層；位于襯底上且形成于第一層間介質(zhì)層內(nèi)的金屬柵極；位于襯底上且在金屬柵極兩側(cè)的側(cè)墻，所述側(cè)墻位于第一層間介質(zhì)層內(nèi)；位于金屬柵極上的保護(hù)層，所述保護(hù)層頂部與第一層間介質(zhì)層表面齊平；位于第一層間介質(zhì)層上且覆蓋保護(hù)層和側(cè)墻的第二層間介質(zhì)層；位于第二層間介質(zhì)層內(nèi)的導(dǎo)電插塞，所述導(dǎo)電插塞與保護(hù)層連通。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。圖2至圖10是本發(fā)明形成包含金屬柵極的晶體管的實(shí)施例結(jié)構(gòu)示意圖。如圖2所示，提供半導(dǎo)體襯底100 ;所述半導(dǎo)體襯底100內(nèi)形成有隔離區(qū)112及位于隔離區(qū)之間的有源區(qū)，其中隔離區(qū)112可以是淺溝槽隔離，也可以是LOCOS隔離；在有源區(qū)的半導(dǎo)體襯底100上依次形成替代柵介電層101和替代柵電極層102，所述替代柵介電層101和替代柵電極層102構(gòu)成替代柵極結(jié)構(gòu)，具體形成替代柵電極層102工藝如下在半導(dǎo)體襯底100上形成替代柵介電層101，在替代柵介電層101上形成多晶硅層，在多晶硅層上形成光刻膠層；對光刻膠層進(jìn)行曝光顯影，形成柵極圖形；以圖案化光刻膠層為掩膜，刻蝕多晶硅層和替代柵介電層101至露出半導(dǎo)體襯底100。本實(shí)施例中，所述半導(dǎo)體襯底100可以選自硅基底、絕緣層上的硅(SOI)、或者還可以是其它的材料，例如砷化鎵等III-V族化合物。本實(shí)施例中，所述替代柵介電層101的材料可以是氧化硅或氧化硅-氮化硅-氧化硅，形成替代柵介電層101的方法為熱氧化法或化學(xué)氣相沉積法；隨著技術(shù)節(jié)點(diǎn)的降低，為了得到足夠薄的替代柵介電層101，通常采用熱氧化法氧化半導(dǎo)體襯底100來形成。本實(shí)施例中，所述多晶硅層可以采用爐管沉積工藝形成，其沉積厚度決定了替代柵電極層102的高度，也即后續(xù)形成的金屬柵極的高度。如圖3所示，以替代柵電極層102為掩膜，對所述半導(dǎo)體襯底100進(jìn)行淺摻雜區(qū)注 入，形成輕摻雜漏極104。對于NMOS器件，注入的是n型離子；對于PMOS器件，注入的是p型離子。之后，對所述半導(dǎo)體襯底100進(jìn)行熱處理，使輕摻雜漏極104中的注入離子發(fā)生縱向與橫向的均勻擴(kuò)散。本實(shí)施例中，所述熱處理工藝可以采用快速熱退火、脈沖退火或者激光退火。此步驟的熱處理工藝可與制作源/漏極完后的退火工藝一起進(jìn)行。除本實(shí)施例外，有些工藝可以不形成輕摻雜漏極104，而直接形成源/漏極。繼續(xù)參考圖3，在所述替代柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻106，形成所述側(cè)墻106工藝可以采用現(xiàn)有沉積和刻蝕工藝，形成所述側(cè)墻106的材料可以選擇氮化硅或二氧化硅或兩者的結(jié)合。如圖4所示，以替代柵電極層102和側(cè)墻106為掩膜，向所述半導(dǎo)體襯底100進(jìn)行重?fù)诫s區(qū)注入，形成源極108和漏極108,所述源極108和漏極108的深度深于輕摻雜漏極104。在注入離子之后，對所述半導(dǎo)體襯底100進(jìn)行熱處理，使源極108和漏極108中的注入離子發(fā)生縱向與橫向的均勻擴(kuò)散。本實(shí)施例中，在形成PMOS晶體管區(qū)域，向半導(dǎo)體襯底100中注入的是p型離子，如
硼離子等。本實(shí)施例中，在形成NMOS晶體管區(qū)域，向半導(dǎo)體襯底100中注入的是n型離子，如磷離子或砷離子等。本實(shí)施例中，所述熱處理工藝可以采用快速熱退火、脈沖退火或者激光退火。參考圖5,在所述半導(dǎo)體襯底100上沉積第一層間介質(zhì)層113,所述第一層間介質(zhì)層113覆蓋所述替代柵極結(jié)構(gòu)和側(cè)墻106 ;采用化學(xué)機(jī)械研磨法平坦化第一層間介質(zhì)層113至露出替代柵極結(jié)構(gòu)頂部。本實(shí)施例中，所述第一層間介質(zhì)層113的材料為氧化硅或氮氧化硅或正硅酸乙酯
坐寸o如圖6所示，以第一層間介質(zhì)層113為掩膜，用干法刻蝕法或濕法刻蝕法刻蝕去除替代柵電極層和替代柵介電層，形成溝槽。本實(shí)施例的另一實(shí)例中，所述替代柵介電層101如果采用的是高k材料，則可以不被刻蝕去除，保留于溝槽內(nèi)的半導(dǎo)體襯底上。
繼續(xù)參考圖6，在所述溝槽內(nèi)的半導(dǎo)體襯底100上形成柵介質(zhì)層114。本實(shí)施例中，所述柵介質(zhì)層114為金屬柵極結(jié)構(gòu)的柵介質(zhì)層，作為實(shí)施例，可以采用高K介質(zhì)作為金屬柵極的柵介質(zhì)層，所述高K介質(zhì)可以是二氧化鉿、氧化鉿硅、氧化鑭、氧化鑭招、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅等一種。形成所述柵介質(zhì)層114后，還可以對所述柵介質(zhì)層114進(jìn)行其他處理，例如退火工藝，以提高柵介質(zhì)層114的質(zhì)量。如圖7所示，用化學(xué)氣相沉積法在第一層間介質(zhì)層113上形成金屬層，且將金屬層填充滿溝槽。接著，用化學(xué)機(jī)械研磨法研磨金屬層至露出第一層間介質(zhì)層113 ;繼續(xù)用化學(xué)機(jī)械研磨法對金屬層進(jìn)行過研磨，使金屬層的高度低于第一層間介質(zhì)層113表面0 20nm，形成金屬柵極115，所述金屬柵極115與柵介質(zhì)層114構(gòu)成金屬柵極結(jié)構(gòu)。本實(shí)施例中，所述金屬層的材料是Al。 如圖8所示，在金屬柵極115上形成保護(hù)層116，所述保護(hù)層116的表面與第一層間介質(zhì)層113的表面齊平。具體形成方法如下用物理氣相沉積法或化學(xué)氣相沉積法在第一層間介質(zhì)層113和金屬柵極115上形成保護(hù)層；用化學(xué)機(jī)械研磨法研磨保護(hù)層116至露出第一層間介質(zhì)層113 ;再過研磨保護(hù)層116。本實(shí)施例中，所述保護(hù)層116的材料為TiN或Ti或Ta或TaN，厚度為I 15nm。本實(shí)施例中，過研磨保護(hù)層116,使第一層間介質(zhì)層113的高度損失為0 5nm,以確保保護(hù)層116的上表面低于或平行于第一層間介質(zhì)層113的表面，最后留在金屬柵極上面的保護(hù)層116的厚度約為I 15nm。本實(shí)施例中，采用TiN或Ti或Ta或TaN作為保護(hù)層116，既可以避免在后續(xù)形成第二層間介質(zhì)層的過程中氧氣對金屬柵極115表面進(jìn)行氧化，又不會降低與后續(xù)導(dǎo)電插塞的電性接觸，保證了導(dǎo)電插塞的電阻率，提高了半導(dǎo)體器件的電性能。如圖9所示，在第一層間介質(zhì)層113和保護(hù)層116上形成第二層間介質(zhì)層118。本實(shí)施例中，所述第二層間介質(zhì)層118的材料為氧化硅或氮氧化硅或正硅酸乙酯等。形成所述第二層間介質(zhì)層118的方法為化學(xué)氣相沉積法。本實(shí)施例中，在形成第二層間介質(zhì)層118的過程中，由于第二層間介質(zhì)層118的特性決定了在形成工藝中需要用到氧氣，采用TiN或Ti或Ta或TaN作為保護(hù)層116保護(hù)金屬柵極115表面不被氧化，保證了金屬柵極的電性能。如圖10所示，在第二層間介質(zhì)層118內(nèi)形成貫穿其厚度的第一導(dǎo)電插塞120a，所述第一導(dǎo)電插塞120a通過保護(hù)層116與金屬柵極115電性連接；在第一層間介質(zhì)層113和第二層間介質(zhì)層118內(nèi)形成貫穿其厚度的第二導(dǎo)電插塞120b，所述第二導(dǎo)電插塞120b與源/漏極108電性連接?；谏鲜鰧?shí)施例形成的半導(dǎo)體器件，包括半導(dǎo)體襯底100 ;隔離區(qū)112，位于半導(dǎo)體襯底100內(nèi)，用于有源區(qū)間的隔離；柵介質(zhì)層114，位于半導(dǎo)體襯底100上，所述柵介質(zhì)層114為高K介質(zhì)；金屬柵極115,位于柵介質(zhì)層114上；保護(hù)層116,位于金屬柵極115上,用于避免在后續(xù)形成第二層間介質(zhì)層的過程中氧氣對金屬柵極115表面進(jìn)行氧化；側(cè)墻106，位于柵介質(zhì)層114、金屬柵極115和保護(hù)層116兩側(cè)；第一層間介質(zhì)層113，位于半導(dǎo)體襯底100上且與保護(hù)層116表面齊平；第二層間介質(zhì)層118位于第一層間介質(zhì)層113和保護(hù)層116上；第一導(dǎo)電插塞120a，貫穿第二層間介質(zhì)層118的厚度且與保護(hù)層116接觸，并通過保護(hù)層116與金屬柵極115電性連通；第二導(dǎo)電插塞120b，貫穿第二層間介質(zhì)層118和第一層間介質(zhì)層113的厚度且與源/漏極108電性連通。
雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體器件的形成方法，其特征在于，包括 提供襯底，在所述襯底表面形成替代柵極結(jié)構(gòu)，替代柵極結(jié)構(gòu)兩側(cè)形成有側(cè)墻，所述襯底上還形成有與替代柵極結(jié)構(gòu)頂部齊平的第一層間介質(zhì)層； 以第一層間介質(zhì)層為掩膜，去除替代柵極結(jié)構(gòu)，形成溝槽； 在溝槽底部形成柵介質(zhì)層后，于第一層間介質(zhì)層上形成金屬層，且所述金屬層填充滿溝槽； 研磨金屬層至露出第一層間介質(zhì)層后，過研磨金屬層，形成金屬柵極，所述金屬柵極的高度低于第一層間介質(zhì)層； 于第一層間介質(zhì)層和金屬柵極上形成保護(hù)層； 研磨保護(hù)層至露出第一層間介質(zhì)層； 在第一層間介質(zhì)層和保護(hù)層上形成第二層間介質(zhì)層后，于所述第二層間介質(zhì)層內(nèi)形成貫穿其厚度的導(dǎo)電插塞，所述導(dǎo)電插塞與保護(hù)層連通。
2.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述保護(hù)層的材料為TiN或Ti或Ta或 TaN。
3.根據(jù)權(quán)利要求2所述的形成方法，其特征在于，經(jīng)過研磨后，所述保護(hù)層位于金屬柵極上的厚度為I 15nm。
4.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，形成所述保護(hù)層的方法為物理氣相沉積法或化學(xué)氣相沉積法。
5.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，所述金屬層的材料為鋁。
6.根據(jù)權(quán)利要求5所述的形成方法，其特征在于，形成所述金屬層的方法為化學(xué)氣相沉積法。
7.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，研磨金屬層、保護(hù)層采用的方法是化學(xué)機(jī)械研磨法。
8.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，過研磨金屬層，使金屬層的上表面低于第一層間介質(zhì)層的表面約O 20nm。
9.根據(jù)權(quán)利要求I所述的形成方法，其特征在于，研磨保護(hù)層后，還包括步驟過研磨保護(hù)層。
10.一種半導(dǎo)體器件，包括襯底，位于襯底上的第一層間介質(zhì)層，位于襯底上且形成于第一層間介質(zhì)層內(nèi)的金屬柵極，位于襯底上且在金屬柵極兩側(cè)的側(cè)墻，位于第一層間介質(zhì)層上覆蓋金屬柵極和側(cè)墻的第二層間介質(zhì)層，位于第二層間介質(zhì)層內(nèi)的導(dǎo)電插塞，其特征在于，所述金屬柵極與第二層間介質(zhì)層之間具有保護(hù)層，所述保護(hù)層與導(dǎo)電插塞連通。
全文摘要
一種半導(dǎo)體器件及其形成方法，其中半導(dǎo)體器件，包括襯底，位于襯底上的第一層間介質(zhì)層，位于襯底上且形成于第一層間介質(zhì)層內(nèi)的金屬柵極，位于襯底上且在金屬柵極兩側(cè)的側(cè)墻，位于第一層間介質(zhì)層上覆蓋金屬柵極和側(cè)墻的第二層間介質(zhì)層，位于第二層間介質(zhì)層內(nèi)的導(dǎo)電插塞，所述金屬柵極與第二層間介質(zhì)層之間具有保護(hù)層，所述保護(hù)層與導(dǎo)電插塞連通。本發(fā)明有效防止金屬柵極表面導(dǎo)電性能變差，進(jìn)而使后續(xù)與金屬柵極連接的導(dǎo)電插塞電阻降低，提高了半導(dǎo)體器件的可靠性和電性能。
文檔編號H01L21/28GK102810477SQ20111014535
公開日2012年12月5日 申請日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者王新鵬 申請人:中芯國際集成電路制造(上海)有限公司