專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將形成在溝槽分離的SOI (Silicon on Insulator 絕緣體上硅)基板上的IGBTansulated Gate Bipolar Transistor 絕緣柵雙極型晶體管)內(nèi)置的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
基于圖10說明將形成在溝槽分離的SOI基板上的IGBT及其控制電路、驅(qū)動(dòng)電路等內(nèi)置的半導(dǎo)體裝置。通過電介質(zhì)分離層56等分離形成IGBTM和控制電路55等的P-型半導(dǎo)體基板51，隔著埋入絕緣膜52與P-型半導(dǎo)體基板53貼合，該P(yáng)-型半導(dǎo)體基板53是與該P(yáng)-型半導(dǎo)體基板51絕緣的支承基板。在與埋入絕緣膜52鄰接的P-型半導(dǎo)體基板51的底面部，在IGBTM形成區(qū)域形成有P+型埋入發(fā)射極層59a，在控制電路55等形成區(qū)域形成有P+型埋入層59b。在IGBT54 形成區(qū)域形成有P+型發(fā)射極層60，該P(yáng)+型發(fā)射極層60與P+型埋入層59a連接且在電介質(zhì)分離層56等的側(cè)壁延伸至P-型半導(dǎo)體基板51的表面并與發(fā)射極電極E連接。IGBT54由N+型發(fā)射極層、P型基極層、與所述P+型發(fā)射極層60連接的發(fā)射極電極E、與P+型集電極層連接的集電極電極C、將P+型集電極層包圍的N型漂移層及N-型漂移層、從N-型漂移層上至N+型發(fā)射極層上隔著柵極絕緣膜延伸的柵極電極G構(gòu)成?？刂齐娐?5由各種半導(dǎo)體器件形成，以NPN雙極型晶體管和PNP雙極型晶體管為代表進(jìn)行圖示。NPN雙極型晶體管由與形成于P+型埋入層59b上的P-型半導(dǎo)體基板51的 N+型發(fā)射極層連接的發(fā)射極電極E、與將N+型發(fā)射極層包圍的P型基極層連接的基極電極 B、將P型基極層包圍的N型集電極層、與N+型埋入層連接的集電極電極C構(gòu)成。另外，PNP雙極型晶體管由與P型發(fā)射極層連接的發(fā)射極電極E、與P型集電極層連接的集電極電極C、與將N型基極層包圍的N+型埋入層連接的基極電極B構(gòu)成。在該情況下，NPN雙極型晶體管的N+型埋入集電極層等形成在自P-型半導(dǎo)體基板51表面進(jìn)入內(nèi)部數(shù)μ m左右的區(qū)域。在該圖中的IGBT54中，與電介質(zhì)分離層56、57鄰接形成有發(fā)射極區(qū)域，在電介質(zhì)分離層56、57之間的SOI島的中央部分形成有集電極區(qū)域。在該構(gòu)成中，由于集電極電流橫向流動(dòng)，因此溝道密度變低。因此，采用如下構(gòu)成，即在SOI島中央形成多個(gè)發(fā)射極區(qū)域以提高溝道密度，與電介質(zhì)分離層56、57鄰接形成集電極區(qū)域，使集電極電流縱向流動(dòng)。在該情況下，P+型埋入發(fā)射極層59a成為P+型埋入集電極層59a，但該P(yáng)+型埋入集電極層59a的雜質(zhì)濃度需要盡可能地提高以減小導(dǎo)通電阻。SOI島內(nèi)的P-型半導(dǎo)體基板 51通過使用N-型半導(dǎo)體基板等成為N型漂移層。該將形成在溝槽分離的SOI基板上的IGBT及其控制電路、驅(qū)動(dòng)電路內(nèi)置的半導(dǎo)體裝置被公開在以下的專利文獻(xiàn)1中。專利文獻(xiàn)1 (日本)特開平7-45699號公報(bào)在專利文獻(xiàn)1所記載的IGBT的變形例，即在SOI基板的島的中央部形成發(fā)射極區(qū)域，在與電介質(zhì)分離層56等鄰接而構(gòu)成集電極區(qū)域的前述IGBT中，如前所述，為了降低導(dǎo)通電阻，構(gòu)成了將P+型埋入集電極層59a的雜質(zhì)濃度進(jìn)一步提高的結(jié)構(gòu)。根據(jù)上述結(jié)構(gòu)，當(dāng)IGBTM處于導(dǎo)通狀態(tài)時(shí)，空穴自P+型埋入集電極層59a向N型漂移層的注入量增加，使低濃度的N型漂移層的導(dǎo)通電阻降低，因此對于所謂的電導(dǎo)調(diào)制效應(yīng)而言是有利的。但是相反，存在如下問題在IGBT斷開時(shí)，過剩地被注入的空穴完全復(fù)合而消失所需的時(shí)間延長，從而導(dǎo)致關(guān)斷特性劣化。另外，在形成高耐壓IGBT時(shí)，作為P-型半導(dǎo)體基板51優(yōu)選使用氧等雜質(zhì)濃度低的FZ晶片，但是，在半導(dǎo)體晶片的大口徑化進(jìn)展過程中，不得不使用CZ晶片來替換難以大口徑化的FZ晶片。因此，從高耐壓化和降低漏電流的觀點(diǎn)來看存在問題。另外，當(dāng)形成在P-型半導(dǎo)體基板51內(nèi)構(gòu)成控制電路的NPN雙極型晶體管的埋入集電極層等時(shí)，或者當(dāng)形成電平移動(dòng)電路所使用的高耐壓結(jié)型FET的P型低濃度埋入層等時(shí)，需要在自P-型半導(dǎo)體基板51的表面進(jìn)入內(nèi)部數(shù)ym左右的區(qū)域形成。為此，需要具有高電流、高加速能量的離子注入裝置，并且也需要用于防止在離子注入時(shí)產(chǎn)生結(jié)晶缺陷的對策。也需要應(yīng)對因使用該P(yáng)-型半導(dǎo)體基板51而引起的各種問題。而且，在高耐壓IGBT中，由于SOI層的膜厚變厚，因此，需要在該SOI層形成深的溝槽。在形成了深溝槽的情況下，填充該溝槽內(nèi)的多晶硅的膜厚也變厚，而且在溝槽部分的多晶硅中產(chǎn)生凹陷部。還存在如下問題在該P(yáng)-型半導(dǎo)體基板上形成IGBT等半導(dǎo)體器件的情況下，必須從多晶硅膜上進(jìn)行平坦化處理。

發(fā)明內(nèi)容
本發(fā)明的課題在于解決上述關(guān)斷特性劣化、因使用P-型半導(dǎo)體基板51而產(chǎn)生的各種問題以及伴隨覆蓋溝槽的厚多晶硅膜的形成而產(chǎn)生的問題等。本發(fā)明的半導(dǎo)體裝置，其特征在于，具有第一導(dǎo)電型的外延層及形成于該外延層的第一導(dǎo)電型的漂移層；在所述外延層中自其底面延伸至表面而形成的溝槽；在所述外延層中自所述溝槽的側(cè)壁延伸至該外延層的底面而形成的第一導(dǎo)電型的緩沖層；在所述緩沖層上形成的第二導(dǎo)電型的埋入集電極層；自所述溝槽的底面在所述埋入集電極層上延伸而將其覆蓋的埋入絕緣膜；覆蓋在包含所述溝槽內(nèi)部的所述埋入絕緣膜上的多晶硅膜；隔著在所述多晶硅膜的表面形成的絕緣膜與該多晶硅膜貼合的第二導(dǎo)電型的半導(dǎo)體基板。另外，本發(fā)明的半導(dǎo)體裝置的特征在于，所述外延層的雜質(zhì)濃度自該外延層的兩面朝向內(nèi)部而降低并在該外延層內(nèi)部具有雜質(zhì)濃度低的區(qū)域。另外，本發(fā)明的半導(dǎo)體裝置的特征在于，所述外延層是由非摻雜層構(gòu)成的高阻抗外延層。另外，本發(fā)明的半導(dǎo)體裝置的特征在于，所述埋入集電極層是使第二導(dǎo)電型的雜質(zhì)擴(kuò)散至第二外延層而形成，所述第二外延層自所述溝槽底面在所述緩沖層延伸并將該緩
沖層覆蓋。另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，包括如下工序在虛設(shè)半導(dǎo)體基板形成第一導(dǎo)電型的外延層的工序；在所述外延層中形成延伸至所述虛設(shè)半導(dǎo)體基板的表面的溝槽的工序；在所述外延層中形成自所述溝槽的側(cè)壁延伸至該外延層的表面的第一導(dǎo)電型的緩沖層的工序；形成將所述緩沖層覆蓋的第二導(dǎo)電型的埋入集電極層的工序；形成自所述溝槽底面在所述埋入集電極層上延伸并將該埋入集電極層覆蓋的埋入絕緣膜的工序；形成覆蓋在包含所述溝槽內(nèi)部的所述埋入絕緣膜上的多晶硅膜的工序；隔著在所述多晶硅膜的表面形成的絕緣膜，將該多晶硅膜與第二導(dǎo)電型的半導(dǎo)體基板貼合的工序；以及在貼合所述半導(dǎo)體基板后將所述虛設(shè)半導(dǎo)體基板除去的工序。另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，所述虛設(shè)半導(dǎo)體基板是高濃度銻摻雜半導(dǎo)體基板。另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，具有如下工序在所述虛設(shè)半導(dǎo)體基板上形成第二導(dǎo)電型的溝槽蝕刻停止層，所述第二導(dǎo)電型的溝槽蝕刻停止層構(gòu)成所述溝槽形成時(shí)的蝕刻停止層且在除去該虛設(shè)半導(dǎo)體基板時(shí)被除去。另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，所述外延層的雜質(zhì)濃度自該外延層的兩面朝向內(nèi)部而降低并在該外延層內(nèi)部形成雜質(zhì)濃度低的區(qū)域。另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，所述埋入集電極層是使第二導(dǎo)電型的雜質(zhì)擴(kuò)散至第二外延層而形成，所述第二外延層自所述溝槽底面在所述緩沖層延伸并將該緩沖層覆蓋。另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，所述埋入絕緣膜通過對所述埋入集電極層進(jìn)行熱氧化而形成。根據(jù)本發(fā)明的半導(dǎo)體裝置及其制造方法，在提高IGBT的電導(dǎo)調(diào)制效應(yīng)的同時(shí)可以防止關(guān)斷特性劣化，可以解決伴隨P-型半導(dǎo)體基板的使用而產(chǎn)生的各種問題，并且可以有效利用將溝槽填充的多晶硅膜。


圖1是表示本發(fā)明第一至第三實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖。圖2是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖3是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖4是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖5是表示本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖6是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖7是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖8是表示本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。圖9是表示本發(fā)明第三實(shí)施方式的半導(dǎo)體裝置的SOI基板的雜質(zhì)分布的曲線圖。圖10是表示現(xiàn)有的半導(dǎo)體裝置及其制造方法的剖面圖。附圖標(biāo)記說明IP型半導(dǎo)體基板；2絕緣膜；3多晶硅膜；4凹陷部；5埋入絕緣膜；6P+型埋入集電極層；7N型緩沖層；8N型外延層；8a N型漂移層；8b第二外延層；9P型基極層；IOP型場環(huán)；IlN+型發(fā)射極層；12柵極絕緣膜；13柵極電極；14層間絕緣膜；1 發(fā)射極電極；1 集電極電極；6虛設(shè)半導(dǎo)體基板；30溝槽；31電介質(zhì)分離層；40IGBT形成區(qū)域；41控制電路等形成區(qū)域；51P-型半導(dǎo)體基板；52埋入絕緣膜；53P-型半導(dǎo)體基板；54IGBT ；55控制電路； 56,57,58電介質(zhì)分離層；59a P+型埋入發(fā)射極層；59b P+型埋入層；60P+型發(fā)射極層。
具體實(shí)施例方式[第一實(shí)施方式]基于圖1說明本發(fā)明的第一實(shí)施方式。圖1是放大表示通過由溝槽30等構(gòu)成的電介質(zhì)分離層31和埋入絕緣膜5等來分離的IGBT形成區(qū)域40及其控制電路等形成區(qū)域 41的半導(dǎo)體裝置的剖面圖。實(shí)際的IGBT形成區(qū)域40在該圖的發(fā)射極電極1 的左側(cè)具有與右側(cè)部分對稱的部分，作為整體形成IGBT形成用的SOI島。本實(shí)施方式的IGBT形成區(qū)域40的SOI基板采用以下的構(gòu)成。SOI層中的 S(Silicon 硅)層由N型漂移層8a、N型緩沖層7和P+型埋入集電極層6構(gòu)成，SOI層中的I (Insulator 絕緣體)層由埋入絕緣膜5、后述的多晶硅膜3及在構(gòu)成SOI層的支承基板的P型半導(dǎo)體基板1上形成的絕緣膜2構(gòu)成。而且，上述S層被構(gòu)筑為，在通過電介質(zhì)分離層31來分離的N型外延層8形成N 型漂移層8a及N型緩沖層7，且在N型緩沖層7上形成了 P+型埋入集電極層6。N型緩沖層7及P+型埋入集電極層6如該圖所示，以該順序在溝槽30的側(cè)壁延伸至N型漂移層8a 的底面。電介質(zhì)分離層31由埋入絕緣膜5和多晶硅膜3構(gòu)成，所述埋入絕緣膜5以使其表面與N型外延層8的表面大致處于同一平面的狀態(tài)將溝槽30的底面覆蓋且在P+型埋入集電極層6上延伸，所述多晶硅膜3在自P+型埋入集電極層6上延伸至溝槽30底面的埋入絕緣膜5上形成且完全或不完全地埋入溝槽30內(nèi)。另外，由于本實(shí)施方式的IGBT高耐壓，因此構(gòu)成N型漂移層8a的N型外延層8的膜厚變厚。因此，溝槽30也變深，雖受到溝槽蝕刻時(shí)的深寬比(7 7《々卜比)的影響，但溝槽30的開口寬度也變大。因此，前述的多晶硅膜3的膜厚也變厚，在覆蓋溝槽30的多晶硅膜3如該圖所示形成凹陷部4。根據(jù)溝槽30的開口寬度的大小，凹陷部4形成至溝槽30 的內(nèi)部。構(gòu)成采用上述構(gòu)成的SOI結(jié)構(gòu)中的S層的N型外延層8，在IGBT形成區(qū)域40如前所述構(gòu)成N型漂移層8a等。在N型漂移層8a形成P型基極層9。而且，在形成P型基極層 9的同時(shí)形成有P型場環(huán)10。P型場環(huán)10具有如下作用對IGBT施加有高電壓時(shí)，在N型漂移層8a的表面使耗盡層擴(kuò)展，從而防止IGBT在表面受到絕緣破壞。在P型基極層9形成N+型發(fā)射極層11。而且，自N+型發(fā)射極層11的端部至N型漂移層8a上，隔著柵極絕緣膜12形成在P型基極層9上延伸的柵極電極13。在對柵極電極13施加正電壓時(shí)，與柵極電極13下部的柵極絕緣膜12鄰接的P型基極層9成為反轉(zhuǎn)為 N型層的溝道層。經(jīng)由形成于層間絕緣膜14等的接觸孔，將發(fā)射極電極1 和N+型發(fā)射極層11連接，并且將集電極電極1 和P+型埋入集電極層6連接，從而形成IGBT。而且，在控制電路等形成區(qū)域41，例如形成有未圖示的NPN雙極型晶體管等。另外，在該圖中，N+型發(fā)射極層11僅形成有一個(gè)，但實(shí)際上形成有多個(gè)，用于提高溝道密度。而且，P型場環(huán)層10也僅記載有一個(gè)，但隨著耐壓增高，其個(gè)數(shù)也增加。構(gòu)成本實(shí)施方式的S層的外延層8等，在堆積有該外延層8的后述虛設(shè)半導(dǎo)體基板16不存在的狀態(tài)下隔著I層與P型半導(dǎo)體基板1貼合，但實(shí)際上，如在后述的半導(dǎo)體裝置的制造方法中所詳述的那樣，被堆積在虛設(shè)半導(dǎo)體基板16上。而且，不存在虛設(shè)半導(dǎo)體基板16的N型外延層8如下形成，即在形成有N型外延層8等的面?zhèn)荣N合構(gòu)成SOI層的支承基板的P型半導(dǎo)體基板1后，進(jìn)行研磨等而將虛設(shè)半導(dǎo)體基板16除去。以下，對構(gòu)成本實(shí)施方式的半導(dǎo)體裝置的IGBT所具有的特征進(jìn)行說明。與專利文獻(xiàn)1相比較大地不同的第一特征在于，SOI層的S層與專利文獻(xiàn)不同，其由N型外延層8構(gòu)成以實(shí)現(xiàn)高耐壓IGBT。在形成半導(dǎo)體集成電路時(shí)，包括專利文獻(xiàn)在內(nèi)，作為半導(dǎo)體基板通常使用利用CZ法形成的CZ型半導(dǎo)體基板。對于具有較低耐壓的IGBT的半導(dǎo)體集成電路而言，即便使用CZ型半導(dǎo)體基板也不存在問題。但是，若IGBT的耐壓變高，則在使用通常的CZ型半導(dǎo)體基板的情況下，由于雜質(zhì)濃度特別是氧濃度高，以此為核而產(chǎn)生結(jié)晶缺陷，因此漏電流增大，導(dǎo)致耐壓下降。通常，分立式的高耐壓IGBT形成于利用FZ法形成的氧濃度等雜質(zhì)濃度低的FZ型半導(dǎo)體基板。另一方面，在半導(dǎo)體集成電路制造線上，半導(dǎo)體基板的大口徑化的進(jìn)展顯著， Φ 300mm以上的CZ型半導(dǎo)體基板成為主流，以此來構(gòu)筑制造線。但是，由于FZ型半導(dǎo)體基板難以大口徑化，因此為了實(shí)現(xiàn)由將IGBT及其控制電路等周邊電路等一體化的半導(dǎo)體集成電路構(gòu)成的半導(dǎo)體裝置，在半導(dǎo)體集成電路制造線中需要使用成為主流的大口徑CZ型半導(dǎo)體基板。在該情況下，在CZ型半導(dǎo)體基板中，如前所述難以實(shí)現(xiàn)高耐壓IGBT。于是，作為SOI層的S層，采用在CZ型半導(dǎo)體基板上生長的氧濃度等雜質(zhì)濃度低的N型外延層8，以謀求實(shí)現(xiàn)高耐壓IGBT。而且，在本實(shí)施方式的高耐壓IGBT中，由厚的N型外延層8構(gòu)成IGBT的N型漂移層8a，因此構(gòu)成即便對IGBT施加有高電壓，耗盡層也不會(huì)到達(dá)P+型埋入集電極層6的結(jié)構(gòu)。因此，為了謀求降低導(dǎo)通電阻，本發(fā)明的第二特征在于，形成將N型漂移層8a的外側(cè)包圍且雜質(zhì)濃度比N型漂移層8a的雜質(zhì)濃度高的N型緩沖層7。另外，因設(shè)置有高濃度的P+型埋入集電極層6，因此在IGBT導(dǎo)通時(shí)，多數(shù)空穴自該 P+型埋入集電極層6注入N型漂移層8a內(nèi)，從而可以獲得較大的電導(dǎo)調(diào)制效應(yīng)。但是，會(huì)導(dǎo)致如下結(jié)果在IGBT斷開時(shí)，過剩地注入N型漂移層8a內(nèi)的空穴因復(fù)合而消失的時(shí)間延遲，關(guān)斷特性劣化。因此，本發(fā)明的第三特征在于，設(shè)置雜質(zhì)濃度比N型漂移層8a的雜質(zhì)濃度高的N 型緩沖層7，以提高自P+型埋入集電極層6注入N型漂移層8a的過剩的空穴的復(fù)合速度， 防止關(guān)斷特性劣化。本發(fā)明的第四特征在于，以在N型外延層8的底面不產(chǎn)生過剩的爬升層(這…上力5 O層)的方式形成如上所述的N型緩沖層7和P+型埋入集電極層6。在此，N型外延層 8的底面是指與形成有IGBT的發(fā)射極電極1 等的N型外延層8的面相反的面。在通常的N型外延層的生長方法中，在厚N型外延層8的底面以不具有過剩的爬升層的方式形成P+型埋入集電極層6等是較困難的。但是，在本實(shí)施方式的制造方法中， 在厚N型外延層8的底面能夠以不具有過剩的爬升層的方式形成P+型埋入集電極層6等。 該制造方法成為本發(fā)明的第五特征。另外，本發(fā)明的第六特征在于，覆蓋埋入絕緣膜5的多晶硅膜3和構(gòu)成SOI層的支承基板的P型半導(dǎo)體基板1隔著在該P(yáng)型半導(dǎo)體基板1上形成的絕緣膜2貼合在一起?？梢允孤袢虢^緣膜5及絕緣膜2各自的膜厚減薄，其與夾在埋入絕緣膜5和絕緣膜2之間的多晶硅膜3 —起形成I層。其結(jié)果是，可以利用薄的埋入絕緣膜5等和多晶硅膜3的緩沖效果，緩和N型外延層8因熱處理等而自P型半導(dǎo)體基板1承受的應(yīng)力。另外，如專利文獻(xiàn)1所述，從P-型半導(dǎo)體基板51的形成發(fā)射極電極E等的表面?zhèn)龋?在包含溝槽內(nèi)部的P-型半導(dǎo)體基板51的表面形成有多晶硅膜的情況下，需要對形成于溝槽內(nèi)等的多晶硅膜的凹陷部進(jìn)行平坦化處理。但是，在本實(shí)施方式中，由于僅在其上隔著絕緣膜2貼合P型半導(dǎo)體基板1，因此，即便凹陷部4多少進(jìn)入溝槽30內(nèi)而形成，也不需要進(jìn)行平坦化處理。這是本發(fā)明的第七特征。最后一個(gè)特征在于，與專利文獻(xiàn)1相比，在本實(shí)施方式中，可以將SOI層中的S層的膜厚的偏差幅度改善到四分之一左右。本實(shí)施方式中的S層的偏差以N型外延層8的膜厚偏差為主，偏差在士 10%以內(nèi)。與此相對，在專利文獻(xiàn)中，在P-型半導(dǎo)體基板51的膜厚偏差上，重疊對P-型半導(dǎo)體基板1進(jìn)行研磨、蝕刻時(shí)的偏差等，整體偏差至少在士40%左右。本實(shí)施方式的IGBT與此相應(yīng)地可以提高IGBT的導(dǎo)通電阻、耐壓等的設(shè)計(jì)自由度。以下基于圖1 圖6說明本實(shí)施方式的半導(dǎo)體裝置的制造方法。首先，如圖2所示，在虛設(shè)半導(dǎo)體基板16上利用規(guī)定的外延生長法生長N型外延層8。接著，利用未圖示的絕緣膜掩模，通過規(guī)定的各向異性干式蝕刻法等形成溝槽30，該溝槽30自N型外延層8的表面延伸至虛設(shè)半導(dǎo)體基板16的表面。接著，利用三氯氧磷(POCl3)等的熱擴(kuò)散或者磷(P)的離子注入及熱擴(kuò)散來形成 N型緩沖層7，該N型緩沖層7自在溝槽30側(cè)壁露出的N型外延層8延伸至該N型外延層 8的表面。也可以如下形成在溝槽30的側(cè)壁部分利用前述的絕緣膜掩模，通過來自POCl3 的磷(P)擴(kuò)散來形成N型緩沖層7，在N型外延層的表面利用磷(P)的離子注入來形成N型緩沖層7。在該情況下，在側(cè)壁部形成的N型緩沖層7和在表面部分形成的N型緩沖層7相比濃度高且電阻低。另外，N型緩沖層7內(nèi)側(cè)的N型外延層8構(gòu)成N型漂移層8a。接著，利用規(guī)定的方法形成自溝槽30的底面延伸并將N型緩沖層7覆蓋的第二外延層汕。接著，如圖3所示，以三溴化硼(BBr3)等為雜質(zhì)源，向外延層汕內(nèi)熱擴(kuò)散硼(B)， 從而將外延層8b轉(zhuǎn)換為高濃度的P+型埋入集電極層6。接著，在P+型埋入集電極層6的表面，利用熱氧化等來形成埋入絕緣膜5。此后， 利用規(guī)定的減壓CVD法等來形成多晶硅膜3，該多晶硅膜3覆蓋在包含溝槽30內(nèi)部的埋入絕緣膜5上。在該情況下，在溝槽30上的多晶硅膜3形成凹陷部4。另外，在形成P+型埋入集電極層6時(shí)，未必一定要形成圖2中的第二外延層8b，可以使磷(P)等的雜質(zhì)擴(kuò)散至N型外延層8的更里側(cè)來形成N型緩沖層7，并向該N型緩沖層 7以BBr3等為雜質(zhì)源熱擴(kuò)散硼(B)而形成。在該情況下，埋入絕緣膜5在溝槽30底面形成于虛設(shè)半導(dǎo)體基板16。形成于膜厚厚的N型外延層8的溝槽30的深度深，而且，雖受到干式蝕刻等的深寬比的影響，但是其開口寬度也變大。當(dāng)開口寬度變大時(shí)，多晶硅膜3不能充分地填充溝槽 30內(nèi)部而成為不完全埋入狀態(tài)。在該情況下，凹陷部4延伸至溝槽30的內(nèi)部。接著，如圖4所示，隔著形成于P型半導(dǎo)體基板1上的絕緣膜2，將在包含溝槽30 內(nèi)部的埋入絕緣膜5上形成的多晶硅膜3和P型半導(dǎo)體基板1貼合。此后，通過在高溫爐中進(jìn)行熱處理，使作為支承基板的P型半導(dǎo)體基板1和上述構(gòu)成的SOI層構(gòu)成一體物而形成SOI基板。在該情況下，多晶硅膜3的凹陷部4被夾在P型半導(dǎo)體基板1和SOI層的溝槽30形成部分之間，導(dǎo)致平坦性變差，但由于在該部分不形成器件元件等，因此不存在問題。SOI層的I層如前所述采用由埋入絕緣膜5、絕緣膜2及夾在埋入絕緣膜5和絕緣膜2之間的多晶硅膜3構(gòu)成的結(jié)構(gòu)。埋入絕緣膜5和絕緣膜2的膜厚分別由專利文獻(xiàn)1的埋入絕緣膜51的膜厚的一半左右的薄膜構(gòu)成，且多晶硅膜3構(gòu)成緩沖層，因此，在進(jìn)行熱處理時(shí)SOI層從P型半導(dǎo)體基板1承受的應(yīng)力變小。因此，SOI層不會(huì)翹起，形成于SOI層的 IGBT等的特性也穩(wěn)定。接著，如圖5所示，以規(guī)定的方法對堆積有N型外延層8的虛設(shè)半導(dǎo)體基板16僅研磨規(guī)定的厚度，并對剩余的虛設(shè)半導(dǎo)體基板16、N型外延層8、N型緩沖層7、P+型埋入集電極層6的一部分，以規(guī)定的方法進(jìn)行回蝕處理。其結(jié)果是，完成如下結(jié)構(gòu)的SOI基板，即在背面?zhèn)荣N合作為支承基板的P型半導(dǎo)體基板1，包含N型漂移層8a的N型外延層8、N型緩沖層7、P+型埋入層6及溝槽30底面的埋入絕緣膜5露出在表面?zhèn)?。另外，作為虛設(shè)半導(dǎo)體基板16，使用摻雜高濃度銻(Sb)的虛設(shè)半導(dǎo)體基板16是有效的。在貼合P型半導(dǎo)體基板1后，以使一部分虛設(shè)半導(dǎo)體基板16殘留的方式對該虛設(shè)半導(dǎo)體基板16進(jìn)行研磨等，但是，可以利用由氫氟酸、硝酸、醋酸等構(gòu)成的混合酸，對殘留的摻雜有高濃度銻(Sb)的虛設(shè)半導(dǎo)體基板16充分地進(jìn)行過度蝕刻。這是因?yàn)橄鄬τ贜型外延層8蝕刻速度快100倍左右。因此，具有如下優(yōu)點(diǎn)即便虛設(shè)半導(dǎo)體基板16的膜厚存在偏差，對S層的膜厚偏差的影響也小。在未形成第二外延層8b而在N型緩沖層7形成有P+型埋入集電極層6時(shí)，如前所述，溝槽30底面的埋入絕緣膜5形成于虛設(shè)半導(dǎo)體基板16。因此，若對虛設(shè)半導(dǎo)體基板 16等進(jìn)行研磨、蝕刻以使N型外延層等露出，則溝槽30底面的埋入絕緣膜5相比N型外延層8等露出該埋入絕緣膜5膜厚的十分之四左右的較高面。但是，因該臺(tái)階小，因此對平坦化的影響小。如前所述，IGBT形成區(qū)域40的N型外延層8的被N型緩沖層7包圍的區(qū)域構(gòu)成 IGBT的N型漂移層8a。接著，在N型漂移層8a形成P型基極層9及P型場環(huán)10。此后形成柵極絕緣膜12，在P型基極層9上隔著柵極絕緣膜12形成延伸至N型漂移層8a上的柵極電極13。接著，以柵極電極13為掩模，在P型基極層9形成N+型發(fā)射極層11。在控制電路等形成區(qū)域41的S層也形成例如未圖示的NPN雙極型晶體管等所需的半導(dǎo)體器件。接著，如圖1所示，利用規(guī)定的CVD法等形成層間絕緣膜14，在該層間絕緣膜14等，經(jīng)過規(guī)定的光蝕刻工序形成接觸孔。接著，利用規(guī)定的CVD法或?yàn)R射法形成金屬膜，自該金屬膜經(jīng)過規(guī)定的光蝕刻工序，形成與SOI層的N+型發(fā)射極層11等連接的發(fā)射極電極15a等。此后，利用規(guī)定的方法形成多層配線構(gòu)造等之后，形成由鈍化用的氮化硅膜等構(gòu)成的保護(hù)膜，從而完成將處于晶片狀態(tài)的IGBT及其控制電路等內(nèi)置的半導(dǎo)體裝置。[第二實(shí)施方式]基于圖1、圖5、圖6 圖8說明本發(fā)明第二實(shí)施方式。本實(shí)施方式的半導(dǎo)體裝置的剖面圖與表示第一實(shí)施方式的圖1相同。因此，SOI基板的構(gòu)成及IGBT的特征也與第一實(shí)施方式相同。與第一實(shí)施方式的不同點(diǎn)在于制造方法?；诒硎景雽?dǎo)體裝置的制造方法的圖6 圖8，說明與第一實(shí)施方式的不同點(diǎn)。首先，如圖6所示，準(zhǔn)備虛設(shè)半導(dǎo)體基板16，這與第一實(shí)施方式相同。接著，在生長N型外延層 8之前，利用規(guī)定的方法，對虛設(shè)半導(dǎo)體基板16進(jìn)行硼(B)擴(kuò)散等來形成P+型溝槽蝕刻停止層17。通過采用該工序，獲得后述特征。此后，形成N型外延層8，接著在該N型外延層形成到達(dá)虛設(shè)半導(dǎo)體基板16表面的溝槽30。在該情況下，采用用于形成溝槽30的通常的干式蝕刻法等，但并非將N型外延層8 完全蝕刻，而是殘留規(guī)定的膜厚。此后，利用如下的堿性蝕刻液進(jìn)行最后的蝕刻，該堿性蝕刻液為使高濃度的P+型溝道停止層17的蝕刻率相對于對N型外延層8進(jìn)行蝕刻的蝕刻率慢十分之一左右的蝕刻液。其結(jié)果是，在形成溝槽時(shí)，即便利用堿性蝕刻液進(jìn)行了過度蝕刻，也可以從N型外延層8的表面至虛設(shè)半導(dǎo)體基板16的表面，以不蝕刻虛設(shè)半導(dǎo)體基板16的方式形成溝槽 30。這是本實(shí)施方式的特征。在第一實(shí)施方式的情況下，與過度蝕刻的量相應(yīng)地溝槽30底面的虛設(shè)半導(dǎo)體基板16被蝕刻而形成凹陷。因此，在溝槽30底面的埋入絕緣膜5也殘留凹陷部。此后的N 型緩沖層7、第二外延層8a的形成與第一實(shí)施方式相同。接著，如圖7所示，形成P+型埋入集電極層6、埋入絕緣膜5、多晶硅膜3，這也與第一實(shí)施方式相同。不同之處僅在于是否存在P+型溝槽蝕刻停止層17。溝槽30上的多晶硅膜3的凹陷部4與第一實(shí)施方式相比，正因?yàn)樾纬蓽喜?0時(shí)的過度蝕刻所產(chǎn)生的虛設(shè)半導(dǎo)體基板16的凹陷不存在而變淺。接著，如圖8所示，使SOI層與構(gòu)成SOI層的支承基板的P型半導(dǎo)體基板1貼合， 該內(nèi)容與第一實(shí)施方式相同。即便在該階段，在虛設(shè)半導(dǎo)體基板16上也殘留P+型溝槽蝕刻停止層17。接著，如圖5所示，對虛設(shè)半導(dǎo)體基板16進(jìn)行研磨、蝕刻，此時(shí)，形成于虛設(shè)半導(dǎo)體基板16表面的P+型溝槽蝕刻停止層17也被回蝕而除去。此后的工序與第一實(shí)施方式相同，由此完成本實(shí)施方式的半導(dǎo)體裝置。[第三實(shí)施方式]本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的剖面圖與第一實(shí)施方式的圖1大致相同。因此，該實(shí)施方式的特征也具有第一實(shí)施方式全部特征。與第一實(shí)施方式的不同之處在于，N 型外延層8的雜質(zhì)分布(α 7 τ 〃 > )自N型外延層8的兩端朝向中央部傾斜。對于該形態(tài)，在圖9中通過標(biāo)準(zhǔn)化的外延層的膜厚和標(biāo)準(zhǔn)化的雜質(zhì)濃度之間的關(guān)系來表示。該圖的A表示P型基極層9，D表示P+型埋入集電極層6，C表示N型緩沖層7， B表示N型外延層8的雜質(zhì)分布。N型外延層8的雜質(zhì)濃度自其兩端朝向中央逐漸減少，具有雜質(zhì)濃度的最低部。該雜質(zhì)濃度的最低部優(yōu)選形成在自N型外延層8的中央部靠P型基極層9的部分。N型外延層8構(gòu)成IGBT的N型漂移層8a，當(dāng)IGBT處于導(dǎo)通狀態(tài)時(shí)，自N+型發(fā)射極層11注入電子，自P+型埋入集電極層6注入空穴，從而發(fā)揮所謂的電導(dǎo)調(diào)制效應(yīng)以降低 IGBT的導(dǎo)通電阻。在該情況下，雜質(zhì)濃度自圖1所示的N型漂移層8a的上下兩端逐漸減少，若在N 型漂移層8a的內(nèi)部形成雜質(zhì)濃度低的凹陷部，則自P+型埋入集電極層6注入該凹陷部的空穴難以從中脫出。其結(jié)果是，在N型漂移層8a的內(nèi)部形成空穴多的區(qū)域，從而可以進(jìn)一步提高電導(dǎo)調(diào)制效應(yīng)。這是本實(shí)施方式的特征。除了使N型外延層8的雜質(zhì)濃度朝向其中央部減少之外，本實(shí)施方式的半導(dǎo)體裝置的制造方法也與第一實(shí)施方式相同。為了使N型外延層8的雜質(zhì)濃度朝向其中央部減少， 在生長N型外延層8的同時(shí)僅改變磷化氫氣體(PH3)的流量即可。[第四實(shí)施方式]本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的剖面圖也與第一實(shí)施方式相同。因此，其特征與第一實(shí)施方式相比未改變。與第一實(shí)施方式的不同點(diǎn)在于，將N型外延層8變更為非摻雜外延層。其效果為能夠減薄外延層的膜厚，其結(jié)果是，可以使溝槽30的深度變淺，而且， 也可以減小其開口寬度。因此，與此相應(yīng)地能夠提高溝道密度等。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具有第一導(dǎo)電型的外延層及形成于該外延層的第一導(dǎo)電型的漂移層； 在所述外延層中自其底面延伸至表面而形成的溝槽；在所述外延層中自所述溝槽的側(cè)壁延伸至該外延層的底面而形成的第一導(dǎo)電型的緩沖層；在所述緩沖層上形成的第二導(dǎo)電型的埋入集電極層；自所述溝槽的底面在所述埋入集電極層上延伸而將該埋入集電極層覆蓋的埋入絕緣膜；覆蓋在包含所述溝槽內(nèi)部的所述埋入絕緣膜上的多晶硅膜；隔著在所述多晶硅膜的表面形成的絕緣膜與該多晶硅膜貼合的第二導(dǎo)電型的半導(dǎo)體基板。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述外延層的雜質(zhì)濃度自該外延層的兩面朝向內(nèi)部降低，在該外延層內(nèi)部具有雜質(zhì)濃度低的區(qū)域。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述外延層是由非摻雜層構(gòu)成的高電阻外延層。
4.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，所述埋入集電極層是使第二導(dǎo)電型的雜質(zhì)擴(kuò)散至第二外延層而形成，所述第二外延層自所述溝槽底面在所述緩沖層延伸并將該緩沖層覆蓋。
5.一種半導(dǎo)體裝置的制造方法，其特征在于，包括如下工序 在虛設(shè)半導(dǎo)體基板形成第一導(dǎo)電型的外延層的工序；在所述外延層中形成延伸至所述虛設(shè)半導(dǎo)體基板的表面的溝槽的工序； 在所述外延層中形成自所述溝槽的側(cè)壁延伸至該外延層的表面的第一導(dǎo)電型的緩沖層的工序；形成將所述緩沖層覆蓋的第二導(dǎo)電型的埋入集電極層的工序； 形成自所述溝槽底面在所述埋入集電極層上延伸并將該埋入集電極層覆蓋的埋入絕緣膜的工序；形成覆蓋在包含所述溝槽內(nèi)部的所述埋入絕緣膜上的多晶硅膜的工序； 隔著在所述多晶硅膜的表面形成的絕緣膜，將該多晶硅膜與第二導(dǎo)電型的半導(dǎo)體基板貼合的工序；以及在貼合所述半導(dǎo)體基板后，將所述虛設(shè)半導(dǎo)體基板除去的工序。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述虛設(shè)半導(dǎo)體基板是高濃度銻摻雜半導(dǎo)體基板。
7.根據(jù)權(quán)利要求5或6所述的半導(dǎo)體裝置的制造方法，其特征在于，具有在所述虛設(shè)半導(dǎo)體基板上形成第二導(dǎo)電型的溝槽蝕刻停止層的工序，所述第二導(dǎo)電型的溝槽蝕刻停止層在所述溝槽形成時(shí)成為蝕刻停止層，且在除去該虛設(shè)半導(dǎo)體基板時(shí)被除去。
8.根據(jù)權(quán)利要求5至7中的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述外延層的雜質(zhì)濃度自該外延層的兩面朝向內(nèi)部降低，在該外延層內(nèi)部形成雜質(zhì)濃度低的區(qū)域。
9.根據(jù)權(quán)利要求5至8中的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，所述埋入集電極層是使第二導(dǎo)電型的雜質(zhì)擴(kuò)散至第二外延層而形成，所述第二外延層自所述溝槽底面在所述緩沖層延伸并將該緩沖層覆蓋。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述埋入絕緣膜通過對所述埋入集電極層進(jìn)行熱氧化而形成。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置及其制造方法。在溝槽分離的SOI基板形成有IGBT及其控制電路等的半導(dǎo)體裝置中，需要改善IGBT的高耐壓化及關(guān)斷特性等。在虛設(shè)半導(dǎo)體基板(16)形成N型外延層(8)，在N型外延層形成溝槽(30)，在溝槽側(cè)壁及N型外延層表面形成N型緩沖層(7)，接著形成P型埋入集電極層(6)，通過埋入絕緣膜(5)覆蓋溝槽底面及P+型埋入集電極層上方。通過多晶硅膜(3)覆蓋埋入絕緣膜上方，并將P型半導(dǎo)體基板(1)隔著絕緣膜(2)與該多晶硅膜貼合后除去虛設(shè)半導(dǎo)體基板(16)，從而形成具備呈大致同一平面狀地露出的溝槽底面的埋入絕緣膜(5)、P+型埋入集電極層、N型緩沖層、N型漂移層(8a)等的SOI基板。在該SOI基板形成IGBT等。
文檔編號H01L21/84GK102270643SQ20111014413
公開日2011年12月7日 申請日期2011年5月31日 優(yōu)先權(quán)日2010年6月1日
發(fā)明者相馬充 申請人:安森美半導(dǎo)體貿(mào)易公司