專利名稱：晶體管形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及晶體管形成方法。
背景技術(shù)：
金屬-氧化物-半導(dǎo)體(MOS)晶體管是半導(dǎo)體制造中的最基本器件，其廣泛適用于各種集成電路中，根據(jù)主要載流子以及制造時的摻雜類型不同，分為NMOS和PMOS晶體管。現(xiàn)有技術(shù)提供了一種晶體管的形成方法。請參考圖I至圖3，為現(xiàn)有技術(shù)的晶體管 的形成方法剖面結(jié)構(gòu)示意圖。請參考圖1，提供襯底01，對所述襯底01進(jìn)行離子注入，并對其進(jìn)行熱處理，形成阱區(qū)001 ;對所述襯底01進(jìn)行離子注入形成離子區(qū)002，所述離子區(qū)002位于襯底01表面，以進(jìn)行閾值電壓的調(diào)節(jié)；所述襯底01上形成柵極氧化層02和柵極03，所述柵極氧化層02和柵極03構(gòu)成柵極結(jié)構(gòu)。接著，請參考圖2，在柵極結(jié)構(gòu)兩側(cè)的襯底01內(nèi)形成輕摻雜區(qū)04，所述輕摻雜區(qū)04通過離子注入并熱處理形成。接著，請參考圖3，在柵極結(jié)構(gòu)兩側(cè)的襯底01上形成柵極結(jié)構(gòu)的側(cè)墻05。以所述側(cè)墻05為掩膜，對所述襯底01進(jìn)行源/漏區(qū)重?fù)诫s注入(S/D)，并對其進(jìn)行熱處理，在柵極結(jié)構(gòu)兩側(cè)的襯底100內(nèi)形成源區(qū)/漏區(qū)06。在公開號為CN101789447A的中國專利申請中可以發(fā)現(xiàn)更多關(guān)于現(xiàn)有形成晶體管的技術(shù)信息。在實際中發(fā)現(xiàn)，現(xiàn)有方法形成的晶體管源/漏區(qū)和襯底間的結(jié)電容和結(jié)電流較高，晶體管的性能不理想。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種晶體管的形成方法，減小源區(qū)/漏區(qū)與襯底之間的結(jié)電容，減小了結(jié)漏電流，提高器件的運行速度，進(jìn)而提高器件性能。為解決上述問題，本發(fā)明提供了一種晶體管的形成方法，包括提供襯底；在所述襯底內(nèi)形成阱區(qū)；在所述襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層及位于柵極氧化層表面的柵極；形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的源區(qū)和漏區(qū)；形成所述源區(qū)和漏區(qū)后，對所述襯底進(jìn)行第一離子注入，以進(jìn)行閾值電壓調(diào)節(jié)?？蛇x的，所述第一離子注入包括形成所述柵極結(jié)構(gòu)及源區(qū)和漏區(qū)后，形成介質(zhì)層，所述介質(zhì)層覆蓋所述源區(qū)和漏區(qū)的表面，且與所述柵極結(jié)構(gòu)表面齊平；通過所述柵極結(jié)構(gòu)及介質(zhì)層，對所述襯底進(jìn)行第一離子注入，進(jìn)行閾值電壓調(diào)節(jié)。
可選的，所述第一離子注入包括形成所述柵極結(jié)構(gòu)及源區(qū)和漏區(qū)后，形成介質(zhì)層，所述介質(zhì)層覆蓋所述源區(qū)和漏區(qū)的表面，且與所述柵極結(jié)構(gòu)的表面齊平；去除所述柵極或柵極結(jié)構(gòu)以形成溝槽，所述溝槽暴露出柵極氧化層表面或位于柵極結(jié)構(gòu)下方的襯底表面；對所述襯底進(jìn)行第一離子注入，進(jìn)行閾值電壓調(diào)節(jié)?？蛇x的，對所述溝槽進(jìn)行填充形成金屬柵極結(jié)構(gòu)?？蛇x的，若所述晶體管為NMOS晶體管，則所述第一離子為硼離子，注入能量范圍為IKev 12Kev,濃度范圍為1E12 4E13atom/cm3,注入角度范圍為0度 11度?？蛇x的，若所述晶體管為PMOS晶體管，所述第一離子為磷離子，注入能量范圍為5Kev 25Kev,濃度范圍為1E12 4E13atom/cm3,注入角度范圍為0度 9度。
可選的，形成所述阱區(qū)包括對所述襯底進(jìn)行第二離子摻雜；對摻雜有第二離子的襯底進(jìn)行熱處理，形成阱區(qū)?？蛇x的，形成所述源區(qū)和漏區(qū)包括對位于柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)的源區(qū)和漏區(qū)?？蛇x的，形成所述源區(qū)和漏區(qū)包括對位于柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行第三離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)的輕摻雜區(qū)；形成位于柵極結(jié)構(gòu)兩側(cè)的側(cè)墻；對位于側(cè)墻兩側(cè)的襯底進(jìn)行第四離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)的重?fù)诫s區(qū)，所述輕摻雜區(qū)和重?fù)诫s區(qū)形成源區(qū)和漏區(qū)?？蛇x的，還包括對所述柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行第五離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的口袋注入?yún)^(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點將閾值電壓調(diào)節(jié)的第一離子注入在源/漏區(qū)后進(jìn)行，降低第一離子注入前的熱處理工藝對第一離子的擴(kuò)散影響，使得大部分的第一離子分布于襯底表面附近，降低擴(kuò)散至襯底內(nèi)部的第一離子的濃度，減小所述源區(qū)或漏區(qū)與襯底之間的結(jié)電容，減小了結(jié)漏電流，提聞器件的運行速度，進(jìn)而提聞器件性能。進(jìn)一步地，形成與柵極結(jié)構(gòu)齊平的介質(zhì)層，并通過所述介質(zhì)層及柵極結(jié)構(gòu)，對所述襯底進(jìn)行第一離子注入，所述齊平的注入表面可以提高離子注入的標(biāo)準(zhǔn)性。最后，對溝槽暴露的襯底進(jìn)行第一離子注入，以進(jìn)行閾值電壓調(diào)節(jié)，降低用于第一離子的注入能量，并提高第一離子注入的精準(zhǔn)度。


圖I 圖3是現(xiàn)有技術(shù)的晶體管形成方法剖面結(jié)構(gòu)示意圖；圖4是本發(fā)明的一個實施例的晶體管形成方法流程示意圖；圖5 圖11是本發(fā)明一個實施例的晶體管形成方法剖面結(jié)構(gòu)示意圖。
具體實施例方式發(fā)明人發(fā)現(xiàn)，理論上，閾值電壓調(diào)節(jié)的離子僅需要分布于柵極氧化層下方的襯底表面附近，但現(xiàn)有技術(shù)的閾值電壓的離子注入在形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)等工藝前進(jìn)行，而形成柵極結(jié)構(gòu)及源區(qū)和漏區(qū)等存在有高溫環(huán)境或熱處理工藝，會加強(qiáng)閾值電壓調(diào)節(jié)的離子的擴(kuò)散，使得離子向襯底內(nèi)部擴(kuò)散，增大源區(qū)/漏區(qū)與襯底之間的結(jié)電容，提高結(jié)漏電流，降低器件的運行速度及器件性能。為了解決上述問題，發(fā)明人提供了一種晶體管的形成方法，包括提供襯底；在所述襯底內(nèi)形成阱區(qū)；在所述襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層及位于柵極氧化層表面的柵極；形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的源區(qū)和漏區(qū)；最后，對所述襯底進(jìn)行第一離子注入，以閾值電壓調(diào)節(jié)。通過將閾值電壓調(diào)節(jié)的第一離子注入在源/漏區(qū)后進(jìn)行，降低第一離子注入前的熱處理工藝對第一離子的擴(kuò)散影響，使得大部分的第一離子分布于襯底表面附近，降低擴(kuò)散至襯底內(nèi)部的第一離子的濃度，減小所述源區(qū)或漏區(qū)與襯底之間的結(jié)電容，減小了結(jié)漏電流，提聞器件的運行速度，進(jìn)而提聞器件性能。下面將結(jié)合具體的實施例對本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)的說明。圖4為本發(fā)明一個實施例的晶體管的形成方法流程示意圖，包括執(zhí)行步驟SI，提供襯底，對所述襯底進(jìn)行第二離子摻雜，形成阱區(qū)； 執(zhí)行步驟S2，在所述襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于襯底表面的柵極氧化層及柵極；執(zhí)行步驟S3，對位于柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行第三離子摻雜，形成輕摻雜源區(qū)/輕摻雜漏區(qū)；執(zhí)行步驟S4，形成位于柵極結(jié)構(gòu)兩側(cè)的側(cè)墻，對位于側(cè)墻兩側(cè)的襯底進(jìn)行第四離子摻雜，形成重?fù)诫s源區(qū)/重?fù)诫s漏區(qū)；執(zhí)行步驟S5，形成介質(zhì)層，所述介質(zhì)層覆蓋所述襯底表面，且與所述柵極結(jié)構(gòu)齊平;執(zhí)行步驟S6，通過所述介質(zhì)層和柵極結(jié)構(gòu)，對所述襯底進(jìn)行第一離子摻雜，以進(jìn)行閾值電壓調(diào)節(jié)。為了更好地說明本發(fā)明的技術(shù)方案，請參考圖5 圖11所示的本發(fā)明一個實施例的晶體管形成方法剖面結(jié)構(gòu)示意圖。如圖5所示，提供襯底100，并對所述襯底100進(jìn)行第二離子摻雜，在所述襯底100內(nèi)形成阱區(qū)110。若待形成的晶體管為NMOS晶體管，則所述第二離子類型為P型導(dǎo)電離子，如硼離子；若待形成的晶體管為PMOS晶體管，則所述第二離子類型為N型導(dǎo)電離子，如磷離子。對所述襯底100進(jìn)行第二離子摻雜后，還包括進(jìn)行熱處理，激活摻雜的第二離子，并恢復(fù)離子注入引起的襯底100內(nèi)晶格損傷。所述熱處理的溫度范圍為700 1500°C。進(jìn)一步地，所述襯底100內(nèi)形成有用于晶體管器件間隔離的隔離結(jié)構(gòu)120。如圖6所示，在所述襯底100表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于襯底表面的柵極氧化層210及位于所述柵極氧化層210表面的柵極220。包括通過熱氧化工藝，在所述襯底100表面形成柵極氧化層210，所述熱氧化工藝可以在高溫爐內(nèi)執(zhí)行，所述熱氧化的溫度范圍為700 1500°C ;在所述柵極氧化層210上沉積多晶硅層，形成柵極220。如圖7所示，以所述柵極結(jié)構(gòu)為掩模，在所述柵極結(jié)構(gòu)兩側(cè)的襯底100內(nèi)進(jìn)行第三離子摻雜，形成位于柵極結(jié)構(gòu)兩側(cè)的輕摻雜源區(qū)/漏區(qū)310。若待形成的晶體管為NMOS晶體管，則所述第三離子類型為N型導(dǎo)電離子，如磷離子；若待形成的晶體管為PMOS晶體管，則所述第三離子類型為P型導(dǎo)電離子，如硼離子。
對所述柵極結(jié)構(gòu)兩側(cè)的襯底100進(jìn)行第三離子摻雜后，還包括進(jìn)行熱處理，激活摻雜的第三離子，并恢復(fù)離子注入引起的襯底100內(nèi)晶格損傷。所述熱處理的溫度范圍為700 1500。。。進(jìn)一步地，還包括對所述柵極結(jié)構(gòu)兩側(cè)的襯底100進(jìn)行第五離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的口袋注入?yún)^(qū)(未圖示)。所述熱處理的溫度范圍為 700 1500°C。如圖8所示，形成側(cè)墻230，所述側(cè)墻230位于所述柵極結(jié)構(gòu)的兩側(cè)。作為一個實施例，所述側(cè)墻230為氧化硅-氮化硅-氧化硅的多層堆疊結(jié)構(gòu)。如圖9所示，以所述側(cè)墻230為掩模，在所述側(cè)墻230兩側(cè)的襯底100內(nèi)進(jìn)行第四離子摻雜，形成位于柵極結(jié)構(gòu)兩側(cè)的重?fù)诫s源區(qū)/漏區(qū)320。所述輕摻雜源區(qū)/漏區(qū)310和重?fù)诫s源區(qū)/漏區(qū)320構(gòu)成源區(qū)/漏區(qū)。 若待形成的晶體管為NMOS晶體管，則所述第四離子類型為N型導(dǎo)電離子，如磷離子；若待形成的晶體管為PMOS晶體管，則所述第四離子類型為P型導(dǎo)電離子，如硼離子。如圖10所示，形成介質(zhì)層400，所述介質(zhì)層400覆蓋柵極結(jié)構(gòu)和襯底100表面，所述介質(zhì)層400的表面與所述柵極結(jié)構(gòu)表面齊平。所述介質(zhì)層400可以為氧化硅、氮化硅之
一或組合。如圖11所示，通過所述介質(zhì)層400和柵極結(jié)構(gòu)，對所述襯底100進(jìn)行第一離子摻雜，以進(jìn)行閾值電壓調(diào)節(jié)。若所述晶體管為NMOS晶體管，則所述第一離子為N型離子，如硼離子，注入能量范圍為IKev 12Kev，濃度范圍為1E12 4E13atom/cm3，注入角度范圍為0度 11度。所述注入角度為注入方向與襯底100所在平面的法線之間的夾角。若所述晶體管為PMOS晶體管，所述第一離子為P型離子，如磷離子，注入能量范圍為5Kev 25Kev，濃度范圍為1E12 4E13atom/cm3，注入角度范圍為0度 9度。所述注入角度為注入方向與襯底100所在平面的法線之間的夾角。本實施例中，所述晶體管為PMOS晶體管，所述第一離子為磷離子，注入能量范圍為IOKev,濃度約為lE13atom/cm3,注入角度為0度。本實施例中，將閾值電壓調(diào)節(jié)的第一離子注入在形成源/漏區(qū)后進(jìn)行，降低第一離子注入前的熱處理工藝對第一離子的擴(kuò)散影響，所述第一離子注入之前的熱處理工藝包括形成阱區(qū)110的熱處理、形成源區(qū)/漏區(qū)，包括輕摻雜源區(qū)/漏區(qū)310和重?fù)诫s源區(qū)/漏區(qū)320的熱處理，及形成口袋注入?yún)^(qū)的熱處理。進(jìn)一步地，所述熱處理還包括其他高溫環(huán)境，如用于形成柵極氧化層210的高溫爐管環(huán)境。降低第一離子注入前的熱處理工藝對第一離子的擴(kuò)散影響，使得大部分的第一離子分布于襯底表面附近，降低擴(kuò)散至襯底內(nèi)部的第一離子的濃度，減小所述源區(qū)或漏區(qū)與襯底之間的結(jié)電容，減小了結(jié)漏電流，提高器件的運行速度，進(jìn)而提高器件性能。進(jìn)一步地，形成與柵極結(jié)構(gòu)齊平的介質(zhì)層400，并通過所述介質(zhì)層400及柵極結(jié)構(gòu)，對所述襯底100進(jìn)行第一離子注入，所述齊平的注入表面可以提高離子注入的標(biāo)準(zhǔn)性。作為其他實施例，可以在形成介質(zhì)層410后，去除所述柵極220以形成溝槽，所述溝槽暴露出柵極氧化層210表面；通過所述柵極氧化層210對所述襯底100進(jìn)行第一離子注入，進(jìn)行閾值電壓調(diào)節(jié)。后續(xù)工藝中，還將對所述溝槽進(jìn)行填充，形成如金屬柵極結(jié)構(gòu)等半導(dǎo)體結(jié)構(gòu)。進(jìn)一步地，作為其他實施例，還可以在形成介質(zhì)層410后，去除柵極結(jié)構(gòu)以形成溝槽，所述溝槽暴露出位于柵極結(jié)構(gòu)下方的襯底100表面；對所述襯底100進(jìn)行第一離子注入，進(jìn)行閾值電壓調(diào)節(jié)。直接暴露出襯底可以避免離子注入對柵極氧化層的損傷。后續(xù)工藝中，還將對所述溝槽進(jìn)行填充，形成如金屬柵極結(jié)構(gòu)等半導(dǎo)體結(jié)構(gòu)。以上去除柵極或柵極結(jié)構(gòu)后進(jìn)行第一離子注入，以進(jìn)行閾值電壓調(diào)節(jié)，可以降低用于第一離子的注入能量，并提高第一離子注入的精準(zhǔn)度。對于用于閾值電壓調(diào)節(jié)的第一離子，可以對所述第一離子進(jìn)行熱處理以激活摻雜的第一離子，并恢復(fù)第一離子注入引起的襯底100內(nèi)晶格損傷。其溫度范圍為400 500°C。作為其他實施例，還可以通過后續(xù)工藝的熱處理對其進(jìn)行激活，后續(xù)工藝包括形成互連結(jié)構(gòu)等。形成源/漏區(qū)等晶體管結(jié)構(gòu)之后，進(jìn)行的熱處理工藝的溫度一般較低，其溫 度范圍為400 500°C。既可以激活摻雜的第一離子，并恢復(fù)第一離子注入引起的襯底100內(nèi)晶格損傷。又不會較大的影響所述第一離子的擴(kuò)散，進(jìn)而避免第一離子擴(kuò)散至襯底內(nèi)部。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點將閾值電壓調(diào)節(jié)的第一離子注入在形成源/漏區(qū)后進(jìn)行，降低第一離子注入前的熱處理工藝對第一離子的擴(kuò)散影響，使得大部分的第一離子分布于襯底表面附近，降低擴(kuò)散至襯底內(nèi)部的第一離子的濃度，減小所述源區(qū)/漏區(qū)與襯底之間的結(jié)電容，減小了結(jié)漏電流，提聞器件的運行速度，進(jìn)而提聞器件性能。進(jìn)一步地，形成與柵極結(jié)構(gòu)齊平的介質(zhì)層，并通過所述介質(zhì)層及柵極結(jié)構(gòu)，對所述襯底進(jìn)行第一離子注入，所述齊平的注入表面可以提高離子注入的標(biāo)準(zhǔn)性。最后，去除所述柵極或柵極結(jié)構(gòu)形成溝槽，對溝槽暴露的襯底進(jìn)行第一離子注入，以進(jìn)行閾值電壓調(diào)節(jié)，降低用于第一離子的注入能量，并提高第一離子注入的精準(zhǔn)度。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種晶體管形成方法，其特征在于，包括 提供襯底； 在所述襯底內(nèi)形成阱區(qū)； 在所述襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層及位于柵極氧化層表面的柵極； 形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的源區(qū)和漏區(qū)； 形成所述源區(qū)和漏區(qū)后，對所述襯底進(jìn)行第一離子摻雜，以進(jìn)行閾值電壓調(diào)節(jié)。
2.如權(quán)利要求I所述的晶體管形成方法，其特征在于，所述第一離子摻雜包括形成所述柵極結(jié)構(gòu)、源區(qū)和漏區(qū)后，形成介質(zhì)層，所述介質(zhì)層覆蓋所述源區(qū)和漏區(qū)的表面，且與所述柵極結(jié)構(gòu)表面齊平；通過所述柵極結(jié)構(gòu)及介質(zhì)層，對所述襯底進(jìn)行第一離子摻雜，進(jìn)行閾值電壓調(diào)節(jié)。
3.如權(quán)利要求I所述的晶體管形成方法，其特征在于，所述第一離子摻雜包括形成所述柵極結(jié)構(gòu)、源區(qū)和漏區(qū)后，形成介質(zhì)層，所述介質(zhì)層覆蓋所述源區(qū)和漏區(qū)的表面，且與所述柵極結(jié)構(gòu)的表面齊平；去除所述柵極或柵極結(jié)構(gòu)以形成溝槽，所述溝槽暴露出柵極氧化層表面或位于柵極結(jié)構(gòu)下方的襯底表面；對所述襯底進(jìn)行第一離子摻雜，進(jìn)行閾值電壓調(diào)節(jié)。
4.如權(quán)利要求3所述的晶體管形成方法，其特征在于，對所述溝槽進(jìn)行填充形成金屬柵極結(jié)構(gòu)。
5.如權(quán)利要求I所述的晶體管形成方法，其特征在于，若所述晶體管為NMOS晶體管，則所述第一離子為硼離子，注入能量范圍為IKev 12Kev，濃度范圍為1E12 4E13atom/cm3，注入角度范圍為0度 11度。
6.如權(quán)利要求I所述的晶體管形成方法，其特征在于，若所述晶體管為PMOS晶體管，所述第一離子為磷離子，注入能量范圍為5Kev 25Kev，濃度范圍為1E12 4E13atom/cm3，注入角度范圍為0度 9度。
7.如權(quán)利要求I所述的晶體管形成方法，其特征在于，形成所述阱區(qū)包括對所述襯底進(jìn)行第二離子摻雜；對摻雜有第二離子的襯底進(jìn)行熱處理，形成阱區(qū)。
8.如權(quán)利要求I所述的晶體管形成方法，其特征在于，形成所述源區(qū)和漏區(qū)包括對位于柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)的源區(qū)和漏區(qū)。
9.如權(quán)利要求8所述的晶體管形成方法，其特征在于，形成所述源區(qū)和漏區(qū)包括對位于柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行第三離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)的輕摻雜區(qū)；形成位于柵極結(jié)構(gòu)兩側(cè)的側(cè)墻；對位于側(cè)墻兩側(cè)的襯底進(jìn)行第四離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)的重?fù)诫s區(qū)，所述輕摻雜區(qū)和重?fù)诫s區(qū)形成源區(qū)和漏區(qū)。
10.如權(quán)利要求I所述的晶體管形成方法，其特征在于，還包括對所述柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行第五離子摻雜，并進(jìn)行熱處理，形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的口袋注入?yún)^(qū)。
全文摘要
本發(fā)明提供一種晶體管形成方法，包括提供襯底；在所述襯底內(nèi)形成阱區(qū)；在所述襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層及位于柵極氧化層表面的柵極；形成位于所述柵極結(jié)構(gòu)兩側(cè)襯底內(nèi)的源區(qū)和漏區(qū)；形成所述源區(qū)和漏區(qū)后，對所述襯底進(jìn)行第一離子摻雜，以進(jìn)行閾值電壓調(diào)節(jié)。通過將閾值電壓調(diào)節(jié)的第一離子注入在源/漏區(qū)后進(jìn)行，降低第一離子注入前的熱處理工藝對第一離子的擴(kuò)散影響，使得大部分的第一離子分布于襯底表面附近，降低擴(kuò)散至襯底內(nèi)部的第一離子的濃度，減小所述源區(qū)/漏區(qū)與襯底之間的結(jié)電容，減小了結(jié)漏電流，提高器件的運行速度，進(jìn)而提高器件性能。
文檔編號H01L21/336GK102800593SQ20111013671
公開日2012年11月28日 申請日期2011年5月25日 優(yōu)先權(quán)日2011年5月25日
發(fā)明者趙猛 申請人:中芯國際集成電路制造(上海)有限公司