專利名稱：半導體器件的制造方法和晶片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體技術(shù)，尤其涉及半導體器件的制造方法和晶片。
背景技術(shù)：
對于現(xiàn)代半導體工藝中，多晶硅(Polysilicon)柵極的形狀和注入能量對于柵氧化物(Gate Oxide)的可靠性具有很強的影響。圖 8 不出 MIOST(N-channel Metal-Oxide-Semiconductor Field-effectTransistor, N溝道金屬氧化物半導體場效應晶體管)的柵源/漏重疊電容(Overlapcapacitance, Cov)作為多晶娃柵極形狀的函數(shù)的變化曲線(參見Yung_Huei Lee, et al,IEDM 04-48119. 3. I)。在圖8中，曲線a、b和c分別表示底部具有倒腳(Reentrant)、底部為平面(Straight Wall)和底部具有腳(Foot)的柵極的柵源/漏重疊電容的變化曲線。從 圖8可以看出，柵極的底部越窄其重疊電容越小。圖 9A-9B 不出 NMOST TDDB(Time-Dependent Dielectric Breakdown,經(jīng)時電介質(zhì)擊穿)作為多晶硅柵極形狀的函數(shù)的變化曲線比較，曲線a、b、c分別對應底部具有倒腳、底部為平面和底部具有腳的多晶硅柵極形狀(參見=Yung-Huei Lee, et al, IEDM04-48119. 3. I)。其中，圖 9A 示出面積結(jié)構(gòu)(Area Structure) (30X15 u m2)的 NMOSTTDDB作為多晶硅柵極形狀的函數(shù)的變化曲線；圖9B示出S/D邊緣結(jié)構(gòu)(Edge Structure)(2000umX60nm)的NMOST TDDB作為多晶硅柵極形狀的函數(shù)的變化曲線。在不同的電場(e-field)中對兩種結(jié)構(gòu)施加應力，面積結(jié)構(gòu)的TDDB分布在三者之間沒有明顯的差異，而對于邊緣結(jié)構(gòu)，底部具有腳的多晶娃柵極的MTF(Mean Time of Failure,平均故障時間)和其它兩者相比有大約減少2. 5X。通過上面的圖示可以看出，具有腳的多晶硅柵極傾向于導致更多的柵到LDD(gate-to-LDD)重疊，并且產(chǎn)生更大的器件重疊電容；具有腳的多晶硅柵極允許高能量注入以穿透柵氧化物的邊緣，這將降低柵氧化物可靠性，并且導致多晶硅柵極邊緣的TDDB故障?，F(xiàn)有技術(shù)中，尚未出現(xiàn)較好地控制產(chǎn)生底部具有倒腳的多晶硅柵極的工藝或者方法。

發(fā)明內(nèi)容
鑒于以上問題提出本發(fā)明。本發(fā)明的一個方面的目的是，提供一種半導體器件的方法，能夠生成具有倒腳的多晶硅柵極。本發(fā)明的另一個方面的目的是，提供一種晶片，有助于生成具有倒腳的多晶硅柵極。根據(jù)本發(fā)明的一個方面，提供一種半導體器件的制造方法，包括下列步驟提供襯底，在所述襯底的第一表面上形成有柵氧化物層和多晶硅層；根據(jù)圖案化的掩模刻蝕所述多晶硅以形成具有倒腳的多晶硅柵極；其中，還包括在刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜的步驟。優(yōu)選地，該方法還包括在形成所述多晶硅柵極后去除所述拉伸應力薄膜的步驟。優(yōu)選地,所述拉伸應力薄膜為具有拉伸應力的氮化物薄膜。優(yōu)選地,所述拉伸應力薄膜為氮化鈦、氮化磷、或氮化鋁薄膜。優(yōu)選地,所述拉伸應力薄膜的厚度為2_50nm。優(yōu)選地，在所述襯底的第一表面上形成有柵氧化物層、多晶硅層、硬掩模層；在刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜的步驟包括在所述襯底的第一表面上形成所述硬掩模層前在所述襯底的第二表面沉積拉伸應力薄膜；或者在對所述硬掩模層進行圖案化后、以所述圖案化硬掩模為掩?？涛g所述多晶硅前在所述襯底的第二表面 沉積拉伸應力薄膜。優(yōu)選地，在所述襯底的第一表面上形成有柵氧化物層、多晶硅層和光刻膠層；在刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜的步驟包括在所述襯底的第一表面上形成所述光刻膠層前在所述襯底的第二表面沉積拉伸應力薄膜；或者在對所述光刻膠層進行光刻形成圖案化光刻膠后、以所述圖案化光刻膠為掩?？涛g所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜。優(yōu)選地，所述刻蝕為干法刻蝕或者等離子體刻蝕。根據(jù)本發(fā)明的第一方面，通過在襯底的第二表面沉積拉伸應力薄膜，從而對晶片產(chǎn)生拉伸應力，使得在刻蝕工藝中產(chǎn)生具有倒腳的多晶硅柵極。根據(jù)本發(fā)明的第二方面，提供一種晶片，用于制造半導體器件，在所述晶片的一個表面沉積有拉伸應力薄膜以對所述晶片產(chǎn)生拉伸應力。優(yōu)選地，晶片的所述拉伸應力薄膜為具有拉伸應力的氮化物薄膜。根據(jù)本發(fā)明的第二方面，通過提供在晶片的一個表面沉積有拉伸應力薄膜以對所述晶片產(chǎn)生拉伸應力的晶片，可以有助于通過該晶片產(chǎn)生具有倒腳的多晶硅柵極。


圖I示意性地示出根據(jù)本發(fā)明第一實施例的半導體器件的制造方法的流程圖；圖2示意性地示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的流程圖；圖3A-3F示意性地示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的各步驟的截面圖；其中，圖3A示出在襯底的第一表面上依次形成柵氧化物層和多晶硅層后的截面圖；圖38示出在襯底的第二表面上沉積TiN層后的截面圖；圖3(示出在多晶硅層上形成光刻膠(Photoresist，PR)圖案后的截面圖；圖3D示出以圖案化光刻膠為掩?？涛g多晶硅層形成具有倒腳的多晶硅柵極后的截面圖；圖3￡示出去除遺留的光刻膠后的截面圖；圖3 示出去除TiN層后的截面圖；圖4示意性地示出根據(jù)本發(fā)明第三實施例的半導體器件的制造方法的流程圖；圖5A-5F示意性地示出根據(jù)本發(fā)明第三實施例的半導體器件的制造方法的各步驟的截面圖；圖5A示出在襯底的第一表面上依次形成柵氧化物層、多晶硅層和硬掩模層后的截面圖；圖58示出形成硬掩模圖案后的截面圖；圖5(示出在襯底的第二表面上沉積TiN層后的截面圖；圖示出以圖案化硬掩模為掩?？涛g多晶硅層形成具有倒腳的多晶硅柵極后的截面圖；圖5￡示出去除TiN層后的截面圖；圖5 示出去除遺留的硬掩模后的截面圖；圖6示出TiN襯墊厚度與應力的對應關(guān)系曲線示意圖；圖7A-7B示出通過螺釘和鎢線在襯底上施加不同的應力后對多晶硅柵極形狀的影響；其中，圖7A示出通過螺釘和在襯底上分別施加壓縮應力(a)和拉伸應力(b)的示意圖；圖7B示出形成的多晶硅柵極的形狀；圖8示出NMOST的柵源/漏重疊電容作為多晶硅柵極形狀的函數(shù)的變化曲線；圖9A示出面積結(jié)構(gòu)的NMOST TDDB作為多晶硅柵極形狀的函數(shù)的變化曲線； 圖9B示出S/D邊緣結(jié)構(gòu)的NMOST TDDB作為多晶硅柵極形狀的函數(shù)的變化曲線。
具體實施例方式下面參照附圖對本發(fā)明進行更全面的描述，其中說明本發(fā)明的示例性實施例。在附圖中，相同的標號表示相同或者相似的元件或者元素。圖I示出根據(jù)本發(fā)明第一實施例的半導體器件的制造方法的流程圖。如圖I所示，步驟102，提供襯底，在襯底的第一表面上形成有柵氧化物層和多晶娃層。步驟104，在襯底的第二表面沉積拉伸應力薄膜。拉伸應力薄膜包括氮化物(Nitride)薄膜,例如氮化鈦(TiN)、氮化磷、氮化招等薄膜。在一個實施例中，沉積TiN的過程為在室溫或者高溫狀態(tài)下，用Ar等離子體濺射靶材(Ti)，機臺里通入氮氣，從而沉積TiN0 N的含量以及TiN厚度都影響TiN的應力。在一個實施例中，拉伸應力薄膜的厚度為2_50nmo步驟106，根據(jù)圖案化的掩?？涛g多晶硅層以形成具有倒腳的多晶硅柵極?？梢圆捎酶煞涛g或者等離子體刻蝕。需要指出，雖然在圖I中示出步驟104位于步驟102和步驟106之間，但是，圖I的實施例并不限定步驟104的具體順序關(guān)系，只要在刻蝕多晶硅之前在襯底的第二表面沉積拉伸應力薄膜，都可以實現(xiàn)本發(fā)明的目的。下面將參考附圖結(jié)合具體的實施例介紹沉積拉伸應力薄膜的步驟在工藝中的順序。上述實施例中，通過在襯底的第二表面沉積拉伸應力薄膜，對晶片產(chǎn)生拉伸應力，使得在刻蝕多晶硅過程中形成具有倒腳的多晶硅柵極，從而使得生產(chǎn)的半導體器件具有更小的柵源/漏重疊電容和更好的TDDB參數(shù)，提高了半導體器件的性能。圖2示意性地示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的流程圖。如圖2所示，步驟202，在襯底的第一表面上依次形成柵氧化層和多晶硅層。步驟204，在襯底的第二表面沉積拉伸應力薄膜。沉積拉伸應力薄膜后對晶片產(chǎn)生拉伸應力。步驟206，在多晶硅層上形成光刻膠層，對光刻膠層進行光刻形成光刻膠圖案。步驟208，根據(jù)圖案化光刻膠為掩模刻蝕多晶硅形成具有倒腳的多晶硅柵極。在拉伸應力薄膜產(chǎn)生的拉伸應力作用下，通過刻蝕形成具有倒腳的多晶硅柵極，刻蝕可以采用干法刻蝕。步驟210，去除剩余的光刻膠。
步驟212,去除拉伸應力薄膜。圖3A-3F示意性地示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的各步驟的截面圖。其中，圖3A示出在襯底的第一表面上依次形成柵氧化物層和多晶硅層后的截面圖；圖38示出在襯底的第二表面上沉積TiN層后的截面圖；圖3(示出在多晶硅層上形成光刻膠圖案后的截面圖；圖3D示出以圖案化光刻膠為掩?？涛g多晶硅層形成具有倒腳的多晶硅柵極后的截面圖；圖3￡示出去除遺留的光刻膠后的截面圖；圖3 示出去除TiN層后的截面圖。需要指出，圖2、3實施例中沉積TiN層的步驟也可以在形成光刻膠層或形成圖案化光刻膠之后刻蝕多晶硅之前進行，甚至可以在形成多晶硅層之前進行；去除光刻膠和去除TiN層的步驟可以互換；或者也可以不去除TiN。上述實施例中的TiN層可以根據(jù)需要選擇其他的拉伸應力薄膜。 上面的實施例中，可以在不同時機沉積拉伸應力薄膜，從而提供更多的選擇和靈活性。圖4示意性地示出根據(jù)本發(fā)明第三實施例的半導體器件的制造方法的流程圖。在該實施例中，根據(jù)圖案化的硬掩模對多晶硅層進行刻蝕。如圖4所示，步驟402，在襯底的第一表面上依次形成柵氧化層、多晶硅層和硬掩模層。步驟404，形成硬掩模圖案。例如，在硬掩模層上形成光刻膠層，對光刻膠層進行光刻形成圖案，以圖案化的光刻膠為掩模對硬掩模層進行刻蝕形成硬掩模圖案；也可以采用非光刻方式形成硬掩模圖案。步驟406，在襯底的第二表面沉積拉伸應力薄膜。沉積拉伸應力薄膜后對晶片產(chǎn)生拉伸應力步驟408，根據(jù)圖案化硬掩?？涛g多晶硅形成具有倒腳的多晶硅柵極。在拉伸應力薄膜產(chǎn)生的拉伸應力作用下，通過刻蝕形成具有倒腳的多晶硅柵極。步驟410，去除拉伸應力薄膜。步驟412，去除硬掩模。圖5A-5F示意性地示出根據(jù)本發(fā)明第三實施例的半導體器件的制造方法的各步驟的截面圖；其中，圖5A示出在襯底的第一表面上依次形成柵氧化物層、多晶硅層和硬掩模層后的截面圖；圖5B示出形成硬掩模圖案后的截面圖；圖5C示出在襯底的第二表面上沉積TiN層后的截面圖；圖示出以圖案化硬掩模為掩?？涛g多晶硅層形成具有倒腳的多晶硅柵極后的截面圖；圖5￡示出去除TiN層后的截面圖；圖5 示出去除遺留的硬掩模后的截面圖。在圖4、5所述的實施例中，在形成硬掩模圖案后沉積拉伸應力薄膜，在刻蝕多晶硅會盡快去除拉伸應力薄膜，可以盡量避免拉伸應力薄膜對制造工藝其他步驟的影響，避免可能造成的污染。需要指出，圖4、5實施例中沉積TiN層的步驟也可以在形成圖案化硬掩模之前進行，甚至可以在形成多晶硅層之前進行；去除硬掩模和去除TiN層的步驟可以互換；或者也可以不去除TiN。上述實施例中的TiN層可以根據(jù)需要選擇其他的拉伸應力薄膜。本領(lǐng)域的技術(shù)人員應當理解，在圖4、5的實施例中，多晶硅層和硬掩模層之間可以包括緩沖層。在襯底的背側(cè)沉積的拉伸應力薄膜在襯底正面產(chǎn)生的應力與拉伸應力薄膜的厚度相關(guān)。通過CBED(Convergent Beam Electron-diffraction,會聚束衍射)分析計算得出的張力顯示薄TiN在襯底引入更多的拉伸張力(參見Chang Yong Kang, IEEE ELECTRONDEVICE LETTERS, VOL. 29，NO. 5，MAY 2008)。圖6示出TiN襯墊厚度與應力的對應關(guān)系曲線示意圖。如圖6所示，在一定范圍內(nèi)，襯底正面同樣厚度處，較薄的薄膜產(chǎn)生更大的應力。根據(jù)本發(fā)明的一個實施例，通過調(diào)整拉伸應力薄膜的厚度來控制產(chǎn)生應力的大小，從而控制倒腳的大小。在該實施例中，通過調(diào)整拉伸應力薄膜的 厚度來控制倒腳的大小，可以更好地控制制造的半導體器件的性能。根據(jù)本發(fā)明的一個實施例，還提供用于制造半導體器件的晶片，在晶片的一個表面沉積有拉伸應力薄膜以對晶片產(chǎn)生拉伸應力。該拉伸應力薄膜可以是具有拉伸應力的氮化物薄膜，例如，氮化鈦、氮化磷或者氮化鋁等。通過提供沉積有拉伸應力薄膜的晶片，可以進行專業(yè)化、批量化生產(chǎn)，從而提高產(chǎn)品的品質(zhì)和質(zhì)量，并盡量避免對其他工藝步驟的影響或者污染。根據(jù)本發(fā)明的一個實施例，晶片依次包括襯底、柵氧化物層、多晶硅層；在多晶硅層上還可以包括光刻膠層。根據(jù)本發(fā)明的另一個實施例，晶片依次包括襯底、柵氧化物層、多晶硅層和硬掩模層，在多晶硅層和硬掩模層之間可以包括緩沖層，在硬掩模層上可以包括光刻膠層。通過提供包括不同層的晶片，用戶可以根據(jù)需要進行選擇，為用戶提供更多的選擇和靈活性。圖7A-7B示出通過螺釘和鎢線在襯底上施加不同的應力后對多晶硅柵極形狀的影響(參見Jane P. Chang, et al, J. Vac. Sci. Technol. B 19 (5), Sep/Oct 2001)。其中，圖7A示出通過螺釘73和鎢線71在襯底上分別施加拉伸應力(a)和壓縮應力(b)的示意圖，標號71指示鶴線,標號72指示圖案化多晶娃樣品(Patterned Poly Sample),標號73指示螺釘；圖7B示出形成的多晶硅柵極的形狀。情況A對應施加壓縮應力后形成的多晶硅柵極，從圖中可以看出，該多晶硅柵極底部具有腳；情況B對應不施加應力后形成的多晶硅柵極，從圖中可以看出，該多晶硅柵極底部較平整；情況C對應施加拉伸應力后形成的多晶硅柵極，從圖中可以看出，該多晶硅柵極底部具有倒腳。本發(fā)明的實施例通過在襯底的背面沉積拉伸應力薄膜，從而使得形成的多晶硅柵極底部具有倒腳。本發(fā)明的描述是為了示例和描述起見而給出的，而并不是無遺漏的或者將本發(fā)明限于所公開的形式。很多修改和變化對于本領(lǐng)域的普通技術(shù)人員而言是顯然的。選擇和描述實施例是為了更好說明本發(fā)明的原理和實際應用，并且使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明從而設(shè)計適于特定用途的帶有各種修改的各種實施例。
權(quán)利要求
1.一種半導體器件的制造方法，其特征在于，包括下列步驟 提供襯底，在所述襯底的第一表面上形成有柵氧化物層和多晶硅層； 根據(jù)圖案化的掩模刻蝕所述多晶硅以形成具有倒腳的多晶硅柵極； 其中，還包括 在刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜的步驟。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，還包括 在形成所述多晶硅柵極后去除所述拉伸應力薄膜的步驟。
3.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述拉伸應力薄膜為具有拉伸應力的氮化物薄膜。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述拉伸應力薄膜為氮化鈦、氮化磷、或氮化鋁薄膜。
5.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述拉伸應力薄膜的厚度為2-50nm。
6.根據(jù)權(quán)利要求I所述的方法，其特征在于，在所述襯底的第一表面上形成有柵氧化物層、多晶硅層、硬掩模層； 在刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜的步驟包括 在所述襯底的第一表面上形成所述硬掩模層前在所述襯底的第二表面沉積拉伸應力薄膜； 或者 在對所述硬掩模層進行圖案化后、以所述圖案化硬掩模為掩模刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜。
7.根據(jù)權(quán)利要求I所述的方法，其特征在于，在所述襯底的第一表面上形成有柵氧化物層、多晶娃層和光刻膠層； 在刻蝕所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜的步驟包括 在所述襯底的第一表面上形成所述光刻膠層前在所述襯底的第二表面沉積拉伸應力薄膜； 或者 在對所述光刻膠層進行光刻形成圖案化光刻膠后、以所述圖案化光刻膠為掩?？涛g所述多晶硅前在所述襯底的第二表面沉積拉伸應力薄膜。
8.根據(jù)權(quán)利要求I至7中任意一項所述的方法，其特征在于，所述刻蝕為干法刻蝕或者等離子體刻蝕。
9.一種硅晶片，用于制造半導體器件，其特征在于，在所述硅晶片的一個表面沉積有拉伸應力薄膜以對所述晶片產(chǎn)生拉伸應力。
10.根據(jù)權(quán)利要求9所述的硅晶片，其特征在于，所述拉伸應力薄膜為具有拉伸應力的氮化物薄膜。
全文摘要
本發(fā)明公開一種半導體器件的制造方法和晶片，涉及半導體技術(shù)。該方法包括提供襯底，在襯底的第一表面上形成有柵氧化物層和多晶硅層；根據(jù)圖案化的掩?？涛g多晶硅以形成具有倒腳的多晶硅柵極；其中，該方法還包括在刻蝕多晶硅前在襯底的第二表面沉積拉伸應力薄膜的步驟。通過在襯底的第二表面沉積拉伸應力薄膜對晶片產(chǎn)生拉伸應力，使得在刻蝕多晶硅過程中形成具有倒腳的多晶硅柵極，從而使得生產(chǎn)的半導體器件具有更小的柵源/漏重疊電容和更好的TDDB參數(shù)，提高了半導體器件的性能。
文檔編號H01L21/28GK102760690SQ20111010982
公開日2012年10月31日 申請日期2011年4月29日 優(yōu)先權(quán)日2011年4月29日
發(fā)明者周俊卿, 孟曉瑩, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司