專利名稱：一種基于歐姆接觸的鐵電薄膜電容及其制備方法
技術領域：
本發(fā)明涉及微電子器件以及系統(tǒng)級封裝集成技術領域，具體涉及一種基于歐姆接觸的鐵電薄膜電容及其制備方法。
背景技術：
長期以來，微電子封裝技術一直追隨著集成電路的發(fā)展而前進，新一代集成電路的出現(xiàn)就會有相關的微電子封裝技術和工藝與之相匹配。但在電子信息技術飛速發(fā)展的今天，芯片的特征尺寸不斷地減小，致使一直引領IC產(chǎn)業(yè)發(fā)展的摩爾定律也遇到了前所未有的技術瓶頸。與此同時，系統(tǒng)級封裝(SiP)等微電子封裝技術的出現(xiàn)和發(fā)展使得封裝技術的角色已不僅僅是追逐集成電路的發(fā)展，而是與集成電路技術一同致力于解決電子產(chǎn)品小型化、多功能、集成化所存在的眾多問題。
通常SiP是指在一個封裝中組合或堆疊多種IC芯片和多種電子元器件，可通過鍵合、倒裝芯片、堆疊器件、埋入器件或多層封裝等多種技術的組合來達到高的功能密度和小的封裝尺寸。系統(tǒng)級封裝是一個龐大的系統(tǒng)工程，是多學科交叉的研究領域，其中，無源器件埋入技術，即將包括電容、電阻、電感在內(nèi)的電子元器件埋入到封裝基板內(nèi)的工藝技術，是系統(tǒng)級封裝領域中的關鍵技術之一，成為縮小封裝尺寸、提高封裝性能的主要技術手段，并為電子產(chǎn)品小型化、集成化提供解決方案。目前在埋入技術中，電容的埋入已經(jīng)成為主要的研究熱點。如圖I所示，目前的埋入式電容主要是采用傳統(tǒng)的金屬-絕緣體-金屬(MM)薄膜電容結構，以銅箔11作為電極，以聚合物基體添加高介電常數(shù)無機物顆粒作為中間電介質層12，整個埋入式電容可以被看成一個雙面覆銅板，因而能夠很好地兼容PCB和封裝基板的工藝流程。但是，對于MIM有機無機復合薄膜電容，由于有機聚合物基體的存在，使其介電常數(shù)的提高較為困難，通常是在10-50的范圍內(nèi)，此外復合材料本身的性質和成膜工藝技術的限制，使其厚度很難降到IOym以下，這些因素限制了這種埋入式電容的電容密度的提高。在小的電容密度下，要提高電容值，就需要獲得較大的電極面積，因此復合薄膜電容主要應用于尺寸相對較大的PCB埋入技術上，而其在尺寸相對較小的封裝基板方面的應用則受到較大的限制。另一方面，復合薄膜電容的低電容密度也決定了其埋入形式為平面共容方式，而很難實現(xiàn)分立式埋入電容的廣泛應用。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的目的在于提供一種基于歐姆接觸的鐵電薄膜電容，由于獲得較大的電容密度，可實現(xiàn)分立式埋入電容，而且便于電極的引出和連接，提高了同電路板工藝的兼容性。本發(fā)明的另一目的在于提供一種基于歐姆接觸的鐵電薄膜電容的制備方法。為了達到上述目的，本發(fā)明采用的技術方案如下
一種基于歐姆接觸的鐵電薄膜電容，所述鐵電薄膜電容包括下部電極；
設置于所述下部電極上的硅基底；
設置于所述硅基底上的鐵電薄膜電介質層；
設置于所述鐵電薄膜電介質層上的上部電極；
所述下部電極與所述硅基底之間形成歐姆接觸。上述方案中，所述硅基底與所述鐵電薄膜電介質層之間設有導電緩沖層。上述方案中，所述導電緩沖層為金屬薄膜或導電氧化物薄膜或由金屬薄膜和導電 氧化物薄膜組成的疊層薄膜。上述方案中，所述下部電極由金屬和/或金屬合金組成，包括并不限于鋁、鉬、銀、金、鈦、鑰、鎳、鶴、鉻、鈕、鈦鶴合金、鈦招合金、鎳鉻合金、鶴鑰合金、鈦金合金中的一種或多種。上述方案中，所述硅基底的摻雜濃度大于1016cm_3。上述方案中，所述鐵電薄膜電介質層是由一種鐵電材料組成的單相薄膜或由多種鐵電材料組成的多相疊層薄膜。上述方案中，所述鐵電薄膜電介質層的厚度為0. Iiim 2iim。上述方案中，所述鐵電材料包括并不限于鈦酸鋇、鈦酸鍶、鈦酸鍶鋇、鈦酸鉛、鋯鈦酸鉛、鈦酸鑭鉛、鐵酸鉍、鈦酸鉍、錫鈦酸鋇、鈦酸鈣、鈮鎂酸鉛或鈮酸鍶鋇。上述方案中，所述上部電極由金屬構成，包括并不限于銅、鋁、鉬、銀、金、鈦、鑰、鎳、鎢、鉻、鈀中的一種或多種。一種基于歐姆接觸的鐵電薄膜電容的制備方法，所述制備方法包括以下步驟 步驟(I)將硅基底進行摻雜處理，摻雜濃度大于IO16CnT3 ；
步驟(2)在所述硅基底上通過濺射、溶膠-凝膠、金屬有機化學氣相沉積或脈沖激光沉積等方法形成鐵電薄膜電介質層的工序；
步驟(3)在所述鐵電薄膜電介質層上通過濺射法或蒸發(fā)法形成上部電極的工序；
步驟(4)在硅基底未結合有鐵電薄膜電介質層的一側通過濺射法或蒸發(fā)法形成下部電極層的工序；
步驟(5)將經(jīng)過上述步驟得到的結構進行合金化處理，形成金屬或金屬合金-硅歐姆接觸，得到基于歐姆接觸的鐵電薄膜電容。一種基于歐姆接觸的鐵電薄膜電容的制備方法，所述制備方法包括以下步驟 步驟(I)將硅基底進行摻雜處理，摻雜濃度大于IO16CnT3 ；
步驟(2)在所述硅基底上通過濺射法形成金屬薄膜或導電氧化物薄膜或由金屬薄膜和導電氧化物薄膜組成的疊層薄膜作為導電緩沖層的工序；
步驟(3)在所述導電緩沖層上通過濺射、溶膠-凝膠、金屬有機化學氣相沉積或脈沖激光沉積等方法形成鐵電薄膜電介質層的工序；
步驟(4)在所述鐵電薄膜電介質層上通過濺射法或蒸發(fā)法形成上部電極的工序；
步驟(5)在硅基底未結合有導電緩沖層的一側通過濺射法或蒸發(fā)法形成下部電極層的工序；
步驟(6)將經(jīng)過上述步驟得到的結構進行合金化處理，形成金屬或金屬合金-硅歐姆接觸，得到基于歐姆接觸的鐵電薄膜電容。
上述方案中，所述合金化處理的溫度為300°C 550°C。與現(xiàn)有技術相比，本發(fā)明采用的技術方案產(chǎn)生的有益效果如下
本發(fā)明在硅基底上形成鐵電薄膜電介質層，具有較高的介電常數(shù)及較低的電介質層厚度，從而獲得較大的電容密度，可實現(xiàn)分立式埋入電容；此外，本發(fā)明在下部電極和硅基底之間形成歐姆接觸，便于電極的引出和連接，提高了同電路板工藝的兼容性。


圖I為傳統(tǒng)MIM埋入式薄膜電容的結構示意圖。圖2為本發(fā)明實施例提供的基于歐姆接觸的鐵電薄膜電容的結構示意圖。圖3為本發(fā)明另一實施例提供的基于歐姆接觸的鐵電薄膜電容的結構示意圖。
具體實施例方式下面結合附圖和實施例對本發(fā)明技術方案進行詳細描述。如圖2所示，本發(fā)明實施例提供一種基于歐姆接觸的鐵電薄膜電容，從下至上依次包括下部電極21，硅基底22，鐵電薄膜電介質層23，上部電極24。其中，下部電極由金屬和/或金屬合金構成，包括并不限于鋁、鉬、銀、金、鈦、鑰、鎳、鶴、鉻、鈕、鈦鶴合金、鈦招合金、鎳鉻合金、鶴鑰合金、鈦金合金等中的一種或多種。也就是說下部電極可以是一種金屬組成，也可以是多種金屬組成，如Al/Pt/Ti ;可以是一種金屬合金組成，也可以是多種金屬合金組成，如AlTi/TiW ;可以是金屬和金屬合金的組成,如Al/AlTi。硅基底的摻雜濃度大于IO16Cm'鐵電薄膜電介質層的厚度為0. Iiim 2iim，是由一種鐵電材料組成的單相薄膜或由多種鐵電材料組成的多相疊層薄膜。鐵電材料包括并不限于鈦酸鋇、鈦酸鍶、鈦酸鍶鋇、鈦酸鉛、鋯鈦酸鉛、鈦酸鑭鉛、鐵酸鉍、鈦酸鉍、錫鈦酸鋇、鈦酸鈣、鈮鎂酸鉛、鈮酸鍶鋇
坐寸o上部電極由金屬構成，包括并不限于銅、鋁、鉬、銀、金、鈦、鑰、鎳、鎢、鉻、鈀等中的一種或多種。如圖3所示，本發(fā)明另一實施例提供一種基于歐姆接觸的鐵電薄膜電容，從下至上依次包括下部電極31,娃基底32,導電緩沖層33,鐵電薄膜電介質層34,上部電極35。其中，下部電極由金屬和/或金屬合金構成，包括并不限于鋁、鉬、銀、金、鈦、鑰、鎳、鶴、鉻、鈕、鈦鶴合金、鈦招合金、鎳鉻合金、鶴鑰合金、鈦金合金等中的一種或多種。也就是說下部電極可以是一種金屬組成，也可以是多種金屬組成，如Al/Pt/Ti ;可以是一種金屬合金組成，也可以是多種金屬合金組成，如AlTi/TiW ;可以是金屬和金屬合金的組成,如Al/AlTi。導電緩沖層為金屬薄膜或導電氧化物薄膜或由金屬薄膜和導電氧化物薄膜組成的疊層薄膜，其中金屬薄膜為鉬、金、鈦、鎳和鎢等中的一種或多種，導電氧化物薄膜為鎳酸鑭、鎳酸鋰、鈷酸鑭鍶、釕酸鍶、銥鋇銅氧、氧化銥、氧化銦錫和二氧化釕等中的一種或多種。鐵電薄膜電介質層的厚度為0. I ii m 2 ii m，是由一種鐵電材料組成的單相薄膜或由多種鐵電材料組成的多相疊層薄膜。鐵電材料包括并不限于鈦酸鋇、鈦酸鍶、鈦酸鍶鋇、鈦酸鉛、鋯鈦酸鉛、鈦酸鑭鉛、鐵酸鉍、鈦酸鉍、錫鈦酸鋇、鈦酸鈣、鈮鎂酸鉛、鈮酸鍶鋇
坐寸O上部電極由金屬構成，包括并不限于銅、鋁、鉬、銀、金、鈦、鑰、鎳、鎢、鉻、鈀等中的一種或多種。實施例I
一種基于歐姆接觸的鐵電薄膜電容，其結構從下至上依次包含金屬鋁下部電極、硅基底、鋯鈦酸鉛鐵電薄膜電介質層、金屬鉬上部電極。制備上述鐵電薄膜電容的步驟具體如下
步驟(I)通過離子注入技術，對硅基底進行硼摻雜處理，摻雜濃度為IO19CnT3 ；
步驟(2)在步驟(I)所得的硅基底上通過濺射法沉積鋯鈦酸鉛鐵電薄膜電介質層，其具體的成分為Pb (Zr0.4Ti0.6) O3,厚度為0. I ii m ;
步驟(3)在步驟(2)所得的鋯鈦酸鉛鐵電薄膜電介質層上通過濺射法形成金屬鉬上部電極，其厚度為150nm;
步驟(4)在硅基底未結合有鋯鈦酸鉛鐵電薄膜電介質層的一側通過蒸發(fā)法形成金屬鋁下部電極；
步驟(5)將經(jīng)過上述4步得到的結構在470°C下進行合金化處理，使金屬鋁電極與硅基底之間形成歐姆接觸，從而獲得基于歐姆接觸的鐵電薄膜電容。實施例2
一種基于歐姆接觸的鐵電薄膜電容，其結構從下至上依次包含金屬鈦下部電極、硅基底、鈦/鉬導電緩沖層、鈦酸鋇/鈦酸鍶多層鐵電薄膜電介質層、金屬金上部電極。制備上述鐵電薄膜電容的步驟具體如下
步驟(I)通過離子注入技術，對硅基底進行磷摻雜處理，摻雜濃度為IO18CnT3 ；
步驟(2)在步驟(I)所得的硅基底上通過濺射法依次濺射金屬鈦和金屬鉬，形成鈦/鉬導電緩沖層，其中鈦的厚度為30nm，鉬的厚度為IOOnm ；
步驟(3)在步驟(2)所得的鈦/鉬導電緩沖層上通過溶膠-凝膠法依次交替沉積鈦酸鋇和鈦酸鍶，形成鈦酸鋇/鈦酸鍶多層鐵電薄膜電介質層，其中單層鈦酸鋇和鈦酸鍶的厚度均為30nm,鐵電薄膜電介質層的總厚度為0. 6iim ；
步驟(4)在步驟(3)所得的鈦酸鋇/鈦酸鍶多層鐵電薄膜電介質層上通過濺射法形成金屬金上部電極，其厚度為150nm ；
步驟(5)在硅基底未結合有鈦/鉬導電緩沖層的一側通過濺射法形成金屬鈦下部電極層；
步驟(6)將經(jīng)過上述5步得到的結構在300°C下進行合金化處理，使金屬鈦電極與硅襯底之間形成歐姆接觸，從而獲得基于歐姆接觸的鐵電薄膜電容。實施例3
一種基于歐姆接觸的鐵電薄膜電容，其結構從下至上依次包含金屬鉬下部電極、硅基底、鎳/鎳酸鑭導電緩沖層、鐵酸鉍鐵電薄膜電介質層、金屬銅上部電極。制備上述鐵電薄膜電容的步驟具體如下
步驟(I)通過離子注入技術，對硅基底進行磷摻雜處理，摻雜濃度為102°cm_3 ；
步驟(2)在步驟(I)所得的硅基底上通過濺射法依次濺射鎳和鎳酸鑭，形成鎳/鎳酸鑭導電緩沖層，其中鎳的厚度為30nm，鎳酸鑭的厚度為50nm ；
步驟(3)在步驟(2)所得的鎳/鎳酸鑭導電緩沖層上通過金屬有機化學氣相沉積法沉積鐵酸鉍鐵電薄膜電介質層，其厚度為2 m ;
步驟(4)在步驟(3)所得的鐵酸鉍鐵電薄膜電介質層上通過濺射法形成金屬銅上部電極，其厚度為200nm;
步驟(5)在硅基底未結合有鎳/鎳酸鑭導電緩沖層的一側通過濺射法形成金屬鉬下部電極層；
步驟(6)將經(jīng)過上述5步得到的結構在550°C下進行合金化處理，使金屬鉬電極與硅襯底之間形成歐姆接觸，從而獲得基于歐姆接觸的鐵電薄膜電容。本發(fā)明在硅基底上形成鐵電薄膜電介質層，具有較高的介電常數(shù)，從而獲得較大的電容密度，可實現(xiàn)分立式埋入電容；此外，本發(fā)明在下部電極和硅基底之間形成歐姆接 觸，便于電極的引出和連接，提高了同電路板工藝的兼容性。以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種基于歐姆接觸的鐵電薄膜電容，其特征在于，所述鐵電薄膜電容包括 下部電極； 設置于所述下部電極上的硅基底； 設置于所述硅基底上的鐵電薄膜電介質層； 設置于所述鐵電薄膜電介質層上的上部電極； 所述下部電極與所述硅基底之間形成歐姆接觸。
2.如權利要求I所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述硅基底與所述鐵電薄膜電介質層之間設有導電緩沖層。
3.如權利要求2所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述導電緩沖層為金屬薄膜或導電氧化物薄膜或由金屬薄膜和導電氧化物薄膜組成的疊層薄膜。
4.如權利要求I所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述下部電極由一種或多種金屬和/或金屬合金組成。
5.如權利要求I所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述硅基底的摻雜濃度大于1016cnT3。
6.如權利要求I所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述鐵電薄膜電介質層是由一種鐵電材料組成的單相薄膜或由至少兩種鐵電材料組成的多相疊層薄膜。
7.如權利要求I所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述鐵電薄膜電介質層的厚度為0. I ii m 2 ii m。
8.如權利要求I所述的基于歐姆接觸的鐵電薄膜電容，其特征在于所述上部電極由一種或多種金屬組成。
9.一種基于歐姆接觸的鐵電薄膜電容的制備方法，其特征在于，所述制備方法包括以下步驟 步驟(I)將硅基底進行摻雜處理； 步驟(2)在所述硅基底上形成鐵電薄膜電介質層的工序； 步驟(3)在所述鐵電薄膜電介質層上形成上部電極的工序； 步驟(4)在硅基底未結合有鐵電薄膜電介質層的一側形成下部電極層的工序； 步驟(5)將經(jīng)過上述步驟得到的結構進行合金化處理，形成金屬或金屬合金-硅歐姆接觸，得到基于歐姆接觸的鐵電薄膜電容。
10.如權利要求9所述的基于歐姆接觸的鐵電薄膜電容的制備方法，其特征在于所述摻雜濃度大于1016cm_3。
11.如權利要求9所述的基于歐姆接觸的鐵電薄膜電容的制備方法，其特征在于所述合金化處理的溫度為300°C 550°C。
12.—種基于歐姆接觸的鐵電薄膜電容的制備方法，其特征在于，所述制備方法包括以下步驟 步驟(I)將硅基底進行摻雜處理； 步驟(2)在所述硅基底上形成金屬薄膜或導電氧化物薄膜或由金屬薄膜和導電氧化物薄膜組成的疊層薄膜作為導電緩沖層的工序； 步驟(3)在所述導電緩沖層上形成鐵電薄膜電介質層的工序； 步驟(4)在所述鐵電薄膜電介質層上形成上部電極的工序；步驟(5)在硅基底未結合有導電緩沖層的一側形成下部電極層的工序； 步驟(6)將經(jīng)過上述步驟得到的結構進行合金化處理，形成金屬或金屬合金-硅歐姆接觸，得到基于歐姆接觸的鐵電薄膜電容。
13.如權利要求12所述的基于歐姆接觸的鐵電薄膜電容的制備方法，其特征在于所述摻雜濃度大于IO16CnT3。
14.如權利要求12所述的基于歐姆接觸的鐵電薄膜電容的制備方法，其特征在于所述合金化處理的溫度為300°C 550°C。
全文摘要
本發(fā)明涉及微電子器件以及系統(tǒng)級封裝集成技術領域，具體涉及一種基于歐姆接觸的鐵電薄膜電容。所述鐵電薄膜電容包括下部電極；設置于所述下部電極上的硅基底；設置于所述硅基底上的鐵電薄膜電介質層；設置于所述鐵電薄膜電介質層上的上部電極；所述下部電極與所述硅基底之間形成歐姆接觸。本發(fā)明還提供一種基于歐姆接觸的鐵電薄膜電容的制備方法。本發(fā)明在硅基底上形成鐵電薄膜電介質層，具有較高的介電常數(shù)及較低的厚度，從而獲得較大的電容密度，可實現(xiàn)分立式埋入電容；此外，本發(fā)明在下部電極和硅基底之間形成歐姆接觸，便于電極的引出和連接，提高了同電路板工藝的兼容性。
文檔編號H01G4/005GK102751094SQ20111010158
公開日2012年10月24日 申請日期2011年4月22日 優(yōu)先權日2011年4月22日
發(fā)明者王惠娟, 趙寧 申請人:中國科學院微電子研究所