專利名稱：一種vdmos器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造領(lǐng)域，具體涉及一種VDMOS器件及其制作方法。
背景技術(shù)：
、功率金屬-氧化物-半導(dǎo)體長效應(yīng)管(Power M0SFET)結(jié)構(gòu)由于功能上的特殊性，在非常廣闊的領(lǐng)域有著廣泛的應(yīng)用，例如，磁盤驅(qū)動，汽車電子以及功率器件等方面。以功率器件為例，如 VDMOS (Vertical double-diffused metal oxide semiconductor,垂直雙擴散M0S)應(yīng)用于功率器件的超大規(guī)模集成電路器件，具有開關(guān)損耗小，輸入阻抗高，驅(qū)動功率小，頻率特性好等優(yōu)點應(yīng)用廣泛。理想的二極管在承受反向電壓時截止，不會有反向電流通過。而實際二極管正向?qū)〞r，PN結(jié)內(nèi)的電荷被積累，當(dāng)二極管承受反向電壓時，PN結(jié)內(nèi)積累的電荷將釋放并形成一個反向恢復(fù)電流，它恢復(fù)到零點的時間與結(jié)電容等因素有關(guān)?，F(xiàn)有的VDM0SFET結(jié)構(gòu)中包含一個由P阱和N-漂移區(qū)構(gòu)成的寄生二極管。在一些開關(guān)控制應(yīng)用中，這一內(nèi)部體二極管非常有益于作為一個緩沖二極管而使用。然而，它的反向恢復(fù)速度較慢，使得開關(guān)過程的功率損失顯著增大，因而大大限制了它的應(yīng)用?，F(xiàn)已有幾種方法來提高體二極管的反向恢復(fù)速度。對低壓范圍(擊穿電壓低于50V)，提出在VDM0SFET芯片的中心專門制作一個單獨的肖特基二極管來規(guī)避寄生體二極管。但是，由于這一肖特基二極管的阻斷能力較弱，使這一方法不能應(yīng)用于高壓器件。在高壓范圍(擊穿電壓高于200V)，常采用載流子壽命控制技術(shù)，電子輻照或質(zhì)子輻照可以有效地減少體二極管的反向恢復(fù)電荷;然而，由輻照引起的損傷嚴(yán)重影響了 VDM0SFET的閾值電壓、漏電流、擊穿電壓等特性。精細控制的鉬注入與擴散能非常有效地減少反向恢復(fù)電荷伽r ;然而，這一技術(shù)要求用到一些重金屬，且工藝步驟非常復(fù)雜，而重金屬一般會對制造過程造成污染。后來，提出將肖特基接觸集成于VDM0SFET的兩個單胞之間。如圖一所示，為現(xiàn)有技術(shù)高壓VDM0SFET —個單胞的結(jié)構(gòu)示意圖；在相鄰兩個VDM0SFET源極的N+區(qū)之間設(shè)置有肖特基接觸；Wm11是一個單胞的寬度，此時的體二極管由Pn結(jié)和肖特基接觸并聯(lián)而成，當(dāng)這一合成體二極管導(dǎo)通時，一部分電流將以多數(shù)載流子的形式流過肖特基接觸。所以，處于導(dǎo)通狀態(tài)的η-漂移區(qū)的注入少數(shù)載流子減少了，則存貯的少數(shù)載流子就減少了，使得體二極管關(guān)斷時能夠快速恢復(fù)。同時，單胞分布結(jié)構(gòu)使肖特基接觸的阻斷能力得以提高；當(dāng)在漏極加上高壓時，肖特基接觸將受到臨近的P阱的保護，因為當(dāng)器件承受反向電壓時，P阱與N-區(qū)相互耗盡，其耗盡層會擠掉肖特基接觸下面的η-區(qū)。這樣，肖特基接觸下面的電場就減小了。通過這一方法，肖特基接觸的擊穿電壓得以增大的同時并沒有增大漏電流，因此使肖特基接觸應(yīng)用于高壓VDM0SFET成為可能，而單一制作的肖特基二極管是無法做到的。將肖特基接觸集成于VDM0SFET的兩個單胞之間，肖特基接觸的集成增大了VDM0SFET的每一單胞的源區(qū)尺寸，而VDM0SFET的源區(qū)之下的區(qū)域是不參與導(dǎo)電的，所以器件的整體面積變大，導(dǎo)通電阻增大。在器件工作時這勢必會增加功率損耗。

發(fā)明內(nèi)容
本發(fā)明為解決現(xiàn)有技術(shù)中在VDM0SFET的兩個單胞集成肖特基接觸使得VDM0SFET器件的面積變大，導(dǎo)通電阻增大的問題，從而提供了一種既可以提高VDM0SFET體二極管的恢復(fù)速度又可以不增加器件導(dǎo)通電阻，且可以保證器件耐壓的VDM0SFET器件及其制作方法。圖一為現(xiàn)有技術(shù)高壓VDM0SFET —個單胞的結(jié)構(gòu)示意圖=Weell是一個單胞的寬度，器件導(dǎo)通時，在漏極(drain)加正電壓，P阱與N-區(qū)相互耗盡。如圖一所示陰影部分為電流的流向路徑，隨著耗盡層的擴展，P阱之間的電流通路a會逐漸被耗盡層占據(jù)，電流通路a變窄，電流不易通過，嚴(yán)重影響器件的導(dǎo)通特性。這就是所謂的JEFT效應(yīng)。由于JEFT效應(yīng)的存在，P阱之間的距離不能太短，所以器件的柵極(gate)的長度Wg也會較長。但是，我們知道需要反型的區(qū)域僅為硅表面P阱中的溝道區(qū)域及導(dǎo)通時P阱在N-區(qū)域的耗盡區(qū)，所以， 圖中所示的電流通路a之上的柵極材料對器件并無貢獻，所以此區(qū)域的柵極材料是可以去除的，而且去除多余的柵極即減小了柵極的面積，有利于降低器件的電容，提高器件的開關(guān)速度，減小開關(guān)損耗。該圖中將肖特基接觸集成于VDM0SFET的兩個單胞之間，肖特基接觸的集成雖然改善了 VDM0SFET體二極管的恢復(fù)速度，但同時增大了 VDM0SFET的每一單胞的源區(qū)尺寸，器件的整體面積變大，導(dǎo)通電阻增大，在器件工作時功率損耗增加。為解決上述技術(shù)問題，本發(fā)明提供如下技術(shù)方案
一種VDMOS器件，包括第一導(dǎo)電類型襯底，在其背面設(shè)置有漏極；第一導(dǎo)電類型漂移區(qū)，設(shè)置在第一導(dǎo)電類型襯底上；第二導(dǎo)電類型阱區(qū)，其在第一導(dǎo)電類型漂移區(qū)的表面區(qū)域選擇性的形成，與第一導(dǎo)電類型漂移區(qū)的導(dǎo)電類型相反；第一導(dǎo)電類型源區(qū)，設(shè)置在第二導(dǎo)電類型阱區(qū)內(nèi)；柵極，位于第一導(dǎo)電類型漂移區(qū)上并部分覆蓋第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)；肖特基接觸，設(shè)置在第一導(dǎo)電類型漂移區(qū)上并位于柵極區(qū)域中。本發(fā)明還提供一種VDMOS器件的制作方法，包括以下步驟步驟一提供第一導(dǎo)電類型襯底，并在其背面制作漏極；步驟二 在第一導(dǎo)電類型襯底上形成第一導(dǎo)電類型漂移區(qū)；步驟三在第一導(dǎo)電類型漂移區(qū)上形成柵極；步驟四進行選擇性刻蝕，并在第一導(dǎo)電類型漂移區(qū)的表面區(qū)域選擇性的形成第二導(dǎo)電類型阱區(qū)，該第二導(dǎo)電類型阱區(qū)與第一導(dǎo)電類型漂移區(qū)的導(dǎo)電類型相反；步驟五在第二導(dǎo)電類型阱區(qū)內(nèi)形成第一導(dǎo)電類型源區(qū)；步驟六在刻蝕出的柵極區(qū)域內(nèi)，第一導(dǎo)電類型漂移區(qū)上制作肖特基接觸。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果本發(fā)明提供的一種VDMOS器件及其制作方法，形成的肖特基接觸位于柵極區(qū)域內(nèi)并在第一導(dǎo)電類型漂移區(qū)上，在不增加器件整體尺寸、不增大器件導(dǎo)通電阻的情況下，提高了 VDMOS器件結(jié)構(gòu)中包含的體二極管的恢復(fù)速度，減少開關(guān)過程中的功率損耗。并且由于減少了柵極的面積，器件的電容減小了，提高了開關(guān)速度。


圖I是傳統(tǒng)高壓VDM0SFET —個單胞的結(jié)構(gòu)示意圖。圖2是本發(fā)明第一實施例VDMOS器件結(jié)構(gòu)示意圖。圖3是本發(fā)明實施例肖特基接觸俯視圖的簡化示意圖。
圖4是本發(fā)明第二實施例VDMOS器件結(jié)構(gòu)示意圖。圖5是本發(fā)明第三實施例VDMOS器件結(jié)構(gòu)示意圖。圖6是本發(fā)明實施例VDMOS器件制作方法流程圖。圖7至圖15是本發(fā) 明實施例VDMOS器件制作方法詳細步驟流程圖。
具體實施例方式為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。圖2是本發(fā)明第一實施例VDMOS器件結(jié)構(gòu)不意圖；公開了一種VDMOS器件,包括第一導(dǎo)電類型襯底10，在其背面設(shè)置有漏極D ;第一導(dǎo)電類型漂移區(qū)11，設(shè)置在第一導(dǎo)電類型襯底10上；第二導(dǎo)電類型阱區(qū)12，其在第一導(dǎo)電類型漂移區(qū)11的表面區(qū)域選擇性的形成，與第一導(dǎo)電類型漂移區(qū)11的導(dǎo)電類型相反；第一導(dǎo)電類型源區(qū)13，設(shè)置在第二導(dǎo)電類型阱區(qū)12內(nèi)；柵極15，位于第一導(dǎo)電類型漂移區(qū)11上并部分覆蓋第二導(dǎo)電類型阱區(qū)12和第一導(dǎo)電類型源區(qū)13 ;肖特基接觸20，設(shè)置在第一導(dǎo)電類型漂移區(qū)11上并位于柵極區(qū)域內(nèi)。柵極區(qū)域為柵極結(jié)構(gòu)所覆蓋的區(qū)域，肖特基接觸20被柵極區(qū)域21所包圍，如圖3是肖特基接觸俯視圖的簡化示意圖所示；該肖特基接觸20位于柵極區(qū)域內(nèi)并在第一導(dǎo)電類型漂移區(qū)上，在不增加器件整體尺寸、不增大器件導(dǎo)通電阻的情況下，提高了 VDMOS器件結(jié)構(gòu)中包含的體二極管的恢復(fù)速度，減少開關(guān)過程中的功率損耗。并且由于減少了柵極的面積，器件的電容減小了，提高了開關(guān)速度。在本發(fā)明中我們就將第二導(dǎo)電類型阱區(qū)12之間的電流通路a之上的柵極去除，并在此區(qū)域的第一導(dǎo)電類型漂移區(qū)表面形成肖特基接觸。這樣既減少了柵極材料，改善了器件的寄生電容；并且，將肖特基接觸集成于高壓VDMOS的每一單胞中；因此，體二極管由Pn結(jié)和肖特基接觸并聯(lián)而成，當(dāng)這一合成體二極管導(dǎo)通時，一部分電流將以多數(shù)載流子的形式流過肖特基接觸。所以，處于導(dǎo)通狀態(tài)的第一導(dǎo)電類型漂移區(qū)11的注入少數(shù)載流子減少了，則存貯的少數(shù)載流子就減少了，使得體二極管關(guān)斷時能夠快速恢復(fù)。而且，這種結(jié)構(gòu)也可以使肖特基接觸的阻斷能力得以提高。器件在關(guān)斷狀態(tài)下，當(dāng)在漏極D加上高壓時，肖特基接觸將受到臨近的第二導(dǎo)電類型阱區(qū)12的保護，因為當(dāng)器件承受反向電壓時，第二導(dǎo)電類型阱區(qū)12與第一導(dǎo)電類型漂移區(qū)11相互耗盡，擠掉肖特基接觸下面的第一導(dǎo)電類型漂移區(qū)11。這樣，肖特基接觸下面的電場就減小了這樣，肖特基接觸的擊穿電壓得以增大。因此使肖特基接觸應(yīng)用于高壓VDMOS成為可能。另外，此結(jié)構(gòu)是在在傳統(tǒng)VDMOS結(jié)構(gòu)上改良得到的，不需要增加單胞的尺寸，不會增加器件的導(dǎo)通電阻。本發(fā)明提出的這一實施例沒有使用復(fù)雜的壽命控制技術(shù)，非常簡單而且易于實現(xiàn)，在傳統(tǒng)的功率MOSFET生產(chǎn)線上不必增加額外工藝步驟和掩膜照相版就可實現(xiàn)，唯一變化的是器件版圖。本實施例中VDMOS可以為N溝道VDM0S，則所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。也可以為P溝道VDM0S，則所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。本實施例中肖特基接觸的寬度為2至4微米，肖特基接觸形成的表面可以為平面狀，如圖2所示；有些實施例中肖特基接觸形成的表面也可以為鋸齒狀，如圖4中20所示；有些實施例中肖特基接觸形成的表面為波浪形，如圖5中20所示；鋸齒狀或者波浪形的肖特基接觸可以增加肖特基接觸的面積，進一步提高VDMOS器件結(jié)構(gòu)中包含的體二極管的恢復(fù)速度，減少開關(guān)過程中的功率損耗。本實施例中柵極上還設(shè)置有絕緣層16，該絕緣層一般是銅磷硅玻璃(BPSG)，在該絕緣層16和第二導(dǎo)電類型阱區(qū)12上還設(shè)置有金屬層，該金屬層可以作為源極的引出電極。在第一導(dǎo)電類型漂移區(qū)11和柵極15之間設(shè)置有柵氧化層14，柵極15 —般為多晶硅。圖6是本發(fā)明實施例VDMOS器件制作方法流程圖，該制作方法，包括以下步驟，步驟一提供第一導(dǎo)電類型襯底10，并在其背面制作漏極D ;步驟二 在第一導(dǎo)電類型襯底10上形成第一導(dǎo)電類型漂移區(qū)11 ;步驟三在第一導(dǎo)電類型漂移區(qū)11上形成柵極15 ;步驟四進行選擇性刻蝕，并在第一導(dǎo)電類型漂移區(qū)11的表面區(qū)域選擇性的形成第二導(dǎo)電類型阱區(qū)12，該第二導(dǎo)電類型阱區(qū)12與第一導(dǎo)電類型漂移區(qū)11的導(dǎo)電類型相反；步驟五在第二導(dǎo)電類型阱區(qū)12內(nèi)形成第一導(dǎo)電類型源區(qū)13 ;步驟六在刻蝕出的柵極區(qū)域內(nèi)，并在第一導(dǎo)電類型漂移區(qū)上制作肖特基接觸。該制作方法，形成的肖特基接觸位于柵極區(qū)域內(nèi)并在第一導(dǎo)電類型漂移區(qū)上，在不增加器件整體尺寸、不增大器件導(dǎo)通電阻的情況下，提高了VDMOS器件結(jié)構(gòu)中包含的體二極管的恢復(fù)速度，減少開關(guān)過程中的功率損耗。并且由于減少 了柵極的面積，器件的電容減小了，提高了開關(guān)速度。圖7至圖15是本發(fā)明實施例VDMOS器件制作方法詳細步驟流程圖；以下以N溝道VDMOS器件為例，并結(jié)合圖7至圖15詳細說明該制作方法
步驟一提供N+型襯底10，并在其背面制作漏極D，如圖7所示。步驟二 在N+型襯底10上形成N-型漂移區(qū)11 ;如圖8所示，可以利用外延法。步驟三在N-型漂移區(qū)11上形成柵極15 ;如圖9至圖11 ;首先在N-型漂移區(qū)11上制作柵氧化層14 (圖9)所示，然后淀積多晶硅15 (圖10所示)，最后刻蝕出柵極15 (圖11所示)。步驟四進行選擇性刻蝕，并在N-型漂移區(qū)11的表面區(qū)域選擇性的形成P阱區(qū)12，如圖12 ;形成P阱區(qū)12可以利用離子注入及退火工藝。步驟五在P阱區(qū)12內(nèi)形成N+源區(qū)13，如圖13，該方法同樣可以利用離子注入形成。步驟六在刻蝕出的柵極區(qū)域內(nèi)，并在N-型漂移區(qū)11上制作肖特基接觸，如圖14至圖15 ;首先淀積一絕緣層16，如圖14所示，可以是銅磷硅玻璃BPSG ;然后刻蝕出接觸區(qū)，如圖15 ;最后淀積一層金屬層17，可以參照圖2，在絕緣層16、N-型漂移區(qū)11、P阱區(qū)12和N+源區(qū)13均淀積金屬層，由于P阱區(qū)12的濃度較高，故與金屬層17形成歐姆接觸；而在N-型漂移區(qū)11的電流通路a處的濃度較低，故與金屬層17形成肖特基接觸。這樣便制作完成了肖特基接觸。P溝道VDMOS器件的制作方法與此類似，此處不再贅述。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種VDMOS器件，其特征在于，包括 第一導(dǎo)電類型襯底，在其背面設(shè)置有漏極； 第一導(dǎo)電類型漂移區(qū)，設(shè)置在第一導(dǎo)電類型襯底上； 第二導(dǎo)電類型阱區(qū)，其在第一導(dǎo)電類型漂移區(qū)的表面區(qū)域選擇性的形成，與第一導(dǎo)電類型漂移區(qū)的導(dǎo)電類型相反； 第一導(dǎo)電類型源區(qū)，設(shè)置在第二導(dǎo)電類型阱區(qū)內(nèi)； 柵極，位于第一導(dǎo)電類型漂移區(qū)上并部分覆蓋第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)； 肖特基接觸，設(shè)置在第一導(dǎo)電類型漂移區(qū)上并位于柵極區(qū)域中。
2.根據(jù)權(quán)利要求I所述的VDMOS器件，其特征在于，所述肖特基接觸的寬度為2至4微米。
3.根據(jù)權(quán)利要求I所述的VDMOS器件，其特征在于，所述肖特基接觸形成的表面為平面狀。
4.根據(jù)權(quán)利要求I所述的VDMOS器件，其特征在于，所述肖特基接觸形成的表面為鋸齒狀。
5.根據(jù)權(quán)利要求I所述的VDMOS器件，其特征在于，所述肖特基接觸形成的表面為波浪形。
6.根據(jù)權(quán)利要求I至5任一項所述的VDMOS器件，其特征在于，所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
7.根據(jù)權(quán)利要求I至5任一項所述的VDMOS器件，其特征在于，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
8.根據(jù)權(quán)利要求I所述的VDMOS器件，其特征在于，還包括絕緣層，所述絕緣層位于柵極上。
9.根據(jù)權(quán)利要求8所述的VDMOS器件，其特征在于，還包括金屬層，所述金屬層覆蓋第二導(dǎo)電類型阱區(qū)、絕緣層以及第一導(dǎo)電類型漂移區(qū)，所述金屬層和第一導(dǎo)電類型漂移區(qū)形成所述肖特基接觸。
10.一種VDMOS器件的制作方法，其特征在于，包括以下步驟 步驟一提供第一導(dǎo)電類型襯底，并在其背面制作漏極； 步驟二 在第一導(dǎo)電類型襯底上形成第一導(dǎo)電類型漂移區(qū)； 步驟三在第一導(dǎo)電類型漂移區(qū)上形成柵極； 步驟四進行選擇性刻蝕，并在第一導(dǎo)電類型漂移區(qū)的表面區(qū)域選擇性的形成第二導(dǎo)電類型阱區(qū)，該第二導(dǎo)電類型阱區(qū)與第一導(dǎo)電類型漂移區(qū)的導(dǎo)電類型相反； 步驟五在第二導(dǎo)電類型阱區(qū)內(nèi)形成第一導(dǎo)電類型源區(qū)； 步驟六在刻蝕出的柵極區(qū)域內(nèi)，第一導(dǎo)電類型漂移區(qū)上制作肖特基接觸。
11.根據(jù)權(quán)利要求10所述的VDMOS器件的制作方法，其特征在于，所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
12.根據(jù)權(quán)利要求10所述的VDMOS器件的制作方法，其特征在于，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
全文摘要
本發(fā)明公開了一種VDMOS器件及其制作方法，VDMOS器件包括第一導(dǎo)電類型襯底，在其背面設(shè)置有漏極；第一導(dǎo)電類型漂移區(qū)，設(shè)置在第一導(dǎo)電類型襯底上；第二導(dǎo)電類型阱區(qū)，其在第一導(dǎo)電類型漂移區(qū)的表面區(qū)域選擇性的形成，與第一導(dǎo)電類型漂移區(qū)的導(dǎo)電類型相反；第一導(dǎo)電類型源區(qū)，設(shè)置在第二導(dǎo)電類型阱區(qū)內(nèi)；柵極，位于第一導(dǎo)電類型漂移區(qū)上并部分覆蓋第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)；肖特基接觸，設(shè)置在第一導(dǎo)電類型漂移區(qū)上并位于柵極區(qū)域中。形成的肖特基接觸位于柵極區(qū)域內(nèi)并在第一導(dǎo)電類型漂移區(qū)上，在不增加器件整體尺寸、不增大器件導(dǎo)通電阻的情況下，提高了VDMOS器件結(jié)構(gòu)中包含的體二極管的恢復(fù)速度。
文檔編號H01L29/78GK102723363SQ201110076188
公開日2012年10月10日 申請日期2011年3月29日 優(yōu)先權(quán)日2011年3月29日
發(fā)明者任文珍, 曾愛平, 朱超群, 鐘樹理, 陳宇 申請人:比亞迪股份有限公司