專利名稱：淺溝槽隔離結構的制造方法
技術領域：
本發(fā)明涉及集成電路制造エ藝，特別涉及ー種淺溝槽隔離結構的制造方法。
背景技術：
半導體集成電路通過在半導體襯底中和上形成半導體器件，并將所述半導體器件用互連線連接而形成。其中，不同的半導體器件通過淺溝槽隔離結構隔離。淺溝槽隔離結構形成于半導體襯底中，以在襯底中隔離出用于制造集成電路器件的有源區(qū)。由于半導體襯底上圖案分布的密度不同，半導體襯底包括密線(Dense)區(qū)和疏線(Iso)區(qū)。而密線區(qū)和疏線區(qū)刻蝕形成的淺溝槽隔離溝槽的寬度是不同的，具體的，疏線區(qū)的淺溝槽隔離溝槽的間距比較寬，關鍵尺寸(CD)也比較大，而密線區(qū)的淺溝槽隔離溝槽的間距相對比較窄，關鍵尺寸也相對比較小。例如，在90納米技術節(jié)點，疏線區(qū)和密線區(qū)的淺溝槽隔離溝槽的深度為350納米 400納米，疏線區(qū)的關鍵尺寸，即淺溝槽隔離溝槽的寬度為300納米以上，有些甚至達到50微米，而在密線區(qū)的淺溝槽隔離溝槽的寬度僅為90納米 110納米。此外，隨著關鍵尺寸的減小，淺溝槽隔離溝槽的深寬比的加大，現有エ藝中通常利用高深寬比エ藝(HighAspect Ration Process, HARP)來對淺溝槽隔離溝槽進行絕緣氧化物的填充，通過高深寬比エ藝能夠避免填充淺溝槽隔離溝槽時出現填充空隙，從而提高產品的可靠性。詳細的，請參考圖Ia ld，其為現有的淺溝槽隔離結構的制造方法的示意圖。如圖Ia所示，提供半導體襯底1，所述半導體襯底I包括密線區(qū)10和疏線區(qū)11，所述半導體襯底I上形成有淺溝槽隔離溝槽12，具體的，半導體襯底I包括硅基底110和形成于所述娃基底110上的氮化娃層111 ;如圖Ib所示，在淺溝槽隔離溝槽12內形成墊氧化硅層(Liner Oxide) 112 ；如圖Ic所示，通過高深寬比エ藝，在所述氮化硅層111和墊氧化硅層112上形成絕緣氧化層113，所述絕緣氧化層113填充滿所述淺溝槽隔離溝槽12 ；如圖Id所示，通過化學機械研磨エ藝(CMP)，平坦化所述絕緣氧化層113，形成淺溝槽隔離結構13。請繼續(xù)參考圖lc，由于高深寬比エ藝的エ藝特性，絕緣氧化層113在密線區(qū)10所沉積的高度較疏線區(qū)11所沉積的高度高。由此，將造成后續(xù)進行化學機械研磨エ藝時，疏線區(qū)11的絕緣氧化層11的高度低于密線區(qū)10的絕緣氧化層11的高度。請繼續(xù)參考圖ld，最終，通過現有的淺溝槽隔離結構的制造方法制得的淺溝槽隔離結構13，其中，疏線區(qū)11的淺溝槽隔離結構13較密線區(qū)10的淺溝槽隔離結構13的高度低，由此，將會在疏線區(qū)11產生凹陷缺陷，從而降低產品的可靠性
發(fā)明內容
本發(fā)明的目的在于提供一種淺溝槽隔離結構的制造方法，以解決現有的淺溝槽隔離結構的制造方法制得的淺溝槽隔離結構在疏線區(qū)較在密線區(qū)高度低，從而在疏線區(qū)產生凹陷缺陷，降低產品可靠性的問題。為解決上述技術問題，本發(fā)明提供一種淺溝槽隔離結構的制造方法，包括提供半導體襯底，所述半導體襯底包括密線區(qū)和疏線區(qū)，所述半導體襯底中形成有淺溝槽隔離溝槽；在所述淺溝槽隔離溝槽內形成襯墊氧化硅層；減薄所述疏線區(qū)的襯墊氧化硅層的厚度；通過高深寬比エ藝，在所述半導體襯底和襯墊氧化硅層上形成絕緣氧化層，所述絕緣氧化層填充滿所述淺溝槽隔離溝槽；通過化學機械研磨エ藝，平坦化所述絕緣氧化層，形成淺溝槽隔離結構。
·
可選的，在所述的淺溝槽隔離結構的制造方法中，所述襯墊氧化硅層的厚度為20
埃 100埃。可選的，在所述的淺溝槽隔離結構的制造方法中，所述疏線區(qū)的襯墊氧化硅層的減薄的厚度為5埃 80埃?？蛇x的，在所述的淺溝槽隔離結構的制造方法中，減薄所述疏線區(qū)的襯墊氧化硅層的厚度的エ藝為干法刻蝕或者濕法刻蝕エ藝?？蛇x的，在所述的淺溝槽隔離結構的制造方法中，所述半導體襯底包括硅基底和形成于所述硅基底上的氮化硅層?？蛇x的，在所述的淺溝槽隔離結構的制造方法中，所述化學機械研磨エ藝對所述絕緣氧化層和所述氮化硅層的研磨選擇比大于5 I?？蛇x的，在所述的淺溝槽隔離結構的制造方法中，所述絕緣氧化層的厚度為1000埃 8000埃。通過高深寬比エ藝的エ藝特性可知，深寬比值越大，沉積的絕緣氧化層的厚度越厚。但是，發(fā)明人發(fā)現，高深寬比エ藝所沉積的膜層厚度與襯墊氧化硅層的厚度存在很強的負相關性，即襯墊氧化硅層越薄，所沉積的絕緣氧化層越厚。而這ー負相關性特性的作用，比在高深寬比エ藝中，深寬比值越大沉積的絕緣氧化層的厚度越厚的特性作用，更加明顯。
因此，本發(fā)明的淺溝槽隔離結構的制造方法中，通過減薄疏線區(qū)的襯墊氧化硅層的厚度，使得后續(xù)在疏線區(qū)沉積的絕緣氧化層的厚度増加，減小甚至消除了疏線區(qū)與密線區(qū)所沉積的絕緣氧化層的高度差，從而使得最終制得的淺溝槽隔離結構在疏線區(qū)與在密線區(qū)高度相同，減小了疏線區(qū)凹陷缺陷，提高了產品可靠性。


圖Ia Id是現有的淺溝槽隔離結構的制造方法的示意圖；圖2是高深寬比エ藝所沉積的膜層厚度與襯墊氧化硅層的厚度的關系的示意圖；圖3是本發(fā)明實施例的淺溝槽隔離結構的制造方法的流程圖；圖4a 4e是本發(fā)明實施例的淺溝槽隔離結構的制造方法的示意圖。
具體實施例方式以下結合附圖和具體實施例對本發(fā)明提出的淺溝槽隔離結構的制造方法作進ー步詳細說明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。請參考圖2，其為高深寬比エ藝所沉積的膜層厚度與襯墊氧化硅層的厚度的關系的示意圖。經本申請發(fā)明人長期實驗論證發(fā)現，高深寬比エ藝所沉積的膜層厚度與襯墊氧化硅層的厚度存在負相關性，即襯墊氧化硅層越薄，利用高深寬比エ藝所沉積的絕緣氧化層越厚；此外，襯墊氧化硅層每減薄5埃 10埃，往往利用高深寬比エ藝所沉積的絕緣氧化層的厚度將增加500埃 1000埃。本發(fā)明的核心思想在于，提供一種淺溝槽隔離結構的制造方法，通過減薄疏線區(qū)的襯墊氧化硅層的厚度，使得后續(xù)在疏線區(qū)沉積的絕緣氧化層的厚度増加，減小甚至消除了疏線區(qū)與密線區(qū)所沉積的絕緣氧化層的高度差，從而使得最終制得的淺溝槽隔離結構在疏線區(qū)與在密線區(qū)高度更加相近，減小了疏線區(qū)凹陷缺陷，提高了產品可靠性。請參考圖3和圖4a 4e，其中，圖3為本發(fā)明實施例的淺溝槽隔離結構的制造方法的流程圖；圖4a 4e為本發(fā)明實施例的淺溝槽隔離結構的制造方法的示意圖。本發(fā)明實施例所提供的淺溝槽隔離結構的制造方法包括如下步驟 首先，執(zhí)行步驟S30，如圖4a所示，提供半導體襯底4，所述半導體襯底4包括密線區(qū)40和疏線區(qū)41，所述半導體襯底4中形成有淺溝槽隔離溝槽42。在本實施例中，所述半導體襯底4包括硅基底410和形成于所述硅基底410上的氮化硅層411。進ー步的，所述氮化硅層411的厚度可以為100埃 1000埃；形成所述氮化硅層411的方法可以是化學氣相沉積或原子層沉積，也可以是其他エ藝。所述氮化硅層411可以作為在半導體襯底4中刻蝕淺溝槽隔離溝槽的硬掩膜層，也可以作為后續(xù)進行化學機械研磨エ藝的停止層，從而提高工藝的可靠性。在本發(fā)明的其他實施例中，在硅基底410和氮化硅層411之間還可以形成其他膜層，例如墊氧化硅層(Pad Oxide)，形成所述墊氧化硅層的方法可以是高溫爐管氧化、快速熱氧化、原位水蒸氣產生氧化法中的ー種，也可以是化學氣相沉積等エ藝；通過所述墊氧化硅層，可以平衡硅基底表面的應カ，從而提高所形成的器件的可靠性。其次，執(zhí)行步驟S31，如圖4b所示，在所述淺溝槽隔離溝槽42內形成襯墊氧化硅層412。所述襯墊氧化硅層412的厚度可以為20埃 100埃，通過所述襯墊氧化硅層412可以平衡所述淺溝槽隔離溝槽42內的應力，從而提高所形成的器件的可靠性。形成所述襯墊氧化硅層412的方法可以是高溫爐管氧化、快速熱氧化、原位水蒸氣產生氧化法中的ー種，也可以是化學氣相沉積等エ藝。接著，執(zhí)行步驟S32，減薄所述疏線區(qū)41的襯墊氧化硅層412的厚度。在本實施例中，所述疏線區(qū)41的襯墊氧化硅層412的減薄的厚度為5埃 80埃，即疏線區(qū)41的襯墊氧化硅層412的厚度比通過步驟S31所沉積的襯墊氧化硅層412的厚度少5埃 80埃。由此，后續(xù)通過高深寬比エ藝形成絕緣氧化層時，其能較未減薄時多沉積超過500埃的絕緣氧化層。從而通過高深寬比エ藝形成絕緣氧化層時，能減小甚至消除疏線區(qū)41所沉積的絕緣氧化層的厚度與密線區(qū)40所沉積的絕緣氧化層的厚度差。在本實施例中，具體請參考圖4c_l和4c_2 如圖4c_l所示，在密線區(qū)40上形成一掩膜層400 ;接著，可通過干法刻蝕エ藝或者濕法刻蝕エ藝減薄所述疏線區(qū)41的襯墊氧化硅層412的厚度。所述干法刻蝕或者濕法刻蝕エ藝為現有的ー些常規(guī)エ藝，例如當選用干法刻蝕エ藝時，所使用的刻蝕氣體可以為CF4或Cl2或HBr或HBr與其他氣體的混合氣體等；而當選用濕法刻蝕エ藝時，所使用的刻蝕液可以為HF或者HCl等；如圖4c_2所示，經過對所述疏線區(qū)41的襯墊氧化硅層412的干法刻蝕エ藝或者濕法刻蝕エ藝后，使得所述疏線區(qū)41的襯墊氧化硅層412的厚度減薄了 5埃 80埃；此夕卜，去除所述密線區(qū)40上的掩膜層400。接著，執(zhí)行步驟S33，如圖4d所示，通過高深寬比エ藝，在半導體襯底4和襯墊氧化硅層412上形成絕緣氧化層413，所述絕緣氧化層413填充滿所述淺溝槽隔離溝槽42。具體的，在本實施例中，所述絕緣氧化層413形成于所述氮化硅層411和襯墊氧化硅層412上，所述絕緣氧化層413的材料可以為ニ氧化硅，其厚度可以為1000埃 8000埃。通過執(zhí)行前述各步驟，特別是步驟S32，從而在步驟S33中，通過高深寬比エ藝，能夠在密線區(qū)40和疏線區(qū)41沉積厚度相當的絕緣氧化層413。
最后，執(zhí)行步驟S34，如圖4e所示，通過化學機械研磨エ藝，平坦化所述絕緣氧化層413，形成淺溝槽隔離結構43。其中，在密線區(qū)40和疏線區(qū)41所形成的淺溝槽隔離結構43的高度相同，從而防止了疏線區(qū)41凹陷缺陷的產生，提高了產品可靠性。在本實施例中，所述化學機械研磨エ藝對所述絕緣氧化層413和所述氮化硅層411的研磨選擇比大于5 I。通過選擇對絕緣氧化層的研磨速率大于對氮化娃層的研磨速率的化學機械研磨エ藝，可以進一歩防止在化學機械研磨エ藝中氮化硅層的減少量，避免由此可能引起的凹陷缺陷，進一步提聞廣品的可Φ性。上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領域的普通技術人員根據上述掲示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。
權利要求
1.一種淺溝槽隔離結構的制造方法，其特征在于，包括 提供半導體襯底，所述半導體襯底包括密線區(qū)和疏線區(qū)，所述半導體襯底中形成有淺溝槽隔離溝槽； 在所述淺溝槽隔離溝槽內形成襯墊氧化硅層； 減薄所述疏線區(qū)的襯墊氧化硅層的厚度； 通過高深寬比エ藝，在所述半導體襯底和襯墊氧化硅層上形成絕緣氧化層，所述絕緣氧化層填充滿所述淺溝槽隔離溝槽； 通過化學機械研磨エ藝，平坦化所述絕緣氧化層，形成淺溝槽隔離結構。
2.如權利要求I所述的淺溝槽隔離結構的制造方法，其特征在于，所述襯墊氧化硅層的厚度為20埃 100埃。
3.如權利要求I或2所述的淺溝槽隔離結構的制造方法，其特征在于，所述疏線區(qū)的襯墊氧化硅層的減薄的厚度為5埃 80埃。
4.如權利要求I所述的淺溝槽隔離結構的制造方法，其特征在于，減薄所述疏線區(qū)的襯墊氧化硅層的厚度的エ藝為干法刻蝕或者濕法刻蝕エ藝。
5.如權利要求I所述的淺溝槽隔離結構的制造方法，其特征在于，所述半導體襯底包括硅基底和形成于所述硅基底上的氮化硅層。
6.如權利要求5所述的淺溝槽隔離結構的制造方法，其特征在于，所述化學機械研磨エ藝對所述絕緣氧化層和所述氮化硅層的研磨選擇比大于5:1。
7.如權利要求I所述的淺溝槽隔離結構的制造方法，其特征在于，所述絕緣氧化層的厚度為1000埃 8000埃。
全文摘要
本發(fā)明提供一種淺溝槽隔離結構的制造方法，包括提供半導體襯底，所述半導體襯底包括密線區(qū)和疏線區(qū)，所述半導體襯底中形成有淺溝槽隔離溝槽；在所述淺溝槽隔離溝槽內形成襯墊氧化硅層；減薄所述疏線區(qū)的襯墊氧化硅層的厚度；通過高深寬比工藝，在所述半導體襯底和襯墊氧化硅層上形成絕緣氧化層，所述絕緣氧化層填充滿所述淺溝槽隔離溝槽；通過化學機械研磨工藝，平坦化所述絕緣氧化層，形成淺溝槽隔離結構。通過本發(fā)明提供的淺溝槽隔離結構的制造方法，減小了疏線區(qū)凹陷缺陷的產生，提高了產品可靠性。
文檔編號H01L21/762GK102693932SQ20111007115
公開日2012年9月26日 申請日期2011年3月23日 優(yōu)先權日2011年3月23日
發(fā)明者邵群 申請人:中芯國際集成電路制造(上海)有限公司