專利名稱：柵極結構及其制造方法
技術領域：
本發(fā)明涉及半導體領域，具體地涉及半導體器件及其制造方法，更具體地，涉及包含犧牲金屬層的柵極結構及其制造方法。
背景技術：
傳統(tǒng)的CMOS FET(互補金屬氧化物半導體場效應晶體管)的制造工藝包括先柵(Gate-First)工藝和后柵(Gate-Last)工藝。在32nm以下的技術節(jié)點的工藝中,廣泛采用了高K電介質/金屬柵電極的疊層結構以提供低等效氧化物厚度(EOT)。然而，在高K電介質與半導體襯底(通常采用硅(Si)或鍺(Ge))中的溝道之間還存在著界面氧化層。在金屬柵電極和半導體襯底之間的電介質層的EOT實際上是高K電介質和界面氧化層的EOT之 和，而界面氧化層本身的EOT為大約4A，結果難以獲得小于Inm的EOT。在傳統(tǒng)的CMOS FET工藝中，采用犧牲金屬層(如Ta、Ti等)，置于高K電介質和金屬柵電極之間來去除電介質薄膜中的氧，以減小界面氧化層的厚度，從而柵極結構中的柵電介質的EOT。圖I是示出了包含犧牲金屬層的傳統(tǒng)的半導體器件的示意圖。如圖I所示，根據傳統(tǒng)工藝制造的半導體器件主要包括半導體襯底10USTI (淺溝槽隔離)102、界面氧化物層103、高K電介質層104、犧牲金屬層105和金屬柵電極106，其中，STI 102形成在半導體襯底101中，用于隔開相鄰的半導體器件的有源區(qū)；界面氧化物層103形成在半導體襯底101上，高K電介質層104形成在界面氧化物層103上，犧牲金屬層105形成在高K電介質層104上,金屬柵電極106形成在犧牲金屬層105上，由此,界面氧化物層103、高K電介質層104、犧牲金屬層105和金屬柵電極106形成了半導體器件的柵極疊層。在圖I所示的半導體器件中，犧牲金屬層105位于高K電介質層104和金屬柵電極106之間。在退火等工藝步驟期間，犧牲金屬層105將去除高K電介質層104中的氧，而轉變成氧化物電介質。設置犧牲金屬層105的目的在于消耗柵極疊層中產生的氧，從而減少與襯底中的硅(Si)或鍺(Ge)發(fā)生反應而消耗的氧，以抑制界面氧化層的形成，由此使柵電介質層的等效氧化物厚度(EOT)最小化。但是，無論是對于先柵工藝還是后柵工藝，上述傳統(tǒng)的半導體器件仍然存在下述缺點I、由于在通過犧牲金屬層的氧化反應去除電介質層(高K電介質層130)中的氧之后，犧牲金屬層(犧牲金屬層140)將轉變成氧化物層(電介質層)，而這一層也將被計算為EOT中的一部分，從而導致EOT增加；以及2、如果犧牲金屬層未完全轉變成氧化物(例如，由于產生的氧不足)，則剩余的金屬將作為金屬柵電極的一部分，這使得不同的器件可能具有不同的功函數。在John F. Conley JR.等人的美國專利申請US2004/0164362A1公開了一種晶體管結構，其中在金屬柵電極和柵電介質層之間設置了金屬阻擋層，以阻止氧從柵電介質層擴散到金屬柵電極。該金屬阻擋層由用于阻止氧擴散的材料組成，雖然層與上述傳統(tǒng)的半導體器件中的犧牲金屬層位置相同，但作用相反。因此，該晶體管結構仍然存在著上述的界面氧化層，從而不能使柵電介質層的EOT最小化。本申請人在2010年6月3日的中國專利申請201010197080. 6中公開了一種包括
犧牲金屬層的柵極結構，其中犧牲金屬層位于柵極疊層的側壁上，位于柵極疊層和絕緣的柵極側墻之間。由于犧牲金屬層位于柵極疊層的側壁上，而非如圖I所示作為柵極疊層的一部分，因此，在退火工藝步驟期間，犧牲金屬層的氧化反應而形成的氧化物沒有增加EOT的數值。結果，該柵極結構可以克服上述第一方面的缺點。而且，由于在犧牲金屬層的氧化反應中所剩余的金屬與金屬柵電極之間的接觸面積有限，該柵極結構也減輕了第二方面的缺點。因此，在CMOS FET工藝中，仍然期望在最小化柵電介質層的EOT的同時有利地控制金屬柵電極的功函數。

發(fā)明內容
考慮到傳統(tǒng)工藝的上述缺陷，本發(fā)明提出了一種包含犧牲金屬層的柵極結構及其制造方法，該犧牲金屬層沿柵極疊層的側壁設置，利用犧牲金屬層的氧化反應去除高K電介質層中的氧。根據本發(fā)明的一方面，提供一種柵極結構，包括柵極疊層，形成在半導體襯底上，從下至上包括界面氧化物層、高K電介質層和金屬柵電極；第一電介質層，位于柵極疊層的側壁上并作為第一側墻；以及犧牲金屬層，位于第一電介質層的側壁上并作為第二側墻。根據本發(fā)明的另一方面，提供一種制造柵極結構的方法，包括在半導體襯底上形成柵極疊層，該柵極疊層從下至上包括界面氧化物層、高K電介質層和金屬柵電極；在半導體襯底和柵極疊層上形成保形的第一電介質層；在第一電介質層上形成保形的犧牲金屬層；對犧牲金屬層進行蝕刻以形成位于第一電介質層的側壁上的第二側墻；以及對第一電介質層進行蝕刻以形成位于柵極疊層的側壁上的第一側墻。根據本發(fā)明，在退火步驟中，犧牲金屬層與從高K電介質層中產生的、穿過薄的第一電介質層及界面氧化層而擴散到犧牲金屬層的氧發(fā)生氧化反應，從而抑制了氧向下方的半導體襯底的擴散，進而抑制了界面氧化層的形成。并且，由于第一電介質層的電隔離作用，犧牲金屬層沒有對金屬柵電極的功函數產生不利的影響。本發(fā)明克服了傳統(tǒng)的半導體器件中犧牲金屬層可能導致EOT的增加和功函數的不可控等缺點。


通過下面結合

本發(fā)明的優(yōu)選實施例，將使本發(fā)明的上述及其它目的、特征和優(yōu)點更加清楚，其中圖I是示出了包含犧牲金屬層的傳統(tǒng)的半導體器件的示意圖；圖2a 2f是示出了本發(fā)明第一實施例的柵極結構的制造方法的各個步驟的示意圖；圖3a 3e是示出了本發(fā)明第二實施例的柵極結構的制造方法的各個步驟的示意圖。
具體實施例方式以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發(fā)明的概念。在各個附圖中，為了清楚起見，附圖中的各個部分沒有按比例繪制。應當理解，在描述器件的結構時，當將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉，該一層、一個區(qū)域將位于另一層、另一個區(qū)域“下面”或“下方”。如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。 在本文中使用的術語“半導體結構”是在CMOS FET的制造方法的各個步驟形成的半導體器件的中間結構和最終結構的統(tǒng)稱，在各個步驟中，半導體結構包括半導體襯底及在其上已經形成的所有層/區(qū)域。在本文中使用的術語“犧牲金屬層”是在退火步驟中與來自柵電介質層的氧發(fā)生氧化反應的金屬層，即利用氧化反應消耗氧的層，在本文中也稱為“去氧層”。在下文中描述了本發(fā)明的許多特定的細節(jié)，例如半導體器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發(fā)明。但正如本領域的技術人員能夠理解的那樣,可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。除非在下文中特別指出，半導體器件中的各個部分可以由本領域的技術人員公知的材料構成。第一實施例在下文中，將結合圖2a 2f詳細描述根據本發(fā)明第一實施例的柵極結構的制造方法的各個步驟。根據本發(fā)明第一實施例的柵極結構的制造方法既可以用于在先柵工藝中直接形成半導體器件的柵極結構，也可以用于在后柵工藝中形成半導體器件的替代柵。在后柵工藝中，假柵仍然可以由傳統(tǒng)的工藝步驟形成。對于本領域的技術人員而言，將該柵極結構的制造方法結合到先柵工藝或后柵工藝中的方式是明顯的，因此，在下文不詳細描述與柵極結構的制造方法相關的用于形成CMOS FET的其他部分(如源/漏區(qū)、層間電介質層、互連通道、電接觸)的工藝步驟。參見圖2a，在半導體襯底201上形成柵極疊層(由界面氧化物層202、高K電介質層203和金屬柵電極204構成)之后，通過常規(guī)的沉積工藝，如PVD、CVD、原子層沉積、濺射等，在半導體結構的整個表面上形成保形的第一電介質層205 (厚度小于3nm)。半導體襯底201可以由任何適合的半導體襯底材料組成，例如IV族半導體(如Si, Ge, SiGe, SiC)、III-V族半導體(如GaAs、InP, GaN)。半導體襯底可以是體襯底，或者SOI晶片的頂部半導體層。根據半導體器件的設計要求(例如MOSFET的導電類型)，半導體襯底本身可以是摻雜的，并且可以包括可選的外延層，例如用于產生應力的應力層。高K電介質層203可以由氧化物、氮化物、氧氮化物、硅酸鹽、鋁酸鹽、鈦酸鹽組成，其中，氧化物例如包括Hf02、Zr02、Al203、Ti02、La203，氮化物例如包括Si3N4，硅酸鹽例如包括HfSiOx,鋁酸鹽例如包括LaAlO3,鈦酸鹽例如包括SrTiO3,氧氮化物例如包括SiON。并且，高K電介質層203不僅可以由本領域的技術人員公知的材料形成，也可以采用將來開發(fā)的用于柵電介質層的材料。金屬柵電極204可以由任何適合的金屬、合金或金屬陶瓷組成，例如包括TaC、TiN、TaTbN, TaErN, TaYbN, TaSiN、HfSiN、MoSiN、RuTax、NiTax, MoNx、TiSiN、TiCN、TaAlC、TiAIN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx 或其組合。第一電介質層205可以由氧化物(例如SiO2、摻C的SiO2)、氮化物(例如Si3N4)、氧氮化物(例如SiON)或其組合組成。然后，如圖2b所示，通過上述常規(guī)的沉積工藝，在半導體結構的整個表面上形成 保形的犧牲金屬層206 (厚度約為I IOnm)。犧牲金屬層206例如由Al、Ta、La、Hf、Ti或其組合組成，或由未完全氧化含部分氧的相應金屬氧化物組成。然后，如圖2c所示，采用選擇性的干法蝕刻工藝，例如等離子體蝕刻或反應離子蝕刻，在不使用掩模的情況下，從上至下選擇性地去除犧牲金屬層206和第一電介質層205橫向延伸的部分(包括在半導體襯底上橫向延伸的部分和在柵極疊層上橫向延伸的部分)，而保留犧牲金屬層206和第一電介質層205沿著柵極疊層的側壁延伸的部分。犧牲金屬層206和第一電介質層205的保留部分位于柵極疊層的側壁上而形成側墻。在上述干法蝕刻工藝中，可以分成兩個步驟，分別在不同的工藝條件蝕刻犧牲金屬層206和第一電介質層205。在蝕刻犧牲金屬層206的第一步驟中，由于蝕刻的選擇性，可以選擇性地去除犧牲金屬層206，并停止在第一電介質層205的表面。在蝕刻第一電介質層205的第二步驟中，犧牲金屬層206的側墻作為硬掩模，只有第一電介質層205的暴露部分去除，由于蝕刻的選擇性,可以選擇性地去除第一電介質層205，并停止在半導體襯底201的表面。在第二步驟的蝕刻中，第一電介質層205位于犧牲金屬層206下方的部分受到保護而未去除，從而具有“L”形的剖面形狀。按照圖2a_2c所示的上述步驟形成了根據第一實施例的柵極結構的典型配置。該柵極結構包括在半導體襯底201上形成的柵極疊層(包括界面氧化物層202、高K電介質層203和金屬柵電極204)。第一電介質層205位于柵極疊層的側壁上而形成第一側墻。犧牲金屬層206位于第一電介質層205的側壁上而形成第二側墻。在隨后的退火步驟中，犧牲金屬層206與從界面氧化層202及高K電介質層203中產生的、穿過薄的第一電介質層205而擴散到犧牲金屬層206的氧發(fā)生氧化反應，從而抑制了氧向下方的半導體襯底201的擴散，進而抑制了界面氧化層202的形成。即使形成了界面氧化層202，由于犧牲金屬層206消耗了大部分的氧，界面氧化層202的厚度也減小。而且，由于第一電介質層205的電隔離作用，犧牲金屬層206中未氧化的金屬沒有與金屬柵電極接觸，從而不會對金屬柵電極的功函數產生不利的影響。結果，可以選擇金屬柵電極204的合適材料以獲得所需的功函數。根據第一實施例的上述柵極結構克服了傳統(tǒng)的半導體器件可能導致的EOT增加和功函數不可控等缺點。進一步地，作為優(yōu)選的步驟，如圖2d所示，通過上述常規(guī)的沉積工藝，在半導體結構的整個表面上形成保形的第二電介質層207，然后采用上述選擇性的干法蝕刻工藝，在不使用掩模的情況下去除第二電介質層207橫向延伸的部分(包括在半導體襯底上橫向延伸的部分和在柵極疊層上橫向延伸的部分)，以形成位于犧牲金屬層206的側壁上的第三側
m ο第二電介質層207可以由氧化物(例如SiO2、摻C的SiO2)、氮化物(例如Si3N4)、氮氧化物(例如SiON)或其組合組成，并且可以與第一電介質層205的材料相同或不同。第二電介質層207比第一電介質層更厚，例如約為10_60nm，因此所形成的第三側墻為柵極結構提供了更好的機械強度，進而可以改善半導體器件的可靠性。然后，如圖2e所示，在隨后的退火步驟中，犧牲金屬層206與從界面氧化層202及高K電介質層203中產生的、穿過薄的第一電介質層205而擴散到犧牲金屬層206的氧發(fā)生氧化反應。犧牲金屬層206中的至少一部分轉變?yōu)檠趸?。在圖2e中作為實例示出了 犧牲金屬層206完全轉變?yōu)檠趸?，從而犧牲金屬?06成為絕緣層206’，與第一電介質層205和第二電介質層207 —起構成柵極側墻。進一步地，作為優(yōu)選的步驟，如圖2f所示，可以在發(fā)生氧化反應的退火步驟之后，利用其中使用蝕刻劑的濕法蝕刻，從圖2c所示的柵極結構選擇性地去除犧牲金屬層206 (其至少一部分已經轉變?yōu)檠趸?，或者，從圖2e所示的柵極結構選擇性地去除犧牲金屬層206 (其至少一部分已經轉變?yōu)檠趸?和第二電介質層207。在犧牲金屬層206未完全氧化的情況下，該步驟可以消除犧牲金屬層206引入的寄生電容?；蛘?，在采用附加的應力層的情況下，該步驟使得應力層更加接近溝道區(qū)，利用應力實現(xiàn)提高的器件性能。第二實施例在下文中，將結合圖3a 3e詳細描述根據本發(fā)明第二實施例的柵極結構的制造方法的各個步驟。根據本發(fā)明第二實施例的柵極結構的制造方法既可以用于在先柵工藝中直接形成半導體器件的柵極結構，也可以用于在后柵工藝中形成半導體器件的替代柵。在后柵工藝中，假柵仍然可以由傳統(tǒng)的工藝步驟形成。對于本領域的技術人員而言，將該柵極結構的制造方法結合到先柵工藝或后柵工藝的方式是明顯的，因此，在下文不詳細描述與柵極結構的制造方法相關的用于形成CMOSFET的其他部分(如源/漏區(qū)、層間電介質層、互連通道、電接觸)的工藝步驟。在描述第二實施例時，對于與第一實施例中相同的部分米用相同的附圖標記標識，并且對于與第一實施例中相同的步驟不再進行詳細的描述。如果沒有另外指出，第二實施例和第一實施例的相同部分的材料、厚度是相同的。圖3a和3b所示的步驟與圖2a和2b所示的步驟分別相同，其中在半導體襯底201上形成了柵極疊層以及保形的第一電介質層205和犧牲金屬層206。然后，如圖3c所示，通過上述常規(guī)的沉積工藝，在半導體結構的整個表面上形成保形的第二電介質層207，然后采用選擇性的干法蝕刻工藝，例如等離子體蝕刻或反應離子蝕刻，在不使用掩模的情況下去除第二電介質層207橫向延伸的部分(包括在半導體襯底上橫向延伸的部分和在柵極疊層上橫向延伸的部分)，而保留第二電介質層207沿著柵極疊層的側壁延伸的部分。第二電介質層207的保留部分形成位于犧牲金屬層206的側壁上的第三側墻。然后，如圖3d所示，采用上述選擇性的干法蝕刻工藝，或者其中使用蝕刻劑的選擇性的濕法蝕刻工藝，以第二電介質層207形成的第三側墻作為硬掩模，從上至下選擇性地去除犧牲金屬層206和第一電介質層205橫向延伸的部分(包括在半導體襯底上橫向延伸的部分和在柵極疊層上橫向延伸的部分)，而保留犧牲金屬層206和第一電介質層205沿著柵極疊層的側壁延伸的部分。犧牲金屬層206和第一電介質層205的保留部分形成位于柵極疊層的側壁上的側墻。由于蝕刻的選擇性，該步驟的蝕刻停止在半導體襯底201的表面。由于在該步驟的蝕刻中犧牲金屬層206和第一電介質層205位于第二電介質層207下方的部分受到保護 而未去除，因此犧牲金屬層206和第一電介質層205形成的側墻分別具有“L”形的剖面形狀。在隨后的退火步驟中，犧牲金屬層206與界面氧化層202及從高K電介質層203中產生的、穿過薄的第一電介質層205而擴散到犧牲金屬層206的氧發(fā)生氧化反應。犧牲金屬層206中的至少一部分轉變?yōu)檠趸?。在圖2e中作為實例示出了犧牲金屬層206完全轉變?yōu)檠趸铮瑥亩鵂奚饘賹?06成為絕緣層206 ’，與第一電介質層205和第二電介質層207 —起構成柵極側墻。按照圖3a_3d所示的上述步驟形成了根據第二實施例的柵極結構的典型配置。該柵極結構包括在半導體襯底201上形成的柵極疊層(包括界面氧化物層202、高K電介質層203和金屬柵電極204)。第一電介質層205位于柵極疊層的側壁上而形成第一側墻。犧牲金屬層206位于第一電介質層205的側壁上而形成第二側墻。第二電介質層207位于犧牲金屬層206的側壁上而形成第三側墻。在隨后的退火步驟中，犧牲金屬層206與從界面氧化層202及高K電介質層203中產生的、穿過薄的第一電介質層205而擴散到犧牲金屬層206的氧發(fā)生氧化反應，從而抑制了氧向下方的半導體襯底201的擴散，進而抑制了界面氧化層202的形成。即使形成了界面氧化層202，由于犧牲金屬層206消耗了大部分的氧，界面氧化層202的厚度也減小。并且，由于第一電介質層205的電隔離作用，犧牲金屬層206中未氧化的金屬沒有與金屬柵電極接觸，從而不會對金屬柵電極的功函數產生不利的影響。結果，可以選擇金屬柵電極204的合適材料以獲得所需的功函數。此外，第二電介質層207比第一電介質層更厚，因此所形成的第三側墻為柵極結構提供了更好的機械強度，進而可以改善半導體器件的可靠性。根據第二實施例的上述柵極結構克服了傳統(tǒng)的半導體器件可能導致的EOT增加和功函數不可控等缺點。與第一實施例相比，根據第二實施例的上述柵極結構在制造過程中減少了蝕刻的步驟，并且第二電介質層207在蝕刻步驟中還提供了對犧牲金屬層206的保護，從而簡化了制造工藝并且可以提聞良品率。圖3e所示的步驟與圖2f所示的步驟相同，其中作為優(yōu)選的步驟，在發(fā)生氧化反應的退火步驟之后去除犧牲金屬層206 (其至少一部分已經轉變?yōu)檠趸?和第二電介質層207。在犧牲金屬層206未完全氧化的情況下，該步驟可以消除犧牲金屬層206引入的寄生電容。或者，在采用附加的應力層的情況下，該步驟使得應力層更加接近溝道區(qū)，利用應力實現(xiàn)提高的器件性能。以上描述只是為了示例說明和描述本發(fā)明，而非意圖窮舉和限制本發(fā)明。因此，本發(fā)明不局限于所描述的實施例。對于本領域的技術人員明顯可知的變型或更改，均在本發(fā)明的保護范圍之內。權利要求
1.一種柵極結構，包括 柵極疊層，形成在半導體襯底上，從下至上包括界面氧化物層、高K電介質層和金屬柵電極； 第一電介質層，位于柵極疊層的側壁上并作為第一側墻；以及 犧牲金屬層，位于第一電介質層的側壁上并作為第二側墻。
2.根據權利要求I所述的柵極結構，還包括第二電介質層，位于犧牲金屬層的側壁上而形成第三側墻。
3.根據權利要求I所述的柵極結構，其中第一電介質層具有“L”形的剖面形狀。
4.根據權利要求2所述的柵極結構，其中第一電介質層具有“L”形的剖面形狀。
5.根據權利要求4所述的柵極結構，其中犧牲金屬層具有“L”形的剖面形狀。
6.根據權利要求I所述的柵極結構，其中犧牲金屬層的厚度為l-10nm。
7.根據權利要求I所述的柵極結構，其中犧牲金屬層由Al、Ta、La、Hf、Ti、或其組合、或未完全氧化含部分氧的相應金屬氧化物組成。
8.根據權利要求I所述的柵極結構，其中第一電介質層的厚度小于3nm。
9.根據權利要求I所述的柵極結構，其中第一電介質層由Si02、Si3N4、Si0N、摻C的SiO2或其組合組成。
10.根據權利要求I所述的柵極結構，其中第二電介質層的厚度為10-60nm。
11.根據權利要求I所述的柵極結構，其中第二電介質層由Si02、Si3N4,SiON、摻C的SiO2或其組合組成。
12.根據權利要求I所述的柵極結構，其中犧牲金屬層的至少一部分轉變成氧化物。
13.—種制造柵極結構的方法，包括 在半導體襯底上形成柵極疊層，該柵極疊層從下至上包括界面氧化物層、高K電介質層和金屬柵電極； 在半導體襯底和柵極疊層上形成保形的第一電介質層； 在第一電介質層上形成保形的犧牲金屬層； 對犧牲金屬層進行蝕刻以形成位于第一電介質層的側壁上的第二側墻；以及 對第一電介質層進行蝕刻以形成位于柵極疊層的側壁上的第一側墻。
14.根據權利要求13所述的方法，其中，在形成第一側墻的步驟中，以第二側墻作為硬掩模進行蝕刻。
15.根據權利要求13所述的方法，其中，在形成第一側墻的步驟之后，還包括在半導體襯底和犧牲金屬層上形成保形的第二電介質層，以及對第二電介質層進行蝕刻以形成位于犧牲金屬層的側壁上的第三側墻。
16.根據權利要求13所述的方法，在形成犧牲金屬層的步驟和形成第二側墻的步驟之間，還包括在半導體襯底和犧牲金屬層上形成保形的第二電介質層，以及對第二電介質層進行蝕刻以形成位于犧牲金屬層的側壁上的第三側墻。
17.根據權利要求16所述的方法，其中，在形成第二側墻的步驟和形成第一側墻的步驟中，以第三側墻作為硬掩模進行蝕刻。
18.根據權利要求13-17中任一項所述的方法，在形成第二側墻的步驟之后，還包括對半導體器件的退火處理，在退火處理中，犧牲金屬層與從高K電介質層及界面氧化層中產生的、穿過第一電介質層而擴散到犧牲金屬層的氧發(fā)生氧化反應。
19.根據權利要求18所述的方法，其中在退火處理之后，還包括通過蝕刻去除犧牲金屬層。
全文摘要
本申請公開了一種柵極結構及其制造方法，該柵極結構包括柵極疊層，形成在半導體襯底上，從下至上包括界面氧化物層、高K電介質層和金屬柵電極；第一電介質層，位于柵極疊層的側壁上并作為第一側墻；以及犧牲金屬層，位于第一電介質層的側壁上并作為第二側墻。該柵極結構中的犧牲金屬層在退火步驟中減小了界面氧化物層的厚度，從而可以應用于小尺寸的半導體器件，其中柵電介質層具有低的EOT值。
文檔編號H01L21/283GK102655168SQ20111005227
公開日2012年9月5日 申請日期2011年3月4日 優(yōu)先權日2011年3月4日
發(fā)明者梁擎擎, 鐘匯才, 駱志炯 申請人:中國科學院微電子研究所