專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
以往，例如作為電力用 MOSFET (Metal-Oxide-Semiconductor FieldEffect Transistor,金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管)的結(jié)構(gòu)，采用平面型MOSFET或溝槽型M0SFET。此外，還能夠想到將MOSFET的溝道寬度設(shè)置在基板的深度方向上的、所謂 3D (three-dimensional)型。但是，在所謂3D型MOSFET中，要求進(jìn)一步提高耐壓。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供一種提高了耐壓的半導(dǎo)體裝置及其制造方法。本實(shí)施方式所涉及的半導(dǎo)體裝置具備第一導(dǎo)電型的第一半導(dǎo)體區(qū)，具有第一部分和第二部分，該第一部分包括第一主面，該第二部分在與所述第一主面正交的第一方向上延伸；第一導(dǎo)電型的第二半導(dǎo)體區(qū)，具有第三部分和第四部分，該第三部分在所述第一部分的一側(cè)設(shè)置成比所述第二部分沿所述第一方向延伸的長(zhǎng)度短；該第四部分與所述第二部分鄰接，從所述第三部分的上表面的一部分向所述第一方向延伸；第二導(dǎo)電型的第三半導(dǎo)體區(qū)，具有第五部分和第六部分，該第五部分在所述第三部分的一側(cè)設(shè)置成比所述第四部分沿所述第一方向延伸的長(zhǎng)度短；該第六部分與所述第四部分鄰接，從所述第五部分的上表面的一部分向所述第一方向延伸；第一導(dǎo)電型的第四半導(dǎo)體區(qū)，在所述第五部分之上設(shè)置成與所述第六部分鄰接；柵區(qū)，設(shè)置在溝道內(nèi)，該溝道在與所述第一方向正交的第二方向上形成在所述第二半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第四半導(dǎo)體區(qū)；柵絕緣膜，設(shè)置于所述溝道的內(nèi)壁和所述柵區(qū)之間；以及第二導(dǎo)電型的電場(chǎng)緩和區(qū)，設(shè)置于所述第三部分和所述第五部分之間，具有比所述第三半導(dǎo)體區(qū)的雜質(zhì)濃度低的雜質(zhì)濃度。其他實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法包括形成第一導(dǎo)電型的第一半導(dǎo)體區(qū)的工序，該第一導(dǎo)電型的第一半導(dǎo)體區(qū)具有第一部分和第二部分，該第一部分包括第一主面，該第二部分在與所述第一主面正交的第一方向上延伸；用第一導(dǎo)電型的第二半導(dǎo)體區(qū)覆蓋所述第一半導(dǎo)體區(qū)，形成第三部分和第四部分的工序，該第三部分在所述第一部分的一側(cè)設(shè)置成比所述第二部分沿所述第一方向延伸的長(zhǎng)度短，該第四部分與所述第二部分鄰接，從所述第三部分的上表面的一部分向所述第一方向延伸；在所述三部分的與所述第一主面對(duì)置的第二主面上形成第二導(dǎo)電型的電場(chǎng)緩和區(qū)的工序；用第二導(dǎo)電型的第三半導(dǎo)體區(qū)覆蓋所述第二半導(dǎo)體區(qū)，形成第五部分和第六部分的工序，該第五部分在所述第三部分的一側(cè)設(shè)置成比所述第四部分沿所述第一方向延伸的長(zhǎng)度短，該第六部分與所述第四部分鄰接，從所述第五部分的上表面的一部分向所述第一方向延伸；用第一導(dǎo)電型的第四半導(dǎo)體區(qū)覆蓋所述第三半導(dǎo)體區(qū)的工序；對(duì)所述第四半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第二半導(dǎo)體區(qū)進(jìn)行去除，直到所述第二部分露出的工序；以及在與所述第一方向正交的第二方向，在所述第二半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第四半導(dǎo)體區(qū)形成溝道，在所述溝道內(nèi)隔著柵絕緣膜形成柵區(qū)的工序。根據(jù)本發(fā)明的實(shí)施方式，能夠提高半導(dǎo)體裝置的耐壓。


圖1是對(duì)實(shí)施方式所涉及的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行示例的示意性立體圖。圖2是對(duì)參考例所涉及的半導(dǎo)體裝置進(jìn)行示例的示意性立體圖。圖3是對(duì)實(shí)施方式所涉及的半導(dǎo)體裝置的電場(chǎng)狀態(tài)進(jìn)行示例的示意性立體圖。圖4 圖10是說(shuō)明實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法的示意性立體圖。
具體實(shí)施例方式下面，根據(jù)附圖，說(shuō)明本發(fā)明的實(shí)施方式。另外，附圖只是示意性地或概念性地示出本發(fā)明，各部分的厚度與寬度之間的關(guān)系、部分之間的尺寸比例系數(shù)等，并一定為與實(shí)際相同。此外，有時(shí)在表示相同部分的情況下也會(huì)因附圖的不同而彼此的尺寸或比例系數(shù)表示為有所不同。此外，在本申請(qǐng)說(shuō)明書(shū)和各圖中，對(duì)于與已在針對(duì)前面的附圖進(jìn)行了說(shuō)明的部分相同的要素，賦予相同的符號(hào)，適當(dāng)省略詳細(xì)說(shuō)明。此外，在下面的說(shuō)明中，作為半導(dǎo)體的一例，舉出如下具體例，即，使用硅(Si)，將第一導(dǎo)電型設(shè)為η型，將第二導(dǎo)電型設(shè)為P型。此外，在下面的說(shuō)明中，η\ η、η—和ρ+、ρ、 Ρ_的標(biāo)記表示各導(dǎo)電型上的雜質(zhì)濃度的相對(duì)高低。即，η+相比于η而言η型雜質(zhì)濃度相對(duì)較高，η_相比于η而言η型雜質(zhì)濃度相對(duì)較低。此外，P+相比于P而言P型雜質(zhì)濃度相對(duì)較高，ρ_相比于P而言P型雜質(zhì)濃度相對(duì)較低。(第一實(shí)施方式)圖1是對(duì)實(shí)施方式所涉及的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行示例的示意性立體圖。如圖1所示，在本實(shí)施方式所涉及的半導(dǎo)體裝置110中，采用MOSFET的溝道寬度沿著基板的深度方向設(shè)置的、所謂3D(three-dimensional)型。半導(dǎo)體裝置110具備第一半導(dǎo)體區(qū)10、第二半導(dǎo)體區(qū)20、第三半導(dǎo)體區(qū)30、第四半導(dǎo)體區(qū)40、柵區(qū)50、柵絕緣膜60及電場(chǎng)緩和區(qū)70。第一半導(dǎo)體區(qū)10是具有第一部分11和第二部分12的第一導(dǎo)電型的區(qū)域，第一部分11包括第一主面11a，第二部分12在與第一主面Ila正交的第一方向上延伸。另外，在本實(shí)施方式中，將第二部分12延伸的第一方向設(shè)為Z方向，將與第一方向正交的方向之一(第二方向)設(shè)為X方向，將與第一方向和第二方向正交的第三方向設(shè)為Y 方向。此外，在本實(shí)施方式中，為了便于說(shuō)明，沿著Z方向，將第二部分12延伸前進(jìn)的方向設(shè)為“上”，將與其相反的方向設(shè)為“下”。在本實(shí)施方式中，第一半導(dǎo)體區(qū)10例如是在硅晶片上涂布磷(P)的η+漏區(qū)。第二半導(dǎo)體區(qū)20是具有第三部分23和第四部分M的第一導(dǎo)電型的區(qū)域。第三部分23在第一部分11之上設(shè)置成比第二部分12沿著Z方向延伸的長(zhǎng)度短。第四部分M設(shè)置成與第二部分12鄰接，從第三部分23的上表面的一部分向Z方向延伸。即，第二半導(dǎo)體區(qū)20通過(guò)在相互正交的方向上設(shè)置的第三部分23和第四部分24， 設(shè)置成在TL平面的截面圖上觀看時(shí)呈沿著第一部分11和第二部分12的大致L字型。在本實(shí)施方式中，第二半導(dǎo)體區(qū)20例如是通過(guò)外延生長(zhǎng)而形成在第一半導(dǎo)體區(qū) 10的表面上的膜。第二半導(dǎo)體區(qū)20例如是在外延生長(zhǎng)膜上涂布了磷(P)的n_漏區(qū)。第二半導(dǎo)體區(qū)20是MOSFET中的漂移區(qū)。第三半導(dǎo)體區(qū)30是具有第五部分35和第六部分36的第二導(dǎo)電型的區(qū)域。第五部分35在第三部分23之上設(shè)置成比第四部分M沿Z方向延伸的長(zhǎng)度短。第六部分36設(shè)置成與第四部分M鄰接，從第五部分35的上表面的一部分向Z方向延伸。即，第三半導(dǎo)體區(qū)30通過(guò)在相互正交的方向上設(shè)置的第五部分35和第六部分36， 設(shè)置成在TL平面的截面圖上觀看時(shí)呈沿著第三部分23和第四部分M的大致L字型。第三半導(dǎo)體區(qū)30沿Z方向延伸的長(zhǎng)度h3比第二半導(dǎo)體區(qū)20沿Z方向延伸的長(zhǎng)度h4短。在本實(shí)施方式中，第三半導(dǎo)體區(qū)30例如是通過(guò)外延生長(zhǎng)而形成在第二半導(dǎo)體區(qū) 20的表面上的膜。第三半導(dǎo)體區(qū)30例如是在外延生長(zhǎng)膜上涂布了硼(B)的ρ—基區(qū)。第四半導(dǎo)體區(qū)40是在第五部分35之上與第六部分36鄰接設(shè)置的第一導(dǎo)電型的區(qū)域。S卩，第四半導(dǎo)體區(qū)40在第三半導(dǎo)體區(qū)30之上設(shè)置成沿Z方向延伸。由此，第四半導(dǎo)體區(qū)40在TL平面上的截面圖上觀看時(shí)，被埋在第三半導(dǎo)體區(qū)30的大致L字型的內(nèi)側(cè)。第四半導(dǎo)體區(qū)40沿Z方向延伸的長(zhǎng)度h2比第三半導(dǎo)體區(qū)30沿Z方向延伸的長(zhǎng)度h3短。在本實(shí)施方式中，第四半導(dǎo)體區(qū)40例如是通過(guò)外延生長(zhǎng)而形成在第三半導(dǎo)體區(qū) 30上的膜。第四半導(dǎo)體區(qū)40例如是在外延生長(zhǎng)膜上涂布了磷(P)的η+源區(qū)。柵區(qū)50設(shè)置在溝道100Τ內(nèi)，該溝道100Τ沿X方向貫穿第二半導(dǎo)體區(qū)20、第三半導(dǎo)體區(qū)30及第四半導(dǎo)體區(qū)40。g卩，第二半導(dǎo)體區(qū)20的第四部分對(duì)、第三半導(dǎo)體區(qū)30的第六部分36及第四半導(dǎo)體區(qū)40沿X方向鄰接。溝道100T設(shè)置成，沿X方向貫穿該鄰接的第四部分M、第六部分 36及第四半導(dǎo)體區(qū)40。柵區(qū)50隔著后述的柵絕緣膜60埋設(shè)在溝道100T內(nèi)。此外，柵區(qū)50以沿Z方向延伸的方式設(shè)置在溝道100T內(nèi)。柵區(qū)50以長(zhǎng)度hi沿 Z方向設(shè)置。長(zhǎng)度hi例如比第四半導(dǎo)體區(qū)的長(zhǎng)度h2短。作為柵區(qū)50，例如使用多晶硅。柵絕緣膜60設(shè)置在溝道100T的內(nèi)壁和柵區(qū)50之間。作為柵絕緣膜60，例如使用氧化硅膜。電場(chǎng)緩和區(qū)70設(shè)置在第二半導(dǎo)體區(qū)20的第三部分23和第三半導(dǎo)體區(qū)30的第五部分35之間。電場(chǎng)緩和區(qū)70是雜質(zhì)濃度比第三半導(dǎo)體區(qū)30的雜質(zhì)濃度低的第二導(dǎo)電型的區(qū)域。電場(chǎng)緩和區(qū)70例如是在第三部分23上涂布了硼(B)的？_區(qū)。電場(chǎng)緩和區(qū)70設(shè)置成從第三部分23和第五部分35之間延伸至第四部分M的一部分為止。即，在)(Z平面的截面圖上觀看時(shí)，電場(chǎng)緩和區(qū)70設(shè)置于第三半導(dǎo)體區(qū)30的大致L字型的角部外側(cè)周邊。若設(shè)置有這種電場(chǎng)緩和區(qū)70，則ρ—型第三半導(dǎo)體區(qū)30和η_型第二半導(dǎo)體區(qū)20之間的急劇的雜質(zhì)濃度變化得到緩和。即，在本實(shí)施方式所涉及的半導(dǎo)體裝置110中，電場(chǎng)緩和區(qū)70作為降低表面電場(chǎng)(Reduce Surface Field =RESURF)區(qū)發(fā)揮作用，使得在第三半導(dǎo)體區(qū)30的大致L字型的角部周邊處的電場(chǎng)集中得到緩和。在本實(shí)施方式所涉及的半導(dǎo)體裝置110中，對(duì)柵區(qū)50施加導(dǎo)通電壓，從而在與柵絕緣膜60鄰接的第三半導(dǎo)體區(qū)30即ρ—基區(qū)形成溝道。在半導(dǎo)體裝置110中，第三半導(dǎo)體區(qū)30沿X方向延伸的長(zhǎng)度與溝道長(zhǎng)度對(duì)應(yīng)。此外，在半導(dǎo)體裝置110中，第三半導(dǎo)體區(qū)30 沿Z方向延伸的長(zhǎng)度中的與柵區(qū)50對(duì)應(yīng)的深度hi與溝道寬度對(duì)應(yīng)。若在第三半導(dǎo)體區(qū)30 的溝道長(zhǎng)度方向的全長(zhǎng)上形成溝道，則電流從作為源區(qū)的第四半導(dǎo)體區(qū)40，經(jīng)由作為漂移區(qū)的第二半導(dǎo)體區(qū)20，流向作為漏區(qū)的第一半導(dǎo)體區(qū)10。另一方面，在未對(duì)柵區(qū)50施加導(dǎo)通電壓的狀態(tài)下，不會(huì)在作為第三半導(dǎo)體區(qū)30的 ρ-基區(qū)形成溝道，不流動(dòng)電流。在本實(shí)施方式所涉及的半導(dǎo)體裝置110中，由于在第三半導(dǎo)體區(qū)30和第二半導(dǎo)體區(qū)20之間設(shè)置有電場(chǎng)緩和區(qū)70，所以耗盡層從溝道區(qū)達(dá)到電場(chǎng)緩和區(qū)70。由此，能夠緩和在第三半導(dǎo)體區(qū)30的角部周邊處的電場(chǎng)集中，能夠提高耐壓。圖2是對(duì)參考例所涉及的半導(dǎo)體裝置進(jìn)行示例的示意性立體圖。如圖2所示，參考例所涉及的半導(dǎo)體裝置190中未設(shè)置圖1所示的半導(dǎo)體裝置110 那樣的電場(chǎng)緩和區(qū)70。圖2所示的虛線表示在MOSFET處于截止?fàn)顟B(tài)下施加到第三半導(dǎo)體區(qū)30和第二半導(dǎo)體區(qū)20之間的電場(chǎng)。在該半導(dǎo)體裝置190中，電場(chǎng)集中在第三半導(dǎo)體區(qū)30的角部周邊。在半導(dǎo)體裝置190中，由第一半導(dǎo)體區(qū)10的第一部分11和第二部分12包圍第二半導(dǎo)體區(qū)20的兩個(gè)面(XY平面和H平面)。而且，在該第二半導(dǎo)體區(qū)20的內(nèi)側(cè)設(shè)置有第三半導(dǎo)體區(qū)30。因此，第三半導(dǎo)體區(qū)30在正交的兩個(gè)面(XY平面和H平面)上與第二半導(dǎo)體區(qū)20相接。由此，在第三半導(dǎo)體區(qū)30的被上述兩個(gè)面夾持的角部，電場(chǎng)容易集中?？梢哉J(rèn)為第三半導(dǎo)體區(qū)30的從第五部分35朝向第一半導(dǎo)體區(qū)10的第一部分11 的區(qū)域與所謂的3D-M0SFET的末端區(qū)等效。因此，若在第三半導(dǎo)體區(qū)30的被上述兩個(gè)面夾持的角部周邊處電場(chǎng)集中，則與末端區(qū)處的耐壓下降相同，導(dǎo)致半導(dǎo)體裝置190整體的耐壓下降。圖3是對(duì)本實(shí)施方式所涉及的半導(dǎo)體裝置的電場(chǎng)狀態(tài)進(jìn)行示例的示意性立體圖。圖3所示的虛線表示本實(shí)施方式所涉及的半導(dǎo)體裝置110的MOSFET處于截止?fàn)顟B(tài)下施加到第三半導(dǎo)體區(qū)30和第二半導(dǎo)體區(qū)20之間的電場(chǎng)。在本實(shí)施方式所涉及的半導(dǎo)體裝置110中，如之前所說(shuō)明的那樣，具備電場(chǎng)緩和區(qū)70，所以在第三半導(dǎo)體區(qū)30和第二半導(dǎo)體區(qū)20之間、尤其在第三半導(dǎo)體區(qū)30的角部周邊處的電場(chǎng)集中能夠得到緩和。由此，與圖2所示的參考例所涉及的半導(dǎo)體裝置190相比， 能夠提高末端區(qū)的耐壓，能夠提高半導(dǎo)體裝置110整體的耐壓。在圖1所示例的半導(dǎo)體裝置110中，第一半導(dǎo)體區(qū)10的第二部分12設(shè)置成沿著 Y方向延伸。此外，在半導(dǎo)體裝置110中，第三半導(dǎo)體區(qū)30和第四半導(dǎo)體區(qū)40沿著Y方向延伸。進(jìn)而，在半導(dǎo)體裝置110中，沿著Y方向配置有多個(gè)柵區(qū)50和柵絕緣膜60。由此，與在Y方向上延伸的第二部分12對(duì)應(yīng)地具備多個(gè)MOSFET結(jié)構(gòu)。多個(gè)MOSFET 結(jié)構(gòu)中的各柵區(qū)例如并聯(lián)連接。此外，多個(gè)MOSFET結(jié)構(gòu)中的各源區(qū)例如并聯(lián)連接。此外，在圖1所示的半導(dǎo)體裝置110中，以第二部分12為中心，在沿著X方向的兩側(cè)，設(shè)置第二半導(dǎo)體區(qū)20、第三半導(dǎo)體區(qū)30、第四半導(dǎo)體區(qū)、多個(gè)柵區(qū)50及多個(gè)柵絕緣膜60。在半導(dǎo)體裝置110中，也可以采用如下結(jié)構(gòu)，沿著X方向配置多個(gè)第二部分12，以各第二部分12為中心，在沿著X方向的兩側(cè)具備多個(gè)MOSFET結(jié)構(gòu)。在這種本實(shí)施方式所涉及的半導(dǎo)體裝置110中，通過(guò)緩和在第三半導(dǎo)體區(qū)30的角部周邊處的電場(chǎng)集中，從而能夠?qū)崿F(xiàn)耐壓的提高。(第二實(shí)施方式)接著，說(shuō)明第二實(shí)施方式。第二實(shí)施方式是第一實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法。圖4 圖10是說(shuō)明第一實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法的示意性立體圖。首先，如圖4(a)所示，準(zhǔn)備例如硅晶片10W。在晶片IOW上例如涂布有磷(P)而成為n+，以便形成作為第一半導(dǎo)體區(qū)10的漏區(qū)。晶片IOW的雜質(zhì)濃度為例如4. 5XlO1W0接著，在晶片IOW上形成例如氧化硅膜15，通過(guò)光刻和蝕刻來(lái)形成圖案。通過(guò)形成圖案，氧化硅膜15只有形成后述的第二部分12的部分被留下。接著，如圖4(b)所示，將形成了圖案的氧化硅膜15作為掩模，對(duì)晶片IOW進(jìn)行蝕刻。蝕刻例如采用RIE (Reactive Ion Etching 反應(yīng)離子刻蝕)。通過(guò)晶片IOW的蝕刻而殘留的部分成為第一部分11。此外，被氧化硅膜15遮蔽而未被蝕刻的部分成為第二部分 12。由此，形成具有第一部分11和第二部分12的第一半導(dǎo)體區(qū)10。在此，晶片IOW的蝕刻深度例如為15微米(μ m) 20 μ m。由此，第二部分12沿 Z方向延伸的長(zhǎng)度h5為15 μ m 20 μ m。對(duì)晶片IOW進(jìn)行了蝕刻之后，對(duì)氧化硅膜15進(jìn)行去除。接著，如圖5(a)所示，在第一半導(dǎo)體區(qū)10的表面對(duì)第二半導(dǎo)體區(qū)20進(jìn)行成膜。第二半導(dǎo)體區(qū)20例如通過(guò)外延生長(zhǎng)形成在第一半導(dǎo)體區(qū)10的表面上。第二半導(dǎo)體區(qū)20通過(guò)外延生長(zhǎng)形成為約2 μ m厚。第二半導(dǎo)體區(qū)20以覆蓋第一半導(dǎo)體區(qū)10的第一部分11和第二部分12的表面的方式形成。由此，在第一部分11之上形成第三部分23，并形成與第二部分12鄰接的第四部分M。外延生長(zhǎng)之后，在第二半導(dǎo)體區(qū)20上涂布例如磷(P)。由此，第二半導(dǎo)體區(qū)20成為n_的漏區(qū)。第二半導(dǎo)體區(qū)20的雜質(zhì)濃度例如為2X 1016cm_3。接著，如圖5(b)所示，從第二半導(dǎo)體區(qū)20上面注入離子。離子注入作為雜質(zhì)注入例如硼(B)離子，形成ρ—。在此，硼(B)離子被注入到第二半導(dǎo)體區(qū)20的上表面20c及與第一半導(dǎo)體區(qū)10的第一主面IOa對(duì)置的第二主面20a。其中，由注入到第二主面20a的硼 (B)形成的p_區(qū)成為電場(chǎng)緩和區(qū)70。ρ—區(qū)(電場(chǎng)緩和區(qū)70)的雜質(zhì)濃度比后面形成的第三半導(dǎo)體區(qū)30的雜質(zhì)濃度低。 在此進(jìn)行的離子注入，例如以IXlO14cnT2的注入量注入硼。由此，p—區(qū)(電場(chǎng)緩和區(qū)70)的雜質(zhì)濃度小于lX1018cm_3。此外，注入離子時(shí)的離子入射角度設(shè)定成使得第二半導(dǎo)體區(qū)20的第二主面20a被注入離子而第二半導(dǎo)體區(qū)的與第二部分12的側(cè)面對(duì)置的第三主面20b不被注入離子的角度。離子的入射角度例如相對(duì)于與第二主面20a垂直的方向成約3度。由此，即使離子碰撞到第二半導(dǎo)體區(qū)20的第三主面20b，也會(huì)被彈回，而不被注入到第三主面20b，而注入到第二主面20a。另外，雖然上表面20c也被注入雜質(zhì)，但在后面的工序中將要通過(guò)研磨去除。向第二半導(dǎo)體區(qū)20注入了雜質(zhì)之后，通過(guò)熱處理，使雜質(zhì)擴(kuò)散。接著，如圖6(a)所示，在第二半導(dǎo)體區(qū)20的表面對(duì)第三半導(dǎo)體區(qū)30進(jìn)行成膜。第三半導(dǎo)體區(qū)30例如通過(guò)外延生長(zhǎng)形成在第二半導(dǎo)體區(qū)20的表面上。第三半導(dǎo)體區(qū)30通過(guò)外延生長(zhǎng)形成為約0. 35 μ m厚。由此，在第三部分23之上形成第五部分35，并形成與第四部分M鄰接的第六部分36。外延生長(zhǎng)之后，在第三半導(dǎo)體區(qū)30上涂布例如硼(B)，形成ρ—的基區(qū)。第三半導(dǎo)體區(qū)30的雜質(zhì)濃度例如為lX1018cm_3。S卩，比前面形成的電場(chǎng)緩和區(qū)70的雜質(zhì)濃度高。接著，如圖6(b)所示，在第三半導(dǎo)體區(qū)30的表面對(duì)第四半導(dǎo)體區(qū)40進(jìn)行成膜。第四半導(dǎo)體區(qū)40通過(guò)例如外延生長(zhǎng)形成在第三半導(dǎo)體區(qū)30的表面上。第四半導(dǎo)體區(qū)40通過(guò)外延生長(zhǎng)形成為約0. 55 μ m厚。由此，第四半導(dǎo)體區(qū)40在第五部分35之上與第六部分 36鄰接設(shè)置。外延生長(zhǎng)后，在第四半導(dǎo)體區(qū)40涂布例如磷(P)，形成η+的源區(qū)。第四半導(dǎo)體區(qū) 40的雜質(zhì)濃度例如為3Χ 1019CnT3。接著，如圖7 (a)所示，對(duì)第四半導(dǎo)體區(qū)40、第三半導(dǎo)體區(qū)30及第二半導(dǎo)體區(qū)20進(jìn)行去除，直到第一半導(dǎo)體區(qū)10的第二部分12露出為止。該去除方法采用例如CMP (Chemical Mechanical Polishing 化學(xué)機(jī)械研磨)。通過(guò)CMP來(lái)形成第二部分12的露出面被平坦化的結(jié)構(gòu)體100。接著，如圖7(b)所示，在結(jié)構(gòu)體100上形成掩模構(gòu)件16。掩模構(gòu)件16例如使用氧化硅。掩模構(gòu)件16例如采用CVD (Chemical Vapor Deposition 化學(xué)氣相沉積)法來(lái)形成。 形成了掩模構(gòu)件16之后，通過(guò)光刻和蝕刻，對(duì)掩模構(gòu)件16進(jìn)行圖案形成。例如，在掩模構(gòu)件16上涂布抗蝕劑(未圖示)，通過(guò)光刻和蝕刻來(lái)形成圖案。之后，將抗蝕劑作為掩模，通過(guò)例如RIE對(duì)掩模構(gòu)件16進(jìn)行蝕刻，形成圖案。在形成圖案時(shí)，掩模構(gòu)件16僅在形成柵區(qū) 50和柵絕緣膜60的部分上形成開(kāi)口。在掩模構(gòu)件16的圖案形成之后，去除抗蝕劑。接著，如圖8(a)所示，將形成圖案的掩模構(gòu)件16作為掩模，對(duì)結(jié)構(gòu)體100進(jìn)行蝕刻。通過(guò)該蝕刻，掩模構(gòu)件16的開(kāi)口部分的結(jié)構(gòu)體100被切開(kāi)，形成溝道100T。溝道100T 以沿著X方向?qū)⒌诙雽?dǎo)體區(qū)20、第三半導(dǎo)體區(qū)30及第四半導(dǎo)體區(qū)40貫穿的方式設(shè)置。此夕卜，溝道100T形成為沿Y方向延伸的寬度為約1 μ m、沿Z方向延伸的長(zhǎng)度htl為約15 μ m 20 μ m。在本實(shí)施方式中，溝道100T沿Z方向延伸的長(zhǎng)度htl比第四半導(dǎo)體區(qū)40沿Z方向延伸的長(zhǎng)度h2短。此外，根據(jù)需要，沿著Y方向和X方向設(shè)置多個(gè)溝道100T。形成了溝道100T之后，去除掩模構(gòu)件16。接著，如圖8(b)所示，在形成有溝道100T的結(jié)構(gòu)體100之上對(duì)柵絕緣膜60進(jìn)行成膜。柵絕緣膜60例如是氧化硅膜。氧化硅膜例如通過(guò)熱氧化來(lái)形成。柵絕緣膜60形成為例如100納米(nm)厚。接著，如圖9(a)所示，在柵絕緣膜60之上形成柵極材料50A。柵極材料50A例如是多晶硅。柵極材料50A被埋設(shè)在結(jié)構(gòu)體100的上表面和溝道100T內(nèi)。接著，對(duì)柵極材料50A進(jìn)行回蝕。由此，如圖9(b)所示，在溝道100T中形成隔著柵絕緣膜60設(shè)置的柵區(qū)50。通過(guò)柵極材料50A的回蝕形成的柵區(qū)50的上表面在Z方向上比溝道100T的開(kāi)口略低。
接著，如圖10(a)所示，在結(jié)構(gòu)體100之上形成層間絕緣膜17。層間絕緣膜17形成在結(jié)構(gòu)體100的上表面的整個(gè)面上。然后，例如通過(guò)RIE對(duì)層間絕緣膜17進(jìn)行蝕刻。如圖10(b)所示，該蝕刻進(jìn)行到第二部分12、第二半導(dǎo)體區(qū)20、第三半導(dǎo)體區(qū)30及第四半導(dǎo)體區(qū)40露出為止。由此，成為在柵區(qū)50上殘留有層間絕緣膜17的狀態(tài)。之后，在柵區(qū)50、作為第一半導(dǎo)體區(qū)10的漏區(qū)及作為第四半導(dǎo)體區(qū)40的源區(qū)上形成導(dǎo)通的未圖示的電極(柵電極、漏電極以及源電極)。電極例如使用鋁(Al)。電極通過(guò)光刻和時(shí)刻形成為預(yù)定的圖案形狀。然后，形成例如聚酰亞胺等的保護(hù)膜(未圖示)。由此，完成半導(dǎo)體裝置110。根據(jù)這種第二實(shí)施方式，能夠制造在第三半導(dǎo)體區(qū)30和第二半導(dǎo)體區(qū)20之間具備電場(chǎng)緩和區(qū)70、能夠緩和電場(chǎng)集且提高耐壓的半導(dǎo)體裝置110。另外，在上述的各實(shí)施方式中，說(shuō)明了第一導(dǎo)電型為η型、第二導(dǎo)電型為ρ型的情況，但是，即使第一導(dǎo)電型為P型、第二導(dǎo)電型為η型，也能夠?qū)嵤┍景l(fā)明。進(jìn)而，在上述的各實(shí)施方式中，說(shuō)明了作為半導(dǎo)體使用了硅(Si)的M0SFET，但是作為半導(dǎo)體，也能夠使用例如碳化硅(SiC)或氮化鎵(GaN)等的化合物半導(dǎo)體、或金剛石等的寬帶隙半導(dǎo)體。進(jìn)而，在上述的各實(shí)施方式和各變形例中，示出了 MOSFET的例子，但本發(fā)明不限于此，半導(dǎo)體裝置還可以采用例如MOSFET和SBD GchottkyBarrier Diode 肖特基二極管) 的混搭元件，或者IGBTansulated Gate BipolarTransistor 絕緣柵雙極型晶體管)等元件。如上所述，根據(jù)本實(shí)施方式，能夠提高半導(dǎo)體裝置的耐壓。以上說(shuō)明了本發(fā)明的幾個(gè)實(shí)施方式，這些實(shí)施方式是作為例子而示出的，并不限定本發(fā)明的范圍。這些新穎的實(shí)施方式也可以采用其他各種方式實(shí)施，能夠在不脫離發(fā)明宗旨的范圍內(nèi)進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變形也被包括在發(fā)明的范圍或宗旨內(nèi)，此外也被包括在權(quán)利要求書(shū)中記載的發(fā)明及其等同范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備第一導(dǎo)電型的第一半導(dǎo)體區(qū)，具有第一部分和第二部分，該第一部分包括第一主面，該第二部分在與所述第一主面正交的第一方向上延伸；第一導(dǎo)電型的第二半導(dǎo)體區(qū)，具有第三部分和第四部分，該第三部分在所述第一部分的一側(cè)設(shè)置成比所述第二部分沿所述第一方向延伸的長(zhǎng)度短；該第四部分與所述第二部分鄰接，從所述第三部分的上表面的一部分向所述第一方向延伸；第二導(dǎo)電型的第三半導(dǎo)體區(qū)，具有第五部分和第六部分，該第五部分在所述第三部分的一側(cè)設(shè)置成比所述第四部分沿所述第一方向延伸的長(zhǎng)度短；該第六部分與所述第四部分鄰接，從所述第五部分的上表面的一部分向所述第一方向延伸；第一導(dǎo)電型的第四半導(dǎo)體區(qū)，在所述第五部分之上設(shè)置成與所述第六部分鄰接； 柵區(qū)，設(shè)置在溝道內(nèi)，該溝道在與所述第一方向正交的第二方向上形成在所述第二半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第四半導(dǎo)體區(qū)；柵絕緣膜，設(shè)置于所述溝道的內(nèi)壁和所述柵區(qū)之間；以及第二導(dǎo)電型的電場(chǎng)緩和區(qū)，設(shè)置于所述第三部分和所述第五部分之間，具有比所述第三半導(dǎo)體區(qū)的雜質(zhì)濃度低的雜質(zhì)濃度。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第二部分沿著與所述第一方向和所述第二方向正交的第三方向設(shè)置。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 沿著所述第三方向設(shè)置有多個(gè)所述柵區(qū)和多個(gè)所述柵絕緣膜。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，所述第二半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第四半導(dǎo)體區(qū)沿著所述第三方向延伸。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述柵區(qū)沿所述第一方向延伸的第一長(zhǎng)度比所述第四半導(dǎo)體區(qū)沿所述第一方向延伸的第二長(zhǎng)度短。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第四半導(dǎo)體區(qū)沿所述第一方向延伸的第二長(zhǎng)度比所述第三半導(dǎo)體區(qū)沿所述第一方向延伸的第三長(zhǎng)度短。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第三半導(dǎo)體區(qū)沿所述第一方向延伸的第三長(zhǎng)度比所述第二半導(dǎo)體區(qū)沿所述第一方向延伸的第四長(zhǎng)度短。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述電場(chǎng)緩和區(qū)設(shè)置成從所述第三部分和所述第五部分之間延伸至所述第四部分的一部分。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 所述電場(chǎng)緩和區(qū)設(shè)置于所述第三半導(dǎo)體區(qū)的大致L字型的角部外側(cè)周邊。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述電場(chǎng)緩和區(qū)是降低表面電場(chǎng)區(qū)。
11.一種半導(dǎo)體裝置的制造方法，其特征在于，包括形成第一導(dǎo)電型的第一半導(dǎo)體區(qū)的工序，該第一導(dǎo)電型的第一半導(dǎo)體區(qū)具有第一部分和第二部分，該第一部分包括第一主面，該第二部分在與所述第一主面正交的第一方向上延伸；用第一導(dǎo)電型的第二半導(dǎo)體區(qū)覆蓋所述第一半導(dǎo)體區(qū)，形成第三部分和第四部分的工序，該第三部分在所述第一部分的一側(cè)設(shè)置成比所述第二部分沿所述第一方向延伸的長(zhǎng)度短，該第四部分與所述第二部分鄰接，從所述第三部分的上表面的一部分向所述第一方向延伸；在所述第三部分的與所述第一主面對(duì)置的第二主面上形成第二導(dǎo)電型的電場(chǎng)緩和區(qū)的工序；用第二導(dǎo)電型的第三半導(dǎo)體區(qū)覆蓋所述第二半導(dǎo)體區(qū)，形成第五部分和第六部分的工序，該第五部分在所述第三部分的一側(cè)設(shè)置成比所述第四部分沿所述第一方向延伸的長(zhǎng)度短，該第六部分與所述第四部分鄰接，從所述第五部分的上表面的一部分向所述第一方向延伸；用第一導(dǎo)電型的第四半導(dǎo)體區(qū)覆蓋所述第三半導(dǎo)體區(qū)的工序；對(duì)所述第四半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第二半導(dǎo)體區(qū)進(jìn)行去除，直到所述第二部分露出的工序；以及在與所述第一方向正交的第二方向，在所述第二半導(dǎo)體區(qū)、所述第三半導(dǎo)體區(qū)及所述第四半導(dǎo)體區(qū)形成溝道，在所述溝道內(nèi)隔著柵絕緣膜形成柵區(qū)的工序。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成所述電場(chǎng)緩和區(qū)的工序中，對(duì)所述第二主面注入第二導(dǎo)電型的雜質(zhì)的離子。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于，所述離子的入射角度為使得所述第二主面被注入所述離子而所述第四部分的與所述第二部分側(cè)面對(duì)置的第三主面不被注入所述離子的角度。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其特征在于，注入所述雜質(zhì)的離子之后，通過(guò)熱處理使所述雜質(zhì)擴(kuò)散。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，將所述第四半導(dǎo)體區(qū)沿所述第一方向延伸的第二長(zhǎng)度形成得比所述第三半導(dǎo)體區(qū)沿所述第一方向延伸的第三長(zhǎng)度短。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，所述第三半導(dǎo)體區(qū)沿所述第一方向延伸的第三長(zhǎng)度比所述第二半導(dǎo)體區(qū)沿所述第一方向延伸的第四長(zhǎng)度短。
全文摘要
半導(dǎo)體裝置及制造方法，具備第一導(dǎo)電型第一半導(dǎo)體區(qū)，具有包括第一主面的第一部分和在與該主面正交的第一方向延伸的第二部分；第一導(dǎo)電型第二半導(dǎo)體區(qū)，具有在第一部分一側(cè)設(shè)成比第二部分沿第一方向的長(zhǎng)度短的第三部分和鄰接第二部分且向第一方向延伸的第四部分；第二導(dǎo)電型第三半導(dǎo)體區(qū)，具有在第三部分的一側(cè)設(shè)成比第四部分沿第一方向的長(zhǎng)度短的第五部分和鄰接第四部分且向第一方向延伸的第六部分；第一導(dǎo)電型第四半導(dǎo)體區(qū)，第五部分上設(shè)成鄰接第六部分；柵區(qū)，設(shè)于在與第一方向正交的方向且第二、三和四半導(dǎo)體區(qū)形成的溝道內(nèi)；柵絕緣膜，設(shè)于溝道內(nèi)壁和柵區(qū)之間；第二導(dǎo)電型電場(chǎng)緩和區(qū)，設(shè)于第三和第五部分之間，雜質(zhì)濃度低于第三半導(dǎo)體區(qū)。
文檔編號(hào)H01L29/78GK102376764SQ20111005194
公開(kāi)日2012年3月14日 申請(qǐng)日期2011年3月3日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者佐藤慎吾, 河村圭子, 篠原仁 申請(qǐng)人:株式會(huì)社東芝