專利名稱：金屬氧化物半導體p-n 結(jié)面二極管結(jié)構(gòu)及其制作方法
技術(shù)領域：
本發(fā)明涉及一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)及其制作方法，尤指具有較低漏電流、較低正向?qū)▔航抵?Vf)、較高反向耐電壓值與較低反向回復時間特性的一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)。
背景技術(shù)：
肖特基二極管為以電子作為載流子的單極性元件，其特性為速度快且正向?qū)▔航抵?Vf)低，但反向偏壓漏電流則較大(與金屬功函數(shù)及半導體摻雜濃度所造成的肖特基勢壘值有關(guān))，且因為以電子作為載流子的單極性元件，沒有少數(shù)載流子復合的因素，反向回復時間較短。而P-N 二極管，為一種雙載流子元件，傳導電流量大。但元件的正向操作壓降值(Vf) —般較肖特基二極管高，且因空穴載流子的作用使P-N 二極管反應速度較慢，反向回復時間較長。為綜合肖特基二極管與P-N 二極管的優(yōu)點，提出來一種柵式二極管的架構(gòu)，其中利用平面式金屬氧化物半導體場效晶體管的柵極與源極等電位，設定為陽極，而晶背漏極設定為陰極。該元件具有與肖特基二極管相匹敵或更低的正向?qū)▔航抵?Vf)。反向偏壓漏電流的性能接近P-N 二極管，較肖特基二極管為低。在高溫的反向回復時間與肖特基二極管相近。元件的介面可耐受溫度，則較肖特基二極管更高。在應用上為較肖特基二極管性能更優(yōu)良的元件。關(guān)于柵式二極管裝置，其代表性技術(shù)方案可參閱2003年的美國專利第66M030 號，其發(fā)明名稱為 “RECTIFIER DEVICE HAVING A LATERALLYGRADED P-N JUNCTION FOR A CHANNEL REGION”，所披露的元件結(jié)構(gòu)具有代表性。請參閱圖1(a) 1 (1)所示，其制作方法主要包括步驟首先，如圖1 (a)所示，提供N+基板20與已長好的N-型外延層22，在其上生長場氧化層(Field Oxide) 50o而后，如圖1(b)所示，在場氧化層50上形成光致抗蝕劑層52后進行光刻工藝及蝕刻工藝，以移除部分場氧化層50，然后進行第一離子注入層硼離子的注入。之后，如圖1(c)所示，在光致抗蝕劑去除后，進行第一離子注入層硼離子的熱驅(qū)入，形成邊緣的P型層觀與中心的P型層30。然后進行第二離子注入層氟化硼離子的注入。接著如圖l(d)，l(e)所示，進行第二光刻工藝及蝕刻工藝，元件周圍為光致抗蝕劑M 所覆蓋，以移除元件中心區(qū)域的場氧化層50。如圖1(f)所示，生長柵氧化層56、柵極多晶硅層58與氮化硅層60，并進行砷離子的注入。接著如圖1(g)所示，披覆化學氣相沉積氧化層62，并于其上進行第三光刻工藝，留下柵極圖案的光致抗蝕劑層64。然后，如圖1(h)所示，對化學氣相沉積的氧化層62，進行濕式蝕刻。于圖l(i)所示，對基板進行干式蝕刻以移除部分的氮化硅層60，然后進行第三離子注入層硼離子的注入。接著如圖l(j)所示，在去除光致抗蝕劑層64之后，進行第四離子注入層硼離子的注入，以形成P型包覆層(P-type Pocket) 36 0如圖l(k)所示，對基板進行濕式蝕刻，以移除氧化層62，然后再對基板進行干式蝕刻以移除一部分的柵極多晶硅層58。然后，進行砷離子注入工藝，以形成N+的注入?yún)^(qū) M，如圖1(1)所示，將氮化硅層60以濕蝕刻的方式去除，然后對基板進行砷離子的注入。元件的工藝部分于此完成，后續(xù)則陸續(xù)進行上表面金屬層形成、光刻工藝與蝕刻工藝等，以完成晶片的前端工藝。由上述工法制作的柵式二極管，與肖特基二極管相較，正向?qū)▔航抵?Vf)相當， 反向漏電流低，界面耐受溫度較高，可靠度測試的結(jié)果優(yōu)選，而反向回復時間則較肖特基二極管高(于室溫下)。

發(fā)明內(nèi)容
本發(fā)明所提供的溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)及其制作方法，其在元件的結(jié)構(gòu)設計上，為金屬氧化物半導體N型溝道結(jié)構(gòu)與側(cè)邊P-N結(jié)面二極管共構(gòu)，并在P型結(jié)構(gòu)中埋入填滿聚合物的溝槽氧化層結(jié)構(gòu)，以取代大部分的P型結(jié)構(gòu)區(qū)域。通過此種結(jié)構(gòu)設計，當元件于正向偏壓操作時為金屬氧化物半導體N型溝道與P-N面二極管并聯(lián)，具有接近肖特基二極管的反應速度快與正向?qū)▔航抵?VF)低的特性。而于反向偏壓操作時，通過填滿聚合物的溝槽氧化層結(jié)構(gòu)與側(cè)邊P-N結(jié)面二極管耗層區(qū)對漏電的夾止與N型溝道關(guān)閉的行為，使元件具有非常低的漏電流，又以填滿聚合物的溝槽氧化層結(jié)構(gòu)取代基板中的大部分P型區(qū)，以減少P型區(qū)的面積，降低少數(shù)載流子效應的影響，使元件具有較低的反向回復時間(trr)。因此，該元件同時具有肖特基二極管與P-N 二極管的優(yōu)點。 即為具有反應速度快，正向?qū)▔航抵?VF)值低，然后又有反向偏壓漏電流小，有較低的反向回復時間(trr)等特性的二極管元件。本發(fā)明所述的溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)，包括基板；溝槽結(jié)構(gòu)，將該基板區(qū)分為第一表面區(qū)域與第二表面區(qū)域；溝槽氧化層，形成于該溝槽結(jié)構(gòu)表面；多晶硅層，填于該溝槽結(jié)構(gòu)并位于該溝槽氧化層上方且低于該基板表面；柵氧化層，形成于該基板的該第一表面區(qū)域；柵極結(jié)構(gòu)覆蓋于該柵氧化層上；離子注入?yún)^(qū)，位于該柵氧化層之外的該第一表面下方；以及金屬層，覆蓋于該柵極結(jié)構(gòu)、該溝槽結(jié)構(gòu)中的該多晶硅層、與該離子注入?yún)^(qū)域。為完成上述結(jié)構(gòu)，本發(fā)明提出兩種制作方式。其中，第一制作方法至少包括下列步驟提供基板；于該基板上形成第一掩模層；對該基板進行第一光刻蝕刻工藝，進而去除部分該第一掩模層并于該基板上形成側(cè)壁結(jié)構(gòu)；于該基板、側(cè)壁結(jié)構(gòu)上、第一掩模層上生長第二掩模層；對該基板進行第二光刻蝕刻工藝，進而去除部分該第一掩模層以形成柵極結(jié)構(gòu)；于該基板、該第一掩模層、該第二掩模層結(jié)構(gòu)上形成第三掩模層；對該第三掩模層進行干式回蝕刻工藝，進而于該第一掩模層、該第二掩模層側(cè)壁形成包覆結(jié)構(gòu)；以剩余的第一掩模層、第二掩模層、第三掩模層為掩模，以于該基板形成第一溝槽結(jié)構(gòu)；移除部分的第二掩模層，并于第一溝槽結(jié)構(gòu)內(nèi)生長溝槽氧化層；于第一溝槽結(jié)構(gòu)內(nèi)、第一掩模層上、第二掩模層上披覆第四掩模層；對第四掩模層進行干式回蝕刻工藝，直至第四掩模層的高度低于該基板的位置；移除包覆結(jié)構(gòu)與部分的第二掩模層；對基板進行離子注入工藝，進而于該基板上形成相鄰于溝槽氧化層的深度注入?yún)^(qū)域；于第一溝槽結(jié)構(gòu)的第四掩模層、該柵極結(jié)構(gòu)的表面、該溝槽氧化層的表面、與第一掩模層上進行金屬濺鍍工藝，以形成金屬濺鍍層；以及對該基板進行第三光刻蝕刻工藝，進而去除掉部分該金屬層。為完成上述結(jié)構(gòu)，本發(fā)明所述的第二制作方法至少包括下列步驟提供基板；于該基板上形成第一掩模層；對該基板進行第一光刻蝕刻工藝，進而去除部分該第一掩模層并于該基板上形成凹陷結(jié)構(gòu)；于該凹陷結(jié)構(gòu)上進行蝕刻以在基板上形成溝槽結(jié)構(gòu)并于溝槽結(jié)構(gòu)內(nèi)生長溝槽氧化層；于該第一掩模層與該溝槽氧化層上被覆第二掩模層；
對第二掩模層進行干式回蝕刻工藝，直至第二掩模層的高度低于該基板的位置； 對該基板進行第二次光刻蝕刻工藝，并移除部分該第一掩模層；于移除部分的該第一掩模層后的基板表面上進行熱氧化層生長工藝，并于基板、第二掩模層上生長出第一氧化層；于該第一氧化層、該第一掩模層、該第二掩模層、與該溝槽氧化層上形成第三掩模層；進行第三光刻蝕刻工藝，以蝕刻該第三掩模層，使得該基板表面該第一氧化層上形成柵極結(jié)構(gòu)；對基板進行離子注入工藝，進而于該基板上形成相鄰于溝槽氧化層的深度注入?yún)^(qū)域；移除該基板上未被該柵極結(jié)構(gòu)覆蓋的該第一氧化層；以及，在該溝槽結(jié)構(gòu)的第三掩模層、該柵極結(jié)構(gòu)的表面、該溝槽氧化層的表面、與第一掩模層上進行金屬濺鍍工藝，以形成金屬濺鍍層； 以及對該基板進行第四光刻蝕刻工藝，進而去除掉部分該金屬層。


本發(fā)明通過下列附圖及說明，以便本領域技術(shù)人員能夠更深入的了解圖1 (a) 1 (1)，其為美國專利第66M030號所披露的柵式二極管裝置制作方法示意圖。圖2 (a) 2 (r)，溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)的第一制作方法的優(yōu)選實施例的制作流程示意圖。圖3(a) 3(r)，其為本發(fā)明為改善已知技術(shù)手段的缺點所發(fā)展出溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)的第二制作方法的優(yōu)選實施例的制作流程示意圖。附圖標記說明本發(fā)明專利申請附圖中所列，用于說明已有技術(shù)的各元件列示如下N+基板20N-型外延層22場氧化層50第一離子注入層觀、30柵氧化層56柵極多晶硅層58氮化硅層60化學氣相沉積的氧化層62第三離子注入層66第四離子注入層36光致抗蝕劑層52、54、64 陽極金屬層18砷離子注入?yún)^(qū)24本發(fā)明專利申請附圖中，用于說明本發(fā)明第一制作法的各元件列示如下高摻雜濃度N型硅基板(N+基板)201低摻雜濃度N型外延層(N-型外延層)202基板20 (包括N+基板201，與N-型外延層202)第一掩模層(氧化層)210側(cè)壁結(jié)構(gòu)22第一光致抗蝕劑層211曝光后的無光致抗蝕劑區(qū)域2110、2350、2730曝光后的有光致抗蝕劑區(qū)域2111、2351、2731柵氧化層231多晶硅層232
6
氮化硅層233、M氧化層234第二掩模層23(包括231、232、233、234)氮化硅包覆結(jié)構(gòu)Ml第一溝槽結(jié)構(gòu)25溝槽結(jié)構(gòu)內(nèi)的熱氧化層251溝槽結(jié)構(gòu)內(nèi)的多晶硅層252第一離子注入層沈0第一金屬層271第二金屬層272金屬濺鍍層27(包括第一金屬層271、與第二金屬層272)本發(fā)明專利申請附圖中，用于說明本發(fā)明第二制作法的各元件列示如下高摻雜濃度N型硅基板(N+基板)301低摻雜濃度N型外延層(N-型外延層)302基板30 (包括N+基板301，與N-型外延層302)第一掩模層(氧化層)310第一光致抗蝕劑層311凹陷結(jié)構(gòu)40曝光后的無光致抗蝕劑區(qū)域3110、3120、4510、4010曝光后的有光致抗蝕劑區(qū)域3111、3121、4511、4011溝槽結(jié)構(gòu)41第一氧化層410第二掩模層42溝槽內(nèi)的多晶硅層420柵氧化層431氧化層432第三掩模層(多晶硅柵極層)45第一離子注入層360第一金屬層51第二金屬層52金屬濺鍍層50(包括第一金屬層51、與第二金屬層52)
具體實施例方式請參閱圖2(a)至2(r)，其為本發(fā)明為改善已知技術(shù)手段的缺點所發(fā)展出溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)的第一實施例的制作流程示意圖。從圖中可以清楚的看出，首先，提供基板20(如圖2(a)所示)，該基板20為高摻雜濃度N型硅基板201 (N+硅基板)與低摻雜濃度N型外延層202 (N-外延層)所構(gòu)成；如圖2(b)所示，通過氧化工藝于該基板20上形成第一掩模層210(氧化層)；于該第一掩模層210上形成光致抗蝕劑層211 (如圖2 (c)所示)；于該光致抗蝕劑層211上定義出有光致抗蝕劑圖形區(qū)2111與無光致抗蝕劑區(qū)2110(如圖2(d)所示)；根據(jù)該光致抗蝕劑圖形， 對該第一掩模層210進行蝕刻并去除剩余的該光致抗蝕劑層2111后，于該基板20中形成側(cè)壁結(jié)構(gòu)22 (如圖2(e)所示)。接著，在該側(cè)壁結(jié)構(gòu)底部22內(nèi)及第一掩模層210上，生長第二掩模層23，包括生長于基板區(qū)20的氧化層231，在基板區(qū)20、側(cè)壁結(jié)構(gòu)22上及第一掩模層210上披覆多晶硅層232、氮化硅層233與氧化層234(如圖2(f)所示)；于該第二掩模層23上，進行第二光刻工藝，以定義出有光致抗蝕劑區(qū)2351與無光致抗蝕劑區(qū)2350(如圖2(g)所示)；根據(jù)該光致抗蝕劑圖形對該第二掩模層的234、233與232進行蝕刻并去除剩余的該光致抗蝕劑層 2351 (如圖2(h)所示)。
于圖2(h)的結(jié)構(gòu)上生長第三掩模層氮化硅層24(如圖2(i)所示)；對第三掩模層氮化硅層對，進行干式回蝕刻工藝，以形成包覆結(jié)構(gòu)Ml (如圖2 (j)所示)；進行蝕刻工藝，在該基板202形成第一溝槽結(jié)構(gòu)25，并移除氧化層234(如圖2(k)所示)；于第一溝槽結(jié)構(gòu)25內(nèi)生長熱氧化層251，接著于溝槽結(jié)構(gòu)內(nèi)、第一掩模層210上、第二掩模層23上披覆第四掩模層，其可為多晶硅層252(如圖2(1)所示)。接著，對第四掩模層252，進行干式回蝕刻工藝，直至第四掩模層的高度較基板的位置還低至某個高度為止(如圖2 (m)所示)；進行蝕刻工藝以移除氮化硅層233與氮化硅包覆結(jié)構(gòu)Ml (如圖2 (η)所示)。接著，對基板進行第一離子注入工藝，亦即硼離子注入工藝，進而于該低摻雜濃度 N型外延層202中形成相鄰于溝槽結(jié)構(gòu)氧化層251的第一深度注入?yún)^(qū)域沈0(如圖2(0)所示)；于該溝槽結(jié)構(gòu)251的多晶硅層252表面、該柵極結(jié)構(gòu)的表面多晶硅層232、該寬溝槽結(jié)構(gòu)25所裸露的氧化層251的表面、與氧化層210上進行金屬濺鍍工藝，以形成金屬濺鍍層 27。而在此實施例中，該金屬濺鍍層27是由第一金屬層271和第二金屬層272這兩部分所構(gòu)成(如圖2 (ρ)所示)，其中第一金屬層271的材料為鈦金屬或氮化鈦，第二金屬層272的材料為鋁金屬或其他金屬。并且，金屬濺鍍層27形成后還進行快速氮化工藝，進而使得該第一金屬層能完全地接合于該溝槽結(jié)構(gòu)251的多晶硅層252表面、該柵極結(jié)構(gòu)的表面多晶硅層232、該寬溝槽結(jié)構(gòu)25所裸露的氧化層251的表面、與氧化層210等結(jié)構(gòu)上。最后，對該金屬層27進行第三光刻工藝，以于所涂布的光致抗蝕劑層上定義出有光致抗蝕劑圖形區(qū)域2731與無光致抗蝕劑區(qū)域2730(如圖2 (q)所示)；對該金屬層27進行蝕刻工藝，以去除部分該金屬層27，并去除剩余的該光致抗蝕劑層2731，進而完成如圖 2(r)所示。請參閱圖3(a)至3(r)，其為本發(fā)明為改善已知技術(shù)手段的缺點所發(fā)展出溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)的第二實施例的制作流程示意圖。從圖中可以清楚地看出，首先，提供基板30 (如圖3 (a)所示)，該基板30為高摻雜濃度N型硅基板301 (N+硅基板)與低摻雜濃度N型外延層302 (N-外延層)所構(gòu)成；如圖3(b)所示，通過氧化工藝于該基板30上形成第一掩模層310(氧化層)；于該第一掩模層310上形成光致抗蝕劑層311(如圖3 (c)所示)；進行第一光刻工藝，以于該光致抗蝕劑層311上定義出有光致抗蝕劑圖形區(qū)域3111與無光致抗蝕劑圖形區(qū)域3110，并依據(jù)所定義的光致抗蝕劑圖形，對第一掩模層310進行干蝕刻工藝，以形成凹陷結(jié)構(gòu)40 (如圖3(d)所示)；去除剩余光致抗蝕劑層3111，根據(jù)該第一掩模層310對基板30進行蝕刻以于該基板 30中形成溝槽結(jié)構(gòu)41 (如圖3 (e)所示)。接著，在溝槽結(jié)構(gòu)41內(nèi)生長第一氧化層410(如圖3(f)所示)；于該第一掩模層 310、第一氧化層410上披覆第二掩模層42，其為多晶硅層(如圖3(g)所示)；對該第二掩模層42進行干式回蝕刻工藝，直至剩余的第二掩模層，該多晶硅層420的表面低于基板的 N型外延層302約3000A為止(如圖3 (h)所示)。接著，對基板進行第二光刻工藝，以于基板形成有光致抗蝕劑區(qū)3121，與無光致抗蝕劑區(qū)3120(如圖3 (i)所示)；以光致抗蝕劑3121為掩模對基板進行蝕刻工藝，以移除部分的第一掩模層310(如圖3 (j)所示)；接著，去除光致抗蝕劑3121并清洗基板，而后進行熱氧化層生長工藝，以于基板30上生長出柵氧化層431，而于多晶硅420的表面生長出氧化層432(如圖3(k)所示)；而后，進行多晶硅沉積工藝，以于基板的柵氧化層431上、多晶硅的表面氧化層432、裸露的溝槽氧化層410、第一掩模層310上，沉積第三掩模層45，其為多晶硅柵極層(如圖3(1)所示)。接著，進行第三光刻工藝，以于基板30上形成有光致抗蝕劑區(qū)4511，與無光致抗蝕劑區(qū)4510，如圖3 (m)所示；而后，以光致抗蝕劑層4511為掩模，對第三掩模層45，進行蝕刻工藝，并去除光致抗蝕劑層4511(如圖3 (η)所示)；對基板進行第一離子注入工藝，亦即硼離子注入工藝，與快速熱退火工藝，進而于該低摻雜濃度N型外延層302中形成相鄰于溝槽結(jié)構(gòu)氧化層410的第一深度注入?yún)^(qū)域360 (如圖3 (ο)所示)。接著，對基板進行清洗與蝕刻工藝，以移除第一深度注入?yún)^(qū)域360上的部分的柵氧化層431，與部分的多晶硅表面氧化層432。接著，在該溝槽結(jié)構(gòu)中的裸露的氧化層410 表面、溝槽結(jié)構(gòu)中的多晶硅層420表面、該柵極結(jié)構(gòu)的表面多晶硅層45、與氧化層310上進行金屬濺鍍工藝，以形成金屬濺鍍層40。而在此實施例中，該金屬濺鍍層50是由第一金屬層51和第二金屬層52這兩部分所構(gòu)成(如圖3 (ρ)所示)，其中第一金屬層51的材料為鈦金屬或氮化鈦，第二金屬層52的材料為鋁金屬或其他金屬。并且，金屬濺鍍層51形成后更進行快速氮化工藝，進而使得該第一金屬層能完全的接著于該溝槽結(jié)構(gòu)中的裸露的氧化層 410表面、溝槽結(jié)構(gòu)中的多晶硅層420表面、該柵極結(jié)構(gòu)的表面多晶硅層45、與氧化層310 上；最后，對該金屬層50進行第四光刻工藝，以于所涂布的光致抗蝕劑層上定義出有光致抗蝕劑圖形區(qū)域5011與無光致抗蝕劑區(qū)域5010(如圖3 (q)所示)；對該金屬層50進行蝕刻工藝，以去除部分該金屬層50，并去除剩余的該光致抗蝕劑層5011，進而完成如圖3(r) 所示。由以上說明可知，本發(fā)明為一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)及其制作方法。其在元件的結(jié)構(gòu)設計上，為金屬氧化物半導體N型溝道結(jié)構(gòu)與側(cè)邊P-N結(jié)面二極管共構(gòu)的架構(gòu)，并在P型結(jié)構(gòu)中埋入填滿多晶硅的溝槽氧化層結(jié)構(gòu)，以取代大部分的P型結(jié)構(gòu)區(qū)域。通過此種結(jié)構(gòu)設計，當元件于正向偏壓操作時為金屬氧化物半導體N型溝道與P-N面二極管并聯(lián)，具有接近肖特基二極管的反應速度快與正向?qū)▔航抵?Vf)低的特性。而于反向偏壓操作時，通過填滿多晶硅的溝槽氧化層結(jié)構(gòu)與側(cè)邊P-N結(jié)面二極管耗盡區(qū)對漏電的夾止與N型溝道關(guān)閉的行為，使元件具有非常低的漏電流，又以填滿多晶硅的溝槽氧化層結(jié)構(gòu)取代基板中大部分的P型區(qū)，通過減少P型區(qū)的面積，以降低少數(shù)載流子效應的影響，使元件具有較低的反向回復時間(trr)。因此，該元件同時具有肖特基二極管與P-N 二極管的優(yōu)點。即為具有反應速度快，正向?qū)▔航抵?Vf)值低，然后又有反向偏壓漏電流小，有較低的反向回復時間(trr)等特性的二極管元件。綜上所述，雖然本發(fā)明已以優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明，任何本領域一般技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求所界定為準。
權(quán)利要求
1.一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)，包括 基板；溝槽結(jié)構(gòu)，將該基板區(qū)分為第一表面區(qū)域與第二表面區(qū)域； 溝槽氧化層，形成于該溝槽結(jié)構(gòu)表面；多晶硅層，填于該溝槽結(jié)構(gòu)并位于該溝槽氧化層上方且低于該基板表面； 柵氧化層，形成于該基板的該第一表面區(qū)域； 柵極結(jié)構(gòu)，覆蓋于該柵氧化層上；離子注入?yún)^(qū)，位于該柵氧化層之外的該第一表面下方；以及金屬層，覆蓋于該柵極結(jié)構(gòu)、該溝槽結(jié)構(gòu)中的該多晶硅層、與該離子注入?yún)^(qū)域。
2.如權(quán)利要求1所述的溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)，其中該金屬濺鍍層包括鈦金屬或氮化鈦形成的第一金屬層以及堆疊于該第一金屬層上的第二金屬層。
3.如權(quán)利要求1所述的溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)，其中該離子注入?yún)^(qū)為執(zhí)行硼離子注入工藝后所產(chǎn)生。
4.一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)的制作方法，包括下列步驟提供基板；于該基板上形成第一掩模層；對該基板進行第一光刻蝕刻工藝，進而去除部分該第一掩模層并于該基板上形成側(cè)壁結(jié)構(gòu)；于該基板、側(cè)壁結(jié)構(gòu)上、第一掩模層上生長二掩模層；對該基板進行第二光刻蝕刻工藝，進而去除部分該第一掩模層以形成柵極結(jié)構(gòu)； 于該基板、該第一掩模層、該第二掩模層結(jié)構(gòu)上形成第三掩模層； 對該第三掩模層進行干式回蝕刻工藝，進而于該第一掩模層、該第二掩模層側(cè)壁形成包覆結(jié)構(gòu)；以剩余的第一掩模層、第二掩模層、第三掩模層為掩模，以于該基板形成第一溝槽結(jié)構(gòu)；移除部分的第二掩模層，并于第一溝槽結(jié)構(gòu)內(nèi)生長溝槽氧化層； 于第一溝槽結(jié)構(gòu)內(nèi)、第一掩模層上、第二掩模層上披覆第四掩模層； 對第四掩模層進行干式回蝕刻工藝，直至第四掩模層的高度低于該基板的位置； 移除包覆結(jié)構(gòu)與部分的第二掩模層；對基板進行離子注入工藝，進而于該基板上形成相鄰于溝槽氧化層的深度注入?yún)^(qū)域； 于第一溝槽結(jié)構(gòu)的第四掩模層、該柵極結(jié)構(gòu)的表面、該溝槽氧化層的表面、與第一掩模層上進行金屬濺鍍工藝，以形成金屬濺鍍層；以及對該基板進行第三光刻蝕刻工藝，進而去除掉部分該金屬層。
5.如權(quán)利要求4所述的制作方法，其中該第一掩模層為通過氧化工藝所完成的氧化層。
6.如權(quán)利要求4所述的制作方法，其中該第二掩模層包括堆疊的第一氧化層、多晶硅層、氮化硅層與第二氧化層。
7.如權(quán)利要求4所述的制作方法，其中該金屬濺鍍層包括鈦金屬或氮化鈦形成的第一金屬層以及堆疊于該第一金屬層上的第二金屬層。
8.如權(quán)利要求4所述的制作方法，其中該離子注入工藝為硼離子注入工藝。
9.一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)的制作方法，包括下列步驟提供基板；于該基板上形成第一掩模層；對該基板進行第一光刻蝕刻工藝，進而去除部分該第一掩模層并于該基板上形成凹陷結(jié)構(gòu)；于該凹陷結(jié)構(gòu)上進行蝕刻以在基板上形成溝槽結(jié)構(gòu)并于溝槽結(jié)構(gòu)內(nèi)生長溝槽氧化層；于該第一掩模層與該溝槽氧化層上被覆第二掩模層；對第二掩模層進行干式回蝕刻工藝，直至第二掩模層的高度低于該基板的位置； 對該基板進行第二次光刻工藝，并移除部分該第一掩模層；于移除部分的該第一掩模層之后的基板表面上進行熱氧化層生長工藝，并于基板、第二掩模層上生長出第一氧化層；于該第一氧化層、該第一掩模層、該第二掩模層、與該溝槽氧化層上形成第三掩模層； 進行第三光刻工藝，并蝕刻該第三掩模層，使得該基板表面該第一氧化層上形成柵極結(jié)構(gòu)；對基板進行離子注入工藝，進而于該基板上形成相鄰于溝槽氧化層的深度注入?yún)^(qū)域； 移除該基板上未被該柵極結(jié)構(gòu)覆蓋的該第一氧化層；以及于該溝槽結(jié)構(gòu)的第三掩模層、該柵極結(jié)構(gòu)的表面、該溝槽氧化層的表面、與第一掩模層上進行金屬濺鍍工藝，以形成金屬濺鍍層；以及對該基板進行第四光刻蝕刻工藝，進而去除掉部分該金屬層。
10.如權(quán)利要求9所述的制作方法，其中該第一掩模層為通過氧化工藝所完成的氧化層。
11.如權(quán)利要求9所述的制作方法，其中該第三掩模層為多晶硅層。
12.如權(quán)利要求9所述的制作方法，其中該金屬濺鍍層包括鈦金屬或氮化鈦形成的第一金屬層以及堆疊于該第一金屬層上的第二金屬層。
13.如權(quán)利要求9所述的制作方法，其中該第一離子注入工藝為硼離子注入工藝。
全文摘要
本發(fā)明公開一種溝槽隔絕式金屬氧化物半導體P-N結(jié)面二極管結(jié)構(gòu)及其制作方法，其在元件的結(jié)構(gòu)設計上，為金屬氧化物半導體N型溝道結(jié)構(gòu)與側(cè)邊P-N結(jié)面二極管共構(gòu)的架構(gòu)，并在P型結(jié)構(gòu)中埋入填滿多晶硅的溝槽氧化層結(jié)構(gòu)，以取代大部分的P型結(jié)構(gòu)區(qū)域。該元件具有反應速度快，正向?qū)▔航抵?VF)值低，然后又有反向偏壓漏電流小，有較低的反向回復時間等特性。
文檔編號H01L21/329GK102157568SQ20111003430
公開日2011年8月17日 申請日期2011年2月1日 優(yōu)先權(quán)日2011年2月1日
發(fā)明者趙國梁, 郭鴻鑫, 陳美玲 申請人:英屬維京群島商節(jié)能元件股份有限公司