專利名稱：固態(tài)成像裝置及其制造方法、電子設備的制作方法
技術領域：
本發(fā)明涉及固態(tài)成像裝置，固態(tài)成像裝置的制造方法，以及包括固態(tài)成像裝置的例如用作照相機的電子設備。
背景技術：
固態(tài)成像裝置的示例為CMOS固態(tài)成像裝置。因為CMOS固態(tài)成像裝置具有低的電源電壓及低的功耗，所以它們被用于數(shù)字靜態(tài)照相機、數(shù)字視頻照相機、諸如具有照相機的移動電話的各種便攜終端裝置、打印機等。CMOS固態(tài)成像裝置構造為包括像素區(qū)域和外圍電路單元，在該像素區(qū)域中由作為光電轉換單元的光電二極管和多個像素晶體管構成的多個像素以規(guī)則的方式二維地布置， 并且該外圍電路單元布置在圍繞像素區(qū)域的區(qū)域中。外圍電路單元包括列電路(垂直驅動電路)、水平電路(水平傳輸電路)等，列電路(垂直驅動電路)用于傳播列方向的信號，水平電路(水平傳輸電路)用于將列電路傳播的每列信號依次傳輸?shù)捷敵鲭娐?。多個像素晶體管的示例是采用三個晶體管(即，傳輸晶體管、重置晶體管和放大晶體管)的構造或者采用四個晶體管的構造，在該采用四個晶體管的構造中增加了選擇晶體管。在CMOS固態(tài)成像裝置中，當光電二極管被一定量的光照射以達到使由光電二極管光電轉換的電荷溢出的程度時，需要將溢出的電荷排放到溢流漏(overflow drain)。溢流機構的示例是垂直溢流結構，其中在半導體基板的背表面上設定電源電勢并將基板背表面設定為溢流漏以使得溢出電荷朝著基板背表面?zhèn)扰欧拧４送?，溢流機構的示例是水平溢流結構，其中浮置擴散單元或者另一電源電勢被設定為溢流漏，使得從光電二極管溢出的電荷沿水平方向排放。圖12示意性地示出了包括垂直溢流結構的CMOS固態(tài)成像裝置的主要部分。在 CMOS固態(tài)成像裝置111中，形成在η型半導體基板(未示出)上的ρ型半導體阱區(qū)域113 形成有由元件隔離區(qū)域114分隔的像素115，像素115包括含光電二極管PD和傳輸晶體管 Trl的多個像素晶體管。光電二極管PD構造為包括低濃度η型半導體區(qū)域116、在低濃度η 型半導體區(qū)域116的表面?zhèn)鹊母邼舛圈切碗姾纱鎯^(qū)域117以及在η型電荷存儲區(qū)域117 的表面上的ρ型半導體區(qū)域118。ρ型半導體區(qū)域118具有比較高的濃度并且還用于抑制暗電流。傳輸柵極電極121形成在光電二極管PD和η型浮置擴散單元FD之間并且柵極絕緣膜119位于傳輸柵極電極121與光電二極管PD和η型浮置擴散單元FD之間，由此形成傳輸晶體管Trl。附圖標記122表示形成在傳輸柵極電極121的側表面上的側壁。在CMOS固態(tài)成像裝置111中，基板電勢(電源電勢)施加到半導體基板的背表面，基板背表面用作溢流漏，并且設置在光電二極管PD下方的ρ型半導體區(qū)域用作溢流阻擋(overflow barrier)。如箭頭123所示，溢出電荷沿垂直方向在基板的背表面?zhèn)扰懦?。圖13示意性地示出了具有水平溢流結構的CMOS固態(tài)成像裝置的主要部分。在該 CMOS固態(tài)成像裝置131中，以與上述相似的方式，ρ型半導體阱區(qū)域113形成由元件隔離區(qū)域114分隔的像素115，像素115包括含光電二極管PD和傳輸晶體管Trl的多個像素晶體管。圖13中與圖12對應的部件由相同的附圖標記表示，并且省略其重復描述。該CMOS固態(tài)成像裝置131構造為浮置擴散單元FD用作溢流漏，傳輸柵極電極121 下方的溝道電勢用作溢流阻擋。如箭頭133所示，溢出電荷沿水平方向朝著浮置擴散單元側排出。在采用η型半導體基板的頂表面照射型的CMOS固態(tài)成像裝置的情形下，可以采用垂直溢流結構。在垂直溢流結構中，溢流阻擋通過在整個像素區(qū)域上并在光電二極管PD底部在基板內一定深度的位置處離子注入P型雜質而形成。該溢流阻擋由要注入的P型雜質的劑量決定，并且制造變化的影響較小。比較而言，在背表面照射型的CMOS固態(tài)成像裝置的情形下或者在采用ρ型半導體基板的頂表面照射型的CMOS固態(tài)成像裝置的情形下，裝置需要在基板背表面上設定電源電勢。因此，通常形成水平溢流結構。當要形成水平溢流結構時，形成其中傳輸柵極電極下方的勢壘降低的溢流路徑，并且從光電二極管PD泄漏的電荷通過傳輸柵極電極的下方并流入到浮置擴散單元FD中。此時，浮置擴散單元FD —般用作溢流漏。在日本特開第2006-49338號公報、第2003-31785號公報、第2007-158031號公報、第2008-166607號公報、第2008-205022號公報、第2009-016810號公報和第 2000-286405號公報中，公開了現(xiàn)有技術的CMOS固態(tài)成像裝置。日本特開第2006-49338號公報公開了其中光電二極管延伸到浮置擴散單元下方的構造。日本特開第2003-31785號公報公開了背表面照射型的CMOS固態(tài)成像裝置的構造。日本特開第2007-158031號公報和第2008-166607號公報公開了其中在CMOS固態(tài)成像裝置的像素晶體管中的柵極電極的側表面上形成側壁的構造。日本特開第2008-205022號公報公開了其中元件隔離區(qū)域形成在CMOS固態(tài)成像裝置中的浮置擴散單元周圍的構造。日本特開第2009-016810號公報公開了其中CMOS固態(tài)成像裝置的像素晶體管以擴散層或者以淺溝槽隔離結構(STI)的元件隔離區(qū)域分隔開的構造。日本特開第2000-286405號公報公開了其中η型半導體區(qū)域在CMOS 固態(tài)成像裝置中形成在傳輸晶體管的柵極電極的光電二極管側的構造。

發(fā)明內容
當要形成水平溢流結構時，圖14所示的CMOS固態(tài)成像裝置141具有其中傳輸柵極電極下方的溢流阻擋降低的構造。在該CMOS固態(tài)成像裝置141中，采用了其中圍繞傳輸柵極電極121的區(qū)域被掩模(未示出)覆蓋并且采用η型雜質的離子注入?yún)^(qū)域(低濃度η 型半導體區(qū)域)142形成在傳輸柵極電極121下方的構造。在圖14中，其余的構造與圖13 相同，因此省略其重復描述。為了在傳輸柵極電極121下方形成溢流路徑，以上述方式，需要降低傳輸柵極電極121下方的勢壘以使得從光電二極管PD溢出的電荷流入到浮置擴散單元FD中。因此，需要將圖14中示出的離子注入?yún)^(qū)域142的劑量增加到一定程度。然而，當通過其間的掩模離子注入η型雜質時，在傳輸柵極電極121下方溢流阻擋的形成發(fā)生變化。 這些制造上的變化的可能原因是掩模錯位的影響。可以知道的是，由于要在傳輸柵極電極下方離子注入的η型雜質的劑量相對較大并且為局部分布，所以掩模錯位的影響增加，控制變難。溢流阻擋變化對像素特性有很大的影響。溢流阻擋決定要存儲在光電二極管PD中的電荷的量，并且溢流阻擋的變化將變成飽和電荷量的變化。根據(jù)本發(fā)明的實施例，在具有水平溢流結構的CMOS固態(tài)成像裝置中，提供了一種溢流阻擋的變化被抑制并且像素特性得以改善的固態(tài)成像裝置以及固態(tài)成像裝置的制造方法。根據(jù)本發(fā)明的另一個實施例，提供了包括固態(tài)成像裝置的電子設備。根據(jù)本發(fā)明實施例的固態(tài)成像裝置包括多個像素，每個像素包括光電轉換單元和多個像素晶體管，該多個像素形成在半導體基板上；以及在像素中的浮置擴散單元。該固態(tài)成像裝置還包括用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域，該區(qū)域形成在像素中的光電轉換單元的表面以及半導體基板在多個像素晶體管中的傳輸晶體管的傳輸柵極電極下方的表面的全體上。該固態(tài)成像裝置還包括用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域，該溢流路徑用作浮置擴散單元的溢流路徑，該第二導電類型的離子注入?yún)^(qū)域形成在第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方。用于形成溢流路徑的溢流阻擋通過采用傳輸柵極電極下方的第二導電類型的離子注入?yún)^(qū)域而形成。電荷存儲區(qū)域通過采用其中光電轉換單元中的第二導電類型的半導體區(qū)域與用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域而形成。在根據(jù)本發(fā)明實施例的固態(tài)成像裝置中，采用第二導電類型的離子注入?yún)^(qū)域的溢流路徑形成在用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方，而用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域形成在光電轉換單元的表面以及傳輸柵極電極下方的半導體基板的表面的全體上。也就是，第二導電類型的離子注入?yún)^(qū)域的雜質均勻地分布在光電轉換單元的表面以及傳輸柵極電極下方的表面的全體上。結果，制造時掩模錯位的影響被降低。此外，用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域的雜質也均勻地分布在光電轉換單元的表面以及傳輸柵極電極下方的表面的全體上。結果，制造時掩模錯位的影響被降低。此外，電荷存儲區(qū)域形成在其中光電轉換單元的第二導電類型的半導體區(qū)域與用作溢流路徑的第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域中。因此，當形成光電轉換單元的第二導電類型的半導體區(qū)域時，第二導電類型雜質的離子注入劑量可以相對地降低。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法包括步驟在半導體基板的每個像素形成區(qū)域中，通過離子注入方法形成用于表面釘扎的第一導電類型的半導體區(qū)域以及在第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方形成用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域。用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域和用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域形成在下述區(qū)域的整個表面上。也就是，在每個像素中，上述區(qū)域形成在光電轉換單元的第二導電類型的半導體區(qū)域的表面上、半導體基板的與要形成的傳輸晶體管的傳輸柵極電極下方對應的表面上以及半導體基板的與浮置擴散單元對應的表面上。固態(tài)成像裝置的制造方法還包括步驟在半導體基板上形成包括傳輸晶體管的多個像素晶體管的柵極電極，在該柵極電極與半導體基板之間具有柵極絕緣膜；通過將第二導電類型的雜質離子注入到半導體基板中而形成浮置擴散單元。用于形成溢流路徑的溢流阻擋通過采用傳輸柵極電極下方的第二導電類型的離子注入?yún)^(qū)域而形成，并且電荷存儲區(qū)域通過采用其中形成在光電轉換單元中的第二導電類型的半導體區(qū)域與第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域而形成。
在根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法中，用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域和用作溢流路徑的第二導電類型的離子注入?yún)^(qū)域通過在與從光電轉換單元到浮置擴散單元的整個區(qū)域對應的區(qū)域中進行離子注入而形成。結果，可以在與傳輸柵極電極下方對應的區(qū)域中精確地形成溢流路徑而不受掩模錯位的影響。此外，用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域可以精確地形成而不受掩模錯位的影響。由于電荷存儲區(qū)域形成在其中光電轉換單元的第二導電類型的半導體區(qū)域與用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域中，光電轉換單元的第二導電類型的半導體區(qū)域的離子注入劑量可以降低。根據(jù)本發(fā)明實施例的電子設備包括固態(tài)成像裝置；光學系統(tǒng)，構造為將入射光引導到固態(tài)成像裝置的光電二極管；以及信號處理電路，用于處理固態(tài)成像裝置的輸出信號。固態(tài)成像裝置包括多個像素，每個像素包括光電轉換單元和多個像素晶體管，該多個像素形成在半導體基板上；以及在像素中的浮置擴散單元。該固態(tài)成像裝置還包括用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域，該區(qū)域形成在像素中的光電轉換單元的表面以及多個像素晶體管中的傳輸晶體管的傳輸柵極電極下方的半導體基板的表面的全體上。 該固態(tài)成像裝置還包括用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域，該溢流路徑用作浮置擴散單元的溢流路徑，該第二導電類型的離子注入?yún)^(qū)域形成在第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方。形成溢流路徑的溢流阻擋通過采用傳輸柵極電極下方的第二導電類型的離子注入?yún)^(qū)域而形成。電荷存儲區(qū)域形成在其中光電轉換單元的第二導電類型的半導體區(qū)域與第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域中。根據(jù)本發(fā)明實施例的固態(tài)成像裝置，可以抑制水平溢流結構中溢流阻擋的變化， 從而可以改善像素特性。根據(jù)本發(fā)明實施例的固態(tài)成像裝置的制造方法，可以形成水平溢流結構的溢流阻擋而不受制造工藝變化的影響，可以制造像素特性得到改善的固態(tài)成像裝置。根據(jù)本發(fā)明實施例的電子設備，由于電子設備包括本發(fā)明實施例的固態(tài)成像裝置，因此可以提供圖像質量高且可靠性高的電子設備。


圖1是根據(jù)本發(fā)明實施例的CMOS固態(tài)成像裝置的示例的示意性框圖；圖2是示出單元像素示例的等效電路圖；圖3是示出根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置的示意圖；圖4A、4B和4C是示出根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置的制造方法的制造工藝圖(No. 1)；圖5D、5E和5F是示出根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置的制造方法的制造工藝圖(No. 2)；圖6G和6H是示出根據(jù)本發(fā)明第一實施例的固態(tài)成像裝置的制造方法的制造工藝圖(No. 3)；圖7是示出根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的示意圖；圖8A、8B和8C是示出根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的制造方法的制造工藝圖(No. 1)；圖9D、9E和9F是示出根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的制造方法的制造工藝圖(No. 2)；圖IOG和IOH是示出根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置的制造方法的制造工藝圖(No. 3)；圖11是示出根據(jù)本發(fā)明第三實施例的電子設備的示意性框圖；圖12是圖解CMOS固態(tài)成像裝置的垂直溢流結構的圖示；圖13是圖解CMOS固態(tài)成像裝置的水平溢流結構的圖示；以及圖14是示出具有現(xiàn)有技術的水平溢流結構的現(xiàn)有技術的CMOS固態(tài)成像裝置的示例的示意圖。
具體實施例方式下面將描述本發(fā)明的實施例。描述將以下面的順序給出UCMOS固態(tài)成像裝置的整體構造的示例2、第一實施例(固態(tài)成像裝置的構造示例以及制造固態(tài)成像裝置的示例)3、第二實施例(固態(tài)成像裝置的構造示例以及制造固態(tài)成像裝置的示例)4、第三實施例(電子設備的構造示例)UCMOS固態(tài)成像裝置的整體構造的示例圖1示出了根據(jù)本發(fā)明每個實施例的CMOS固態(tài)成像裝置的示例的整體構造。如圖1所示，該示例的固態(tài)成像裝置1構造為包括像素區(qū)域(所謂的圖像傳感區(qū)域)3和外圍電路單元，在該像素區(qū)域3中包括光電轉換單元的多個像素2以規(guī)則的方式二維地布置在例如為硅基板的半導體基板11上。作為像素2，可以采用由一個光電轉換單元和多個像素晶體管構成的單元像素。此外，作為像素2，可以采用其中多個光電轉換單元共享除傳輸晶體管之外的其他像素晶體管的所謂的像素共享結構。多個像素晶體管可以例如由傳輸晶體管、重置晶體管和放大晶體管這三個晶體管構成或者由增加了選擇晶體管的四個晶體管構成。外圍電路單元構造為包括垂直驅動電路4、列信號處理電路5、水平驅動電路6、輸出電路7以及控制電路8等?？刂齐娐?接收用于指示運行模式等的輸入時鐘和數(shù)據(jù)，并且還輸出諸如固態(tài)成像裝置內部信息的數(shù)據(jù)。也就是，在控制電路8中，基于垂直同步信號、水平同步信號和主時鐘產生用作垂直驅動電路4、列信號處理電路5和水平驅動電路6的運行參考的時鐘信號以及控制信號。然后，這些信號輸入到垂直驅動電路4、列信號處理電路5和水平驅動電路6等。垂直驅動電路4由例如移位寄存器構成，選擇像素驅動線，并將用于驅動像素的脈沖供應到選擇的像素驅動線，由此逐行驅動像素。也就是，垂直驅動電路4沿垂直方向依次地逐行選擇像素區(qū)域3中的像素2。然后，垂直驅動電路4通過垂直信號線9將基于信號電荷的像素信號供應到列信號處理電路5，該信號電荷基于例如用作每個像素2的光電轉換元件的光電二極管接收的光量而產生。列信號處理單元5例如為像素2的每個列布置，并且對從一行像素2輸出的信號進行每像素列的諸如噪聲降低的信號處理。也就是，列信號處理電路5進行信號處理，例如移除像素2固有的固定圖案噪聲的相關雙采樣(CDS=Correlated double sampling)、信號放大和AD轉換。水平選擇開關(未示出)以與水平信號線10連接的方式設置在列信號處理電路5的輸出級。水平驅動電路6由例如移位寄存器構成，依次輸出水平掃描脈沖以依次選擇列信號處理電路5，并使列信號處理電路5的每個輸出像素信號到水平信號線10。輸出電路7對通過水平信號線10從列信號處理電路5的每個依次供應的信號進行信號處理，并輸出信號。例如，存在僅進行緩沖的情形，或者存在進行黑色電平調節(jié)、列變化校正和各種數(shù)字信號處理的情形。輸入/輸出端子12向外部傳輸信號或者接收來自外部的信號。圖2是單元像素21的等效電路圖。根據(jù)該示例的單元像素21由用作光電轉換單元的光電二極管PD和和四個像素晶體管構成。四個像素晶體管是傳輸晶體管Trl、重置晶體管Tr2、放大晶體管Tr3和選擇晶體管Tr4。這里，作為這些像素晶體管Trl至Tr4，例如可以采用η溝道MOS晶體管。光電二極管PD連接到傳輸晶體管Tr 1。傳輸晶體管Trl通過浮置擴散單元FD連接到重置晶體管Tr2。作為傳輸脈沖ΦΤ6被施加給傳輸晶體管Trl的柵極的結果，由光電二極管PD光電轉換并存儲在光電二極管PD中的信號電荷(這里為電子)被傳輸?shù)礁≈脭U散單元FD。浮置擴散單元FD連接到放大晶體管Tr3的柵極。電源VDD連接到放大晶體管Tr3 的漏極和重置晶體管Tr2的漏極。這里，重置晶體管Tr2的源極(傳輸晶體管Trl的漏極) 形成為浮置擴散單元FD。在信號電荷被從光電二極管PD傳輸?shù)礁≈脭U散單元FD之前，作為重置脈沖Φ RST被施加給重置柵極的結果，浮置擴散單元FD的電勢被重置。放大晶體管Tr3的源極連接到選擇晶體管Tr4的漏極，并且選擇晶體管Tr4的源極連接到垂直信號線9。作為選擇脈沖Φ SEL被施加給選擇晶體管Tr4的柵極的結果，實現(xiàn)開啟狀態(tài)并且像素2被選擇。在通過重置晶體管Tr2重置電勢之后，放大晶體管Tr3通過采用作為重置電平的電勢而將浮置擴散單元FD的該電勢通過選擇晶體管Tr4輸出到垂直信號線9。此外，在通過傳輸晶體管Trl傳輸信號電荷之后，放大晶體管Tr3通過采用作為信號電平的電勢而將浮置擴散單元FD的該電勢通過選擇晶體管Tr4傳輸?shù)酱怪毙盘柧€9。 選擇晶體管Tr4也可以構造為連接在電源VDD和放大晶體管Tr3的漏極之間。此時，放大晶體管Tr3的源極連接到垂直信號線9。在頂表面照射型的CMOS固態(tài)成像裝置中，盡管圖中沒有示出，與半導體基板的像素區(qū)域對應的第一導電類型(例如，P型)的半導體阱區(qū)域形成有用作光電轉換單元的光電二極管PD以及包括多個像素晶體管的多個像素。各像素被元件隔離區(qū)域分隔。在半導體基板的表面?zhèn)壬戏?除了在光電二極管PD上方)，以層間絕緣膜位于其間地形成具有多層配線的多層配線層，并且在多層配線層上層疊濾色器和芯片上透鏡且在多層配線層與濾色器及芯片上透鏡之間具有平坦化膜。光從半導體基板的表面?zhèn)日丈?，經由芯片上透鏡到達光電二極管。在背表面照射型的CMOS固態(tài)成像裝置中，盡管圖中沒有示出，形成為薄膜的半導體基板，也就是，形成在第一導電類型的P型半導體阱區(qū)域中的半導體基板形成有用作光電轉換單元的光電二極管PD和包括多個像素晶體管的多個像素。各像素被元件隔離區(qū)域分隔。在半導體基板的表面?zhèn)壬戏?，以層間絕緣膜位于其間地形成具有多層配線的多層配線層，并且例如采用半導體基板的支撐基板接合于多層配線層。對配線的布置沒有限制，并且配線也形成在光電二極管PD上。在半導體基板的背表面?zhèn)?，層疊濾色器和芯片上透鏡。 光從半導體基板的背表面?zhèn)日丈?，經過芯片上透鏡到達光電二極管。2、第一實施例固態(tài)成像裝置的構造示例圖3示出了根據(jù)本發(fā)明實施例的固態(tài)成像裝置，S卩，CMOS固態(tài)成像裝置的第一實施例。圖3示出了具有水平溢流結構的CMOS固態(tài)成像裝置的主要部分的整體構造，該水平溢流結構無論頂表面照射型還是底表面照射型均可以采用，并且該主要部分包括光電二極管和傳輸晶體管。根據(jù)第一實施例的固態(tài)成像裝置21包括形成半導體基板的第一導電類型(例如， P型)的半導體阱區(qū)域22。光電二極管PD形成在P型半導體阱區(qū)域22的被元件隔離區(qū)域 23分隔的每個像素形成區(qū)域中。此外，利用第二導電類型(例如，η型)的半導體區(qū)域的浮置擴散單元FD以與光電二極管PD相鄰的方式形成。光電二極管PD由η型半導體區(qū)域24、 利用形成在η型半導體區(qū)域M上的η型半導體區(qū)域并與η型半導體區(qū)域M接觸的電荷存儲區(qū)域25以及形成在半導體基板的最上表面并與電荷存儲區(qū)域25接觸的ρ型半導體區(qū)域 26構成。η型半導體區(qū)域M由雜質濃度相對較低的η-區(qū)域形成。電荷存儲區(qū)域25由雜質濃度相對較高的η區(qū)域形成。ρ型半導體區(qū)域沈成為用于表面釘扎(surface pinning) 的區(qū)域并且由雜質濃度相對較高的P+區(qū)域形成。傳輸柵極電極觀形成在光電二極管PD 和浮置擴散單元FD之間的基板上，且柵極絕緣膜27位于傳輸柵極電極觀與基板之間，并且傳輸晶體管Trl形成在傳輸柵極電極觀處。側壁四形成在傳輸柵極電極觀的側表面上。在本實施例中，ρ型離子注入?yún)^(qū)域31通過在光電二極管PD的表面以及半導體基板的在傳輸柵極電極觀下方的表面的全體上離子注入P型雜質而形成。該P型離子注入?yún)^(qū)域31形成為用于表面釘扎的P型半導體區(qū)域。此外，通過在ρ型離子注入?yún)^(qū)域31的整個區(qū)域的下方離子注入η型雜質，形成η型離子注入?yún)^(qū)域32。該η型離子注入?yún)^(qū)域32形成為η型半導體區(qū)域，該η型半導體區(qū)域形成傳輸柵極電極觀下方的溢流路徑以及光電二極管PD的電荷存儲區(qū)域25。正如后面將要描述的，ρ型離子注入和η型離子注入在低濃度η型半導體區(qū)域M 形成之后且在電荷存儲區(qū)域25和ρ型半導體區(qū)域沈形成之前進行。η型離子注入?yún)^(qū)域以與光電二極管PD的低濃度η型半導體區(qū)域M的表面?zhèn)戎丿B的方式形成。結果，濃度比低濃度η型半導體區(qū)域M高的η型電荷存儲區(qū)域25形成在光電二極管PD的表面?zhèn)?。此外?在η型離子注入?yún)^(qū)域32的對應于傳輸柵極電極觀下方的部分中，濃度例如比光電二極管 PD的低濃度η型半導體區(qū)域M低的η型半導體區(qū)域(η-區(qū)域)33用作溢流路徑。另一方面，ρ型離子注入?yún)^(qū)域31以均勻的濃度在ρ型半導體阱區(qū)域22的表面上形成為從光電二極管PD到傳輸柵極電極觀的下方，并且在對應于傳輸柵極電極觀下方的區(qū)域中，形成用于表面釘扎的P型半導體區(qū)域(P區(qū)域)35。在光電二極管PD這一側，通過向P型離子注入?yún)^(qū)域31選擇性地再次離子注入ρ型雜質，形成濃度比傳輸柵極電極觀下方的用于表面釘扎的P型半導體區(qū)域35高的用于表面釘扎的ρ型半導體區(qū)域26。第一實施例的固態(tài)成像裝置21構造為具有水平溢流結構，在該水平溢流結構中， 如上所述，浮置擴散單元FD用作溢流漏，利用傳輸柵極電極28下方的η型離子注入?yún)^(qū)域32 的區(qū)域33用作溢流路徑。運行的描述在根據(jù)第一實施例的固態(tài)成像裝置21中，利用η型半導體區(qū)域33的溢流路徑以從光電二極管PD連接到浮置擴散單元FD的方式形成在傳輸柵極電極28的下方。在電荷存儲期間，照射的光在光電二極管PD內被光電轉換，并且產生的信號電荷存儲在電荷存儲區(qū)域25中。在光電二極管PD中，能存儲的最大電荷量是預先確定的。如果照射較強的光， 則電荷從光電二極管PD溢出。從光電二極管PD溢出的電荷通過傳輸柵極電極28下方的用作溢流路徑的η型半導體區(qū)域33，流到浮置擴散單元FD并被排出。更具體地，由于電荷存儲在光電二極管PD中，光電二極管PD的電勢受到調制。光電二極管PD的電勢根據(jù)存儲在光電二極管PD中的電荷量來確定。當光電二極管PD中的電勢接近傳輸柵極電極28下方的形成溢流路徑的溢流阻擋水平時，電荷由于熱激發(fā)而從光電二極管PD溢流到浮置擴散單元FD。這是當光電二極管PD的電荷溢流到浮置擴散單元 FD時的運行。 根據(jù)第一實施例的固態(tài)成像裝置21，η型離子注入?yún)^(qū)域32通過在從光電二極管PD 經由傳輸柵極電極28到浮置擴散單元FD的整個區(qū)域上離子注入均勻劑量的η型雜質而形成。如上所述，由于η型離子注入?yún)^(qū)域32均勻地分布在光電二極管PD的表面上以及傳輸柵極電極28下方的整個區(qū)域上，所以掩模錯位的影響可以降低。結果，可以利用傳輸柵極電極28下方的η型半導體區(qū)域33穩(wěn)定地形成水平的溢流路徑。也就是，可以形成溢流路徑而不受制造工藝變化的影響。因此，由于掩模錯位引起的溢流阻擋的變化可以被消除，像素特性可以被改善。光電二極管PD的η型電荷存儲區(qū)域25形成在其中低濃度η型半導體區(qū)域24的表面?zhèn)扰cη型離子注入?yún)^(qū)域32重疊的部分中，該低濃度η型半導體區(qū)域24通過掩模調節(jié)而形成。電荷存儲區(qū)域25的雜質濃度變成為η型半導體區(qū)域24的雜質濃度和η型離子注入?yún)^(qū)域32的雜質濃度的總和。當?shù)蜐舛圈切桶雽w區(qū)域24將通過其間的掩模形成時可以相對地降低η型雜質的劑量，可以相對地降低掩模錯位的影響。根據(jù)第一實施例的具有水平溢流結構的固態(tài)成像裝置21在ρ型半導體基板用作半導體基板的情形下可以應用到背表面照射型的CMOS固態(tài)成像裝置或者頂表面照射型的 CMOS固態(tài)成像裝置。固態(tài)成像裝置的制造方法示例接著，將參考圖4A、4B和4C，圖5D、5E和5F以及圖6G和6H描述根據(jù)第一實施例的固態(tài)成像裝置21的制造方法。首先，如圖4A所示，絕緣膜37通過熱氧化形成在硅半導體基板20的頂表面上。接著，ρ型半導體阱區(qū)域22形成在硅半導體基板20上。ρ型半導體阱區(qū)域22例如以這樣的方式形成諸如抗蝕劑掩模的掩模形成在硅半導體基板20的除將要形成P型半導體阱區(qū)域之外的區(qū)域上，并離子注入P型雜質。接著，如圖4B所示，硬掩模層(未示出)形成在絕緣膜37上，并且硬掩模層通過光刻技術和蝕刻技術而被圖案化以形成硬掩模。此外，通過采用該硬掩模作為蝕刻掩模，通過干法蝕刻將溝槽(凹槽)38形成在要用于元件隔離并包括像素隔離的區(qū)域中。接著，如圖4C所示，絕緣膜39通過化學氣相沉積(CVD)法埋入到溝槽38內，并且形成淺溝槽隔離(STI)結構的元件隔離區(qū)域23。接著，如圖5D所示，形成光電二極管的低雜質濃度的η型半導體區(qū)域(η_區(qū)域)24 形成在被元件隔離區(qū)域23分隔的單獨像素形成區(qū)域的ρ型半導體阱區(qū)域22中。該η型半導體區(qū)域24例如以這樣的方式形成諸如抗蝕劑膜的掩模形成在除光電二極管形成區(qū)域之外的P型半導體阱區(qū)域22中，并離子注入η型雜質。在保持距ρ型半導體阱區(qū)域22的表面所需的深度的同時例如在保持用于表面釘扎的P型半導體區(qū)域的深度d = 0. 1 μ m的同時，η型半導體區(qū)域24形成在ρ型半導體阱區(qū)域22中。接著，如圖5Ε所示，通過位于其間的諸如抗蝕劑掩模的掩模而在與要形成的光電二極管、傳輸柵極電極和浮置擴散單元對應的整個區(qū)域上方的P型半導體區(qū)域22表面上進行P型雜質和η型雜質的離子注入。接著，通過采用相同的掩模，離子注入η型雜質，并且 η型離子注入?yún)^(qū)域32形成在ρ型離子注入?yún)^(qū)域31的整個區(qū)域下方。構成ρ型離子注入?yún)^(qū)域31的ρ型雜質的離子注入深度距基板的最上表面為 0. Ιμπι左右，該范圍能夠確保充分釘扎基板表面的深度。優(yōu)選地，離子注入的劑量是 1 X IO11到5 X 1012cm_2。如果劑量低于1 X IO11CnT2,則不能充分地釘扎基板表面；如果劑量大于5 X IO12Cm-2,完整的傳輸變得困難。構成η型離子注入?yún)^(qū)域32的η型雜質的離子注入深度在0. 1至0. 3 μ m附近，并且優(yōu)選地，離子注入的劑量是1 X IO11到5 X 1012cm_2。需要在比 P型離子注入?yún)^(qū)域31深的區(qū)域中形成η型離子注入?yún)^(qū)域32，但是如果深度深于0. 3 μ m，則完整的傳輸將變得困難。用于表面釘扎的ρ型半導體區(qū)域通過采用ρ型離子注入?yún)^(qū)域31而形成。進行η 型雜質的離子注入，以與低濃度η型半導體區(qū)域24的表面部分重疊。用作溢流路徑的η型半導體區(qū)域(η-區(qū)域)33形成在η型離子注入?yún)^(qū)域32的與傳輸柵極電極28下方對應的部分中。與此同時，利用高濃度η型半導體區(qū)域的電荷存儲區(qū)域25形成在η型離子注入?yún)^(qū)域32與低濃度η型半導體區(qū)域24彼此重疊的表面部分中。接著，通過位于其間的掩模(諸如，選擇性形成的抗蝕劑掩模)ρ型雜質再次被離子注入到η型電荷存儲區(qū)域25上的ρ型離子注入?yún)^(qū)域31中，以形成高濃度的ρ型半導體區(qū)域(ρ+區(qū)域)26。ρ型半導體區(qū)域26成為光電二極管側的用于表面釘扎的ρ型半導體區(qū)域。另一方面，P型離子注入?yún)^(qū)域31的在傳輸柵極電極28下方的部分成為傳輸柵極電極 28下方用于表面釘扎的ρ型半導體區(qū)域。光電二極管PD通過利用低濃度η型半導體區(qū)域 24、η型電荷存儲區(qū)域25和用于表面釘扎的ρ型半導體區(qū)域26而形成。像素晶體管的柵極電極形成在柵極絕緣膜27上。圖5僅示出了傳輸柵極電極28。 柵極電極28可以通過摻雜的多晶硅或者諸如銅或鋁的金屬形成。通過光刻技術以及蝕刻技術干法蝕刻從上述材料選擇的導電膜，形成傳輸柵極電極28。接著，如圖6G所示，側壁29形成在每個柵極電極的側表面上，也就是，圖中的傳輸柵極電極28的側表面上。也就是，在先前步驟中的抗蝕劑掩模被移除之后，通過采用化學氣相沉積(CVD)方法和干法蝕刻方法，利用氧化硅并且使用氮化硅膜作為停止膜在傳輸柵極電極28的側表面上形成側壁29。接著，如圖6Η所示，通過采用光電二極管PD上形成的抗蝕劑掩模、傳輸柵極電極28和側壁四作為掩模，離子注入η型雜質以利用η型半導體區(qū)域形成浮置擴散單元FD。 STI結構的元件隔離區(qū)域23也用作掩模。同時，形成另一個像素晶體管的η型源極區(qū)域和 η型漏極區(qū)域。至此，形成包括傳輸晶體管Trl的多個像素晶體管。在此后的步驟中，在頂表面照射型的CMOS固態(tài)成像裝置的情形下，具有多層配線的多層配線層以層間絕緣膜位于其間地形成在半導體基板的表面上。此外，濾色器和芯片上透鏡以平坦化膜位于其間地依次形成。在背表面照射型的固態(tài)成像裝置中，具有多層配線的多層配線層以層間絕緣膜位于其間地形成在半導體基板的表面上，利用硅基板形成的支撐基板接合到多層配線層且硅基板與多層配線層之間具有平坦化膜。接著，例如通過化學機械拋光(CMP)法，從半導體基板的背表面形成更薄的膜。接著，濾色器和芯片上透鏡形成在半導體基板的背表面上且在濾色器及芯片上透鏡與半導體基板之間具有抗反射膜。以上述方式，獲得期望的固態(tài)成像裝置21。根據(jù)第一實施例的固態(tài)成像裝置的制造方法，形成光電二極管PD的低濃度η型半導體區(qū)域對，然后，形成ρ型離子注入?yún)^(qū)域31和η型離子注入?yún)^(qū)域32。這些離子注入?yún)^(qū)域 31和32通過在光電二極管PD的η型半導體區(qū)域Μ、要形成的傳輸柵極電極的下方以及浮置擴散單元的整個表面上均勻地進行雜質的離子注入而形成。結果，用于表面釘扎的P型半導體區(qū)域和用作溢流路徑的η型半導體區(qū)域可以精確地形成而不受掩模錯位的影響。形成傳輸柵極電極下方的溢流路徑的溢流阻擋的變化被降低。由于η型電荷存儲區(qū)域25形成在光電二極管PD的低濃度η型半導體區(qū)域M的表面?zhèn)扰cη型離子注入?yún)^(qū)域32重疊的區(qū)域中，所以可以相對地降低低濃度η型半導體區(qū)域 M的雜質劑量。因此，可以相對地降低掩模錯位的影響。結果，可以以高的精確度制造溢流阻擋的變化被抑制且像素特性得到改善的水平溢流結構的CMOS固態(tài)成像裝置。3、第二實施例固態(tài)成像裝置的構造示例圖7示出了根據(jù)本發(fā)明第二實施例的固態(tài)成像裝置，S卩，CMOS固態(tài)成像裝置。圖 7示出了具有水平溢流結構的頂CMOS固態(tài)成像裝置，該水平溢流結構無論頂表面照射型還是底表面照射型均可以采用，并且圖7還示出了包括光電二極管PD和傳輸晶體管的主要部分的整體構造。根據(jù)第二實施例的固態(tài)成像裝置43構造為包括第一導電類型的離子注入?yún)^(qū)域 44，以在用作第一實施例的溢流路徑的第二導電類型的離子注入?yún)^(qū)域32的下方穩(wěn)定地形成溢流路徑。與第一實施例相似，在根據(jù)第二實施例的固態(tài)成像裝置43中，光電二極管PD形成在具有第一導電類型(例如，P型)的半導體阱區(qū)域22的像素形成區(qū)域中，像素形成區(qū)域構成半導體基板并被ρ型半導體阱區(qū)域22的元件隔離區(qū)域23分隔。采用第二導電類型(例如，η型)的半導體區(qū)域的浮置擴散單元FD形成為與光電二極管PD相鄰。光電二極管PD 由η型半導體區(qū)域Μ、利用η型半導體區(qū)域形成并接觸η型半導體區(qū)域M的電荷存儲區(qū)域 25以及形成在半導體基板的最上表面并與電荷存儲區(qū)域25接觸的ρ型半導體區(qū)域沈構成。η型半導體區(qū)域M利用雜質濃度相對較低的η-區(qū)域形成。電荷存儲區(qū)域25利用雜質濃度比η型半導體區(qū)域M高的η區(qū)域形成。ρ型半導體區(qū)域沈用作用于表面釘扎的區(qū)域，并且利用雜質濃度相對較高的P+區(qū)域形成。傳輸柵極電極觀形成在光電二極管PD和浮置擴散單元FD之間的基板上，柵極絕緣膜27位于傳輸柵極電極28與基板之間，由此形成傳輸晶體管Trl。側壁29形成在傳輸柵極電極28的側表面上。在該實施例中，通過在光電二極管PD的表面以及半導體基板在傳輸柵極電極28 下方的表面的全體上離子注入P型雜質，形成P型離子注入?yún)^(qū)域31。P型離子注入?yún)^(qū)域31 形成為用于表面釘扎的P型半導體區(qū)域。此外，通過在P型離子注入?yún)^(qū)域31的整個區(qū)域下方離子注入η型雜質，形成η型離子注入?yún)^(qū)域32。η型離子注入?yún)^(qū)域32形成為形成光電二極管PD的電荷存儲區(qū)域25和傳輸柵極電極28下方的溢流路徑的η型半導體區(qū)域。η型離子注入?yún)^(qū)域形成為與光電二極管PD的低濃度η型半導體區(qū)域24的表面?zhèn)戎丿B，并在光電二極管PD的低濃度η型半導體區(qū)域24的表面?zhèn)刃纬蓾舛缺鹊蜐舛圈切桶雽w區(qū)域24高的η型電荷存儲區(qū)域25。在η型離子注入?yún)^(qū)域32與傳輸柵極電極28下方對應的部分中，用作溢流路徑的η型半導體區(qū)域33例如以比光電二極管PD的低濃度η型半導體區(qū)域(η-區(qū)域)24低的濃度形成。另一方面，ρ型離子注入?yún)^(qū)域31以均勻的濃度在ρ型半導體阱區(qū)域22的表面上形成為從光電二極管PD到傳輸柵極電極28的下方，用于表面釘扎的ρ型半導體區(qū)域(ρ型區(qū)域)35形成在與傳輸柵極電極28下方對應的區(qū)域中。在光電二極管PD這一側，通過選擇性地將P型雜質再次離子注入到P型離子注入?yún)^(qū)域31中，形成濃度比傳輸柵極電極28下方用于表面釘扎的P型半導體區(qū)域35高的用于表面釘扎的ρ型半導體區(qū)域26。此外，在該實施例中，用于穩(wěn)定地形成溢流路徑的第一導電類型(即，ρ型)的離子注入?yún)^(qū)域44形成在用作溢流路徑的η型離子注入?yún)^(qū)域32的整個區(qū)域的下方。在用作水平溢流路徑的η型離子注入?yún)^(qū)域32中，當觀察沿基板深度方向的雜質濃度分布時，形成其中雜質濃度在基板的較深側減小的尾部分。尾部分的雜質濃度很可能是變化的。因此，對于每個像素而言，存在從光電二極管PD溢流到浮置擴散單元FD的電荷變化的問題。η型離子注入?yún)^(qū)域32下方的ρ型離子注入?yún)^(qū)域44消除了 η型離子注入?yún)^(qū)域32的雜質分布的尾部分，從而穩(wěn)定了 η型離子注入?yún)^(qū)域32的雜質濃度。ρ型離子注入?yún)^(qū)域44使得η型區(qū)域45形成在光電二極管PD的η型電荷存儲區(qū)域 25下方，該η型區(qū)域45具有比η型電荷存儲區(qū)域25低但比低濃度η型半導體區(qū)域24高的濃度。此外，P型離子注入?yún)^(qū)域44使得ρ型半導體區(qū)域46形成在用作溢流路徑的η型半導體區(qū)域33下方。在圖7中，光電二極管PD的低濃度η型半導體區(qū)域24和η型電荷存儲區(qū)域25的雜質濃度與圖3的基本相同。對于采用ρ型離子注入?yún)^(qū)域44的η型半導體區(qū)域45的濃度與η型半導體區(qū)域24的濃度的比較，η型半導體區(qū)域24被表示為η-。以上述方式，第二實施例的固態(tài)成像裝置43構造為包括水平溢流結構，其中浮置擴散單元FD用作溢流漏，η型離子注入?yún)^(qū)域32用作溢流路徑，并且在用作溢流路徑的η型離子注入?yún)^(qū)域32的下方設置ρ型離子注入?yún)^(qū)域44。運行的描述在根據(jù)第二實施例的固態(tài)成像裝置43中，與第一實施例相似，利用η型半導體區(qū)域33的溢流路徑以從光電二極管PD連接到浮置擴散單元FD的方式形成在傳輸柵極電極 28的下方。當存儲電荷時，照射的光在光電二極管PD內被光電轉換，并且產生的信號電荷存儲在電荷存儲區(qū)域25中。由于照射較強的光而產生的超過電荷最大量的電荷通過傳輸柵極電極觀下方用作溢流路徑的η型半導體區(qū)域33，流到浮置擴散單元FD并被排出。作為ρ型離子注入?yún)^(qū)域44形成在η型離子注入?yún)^(qū)域32的整個區(qū)域下方的結果，η 型離子注入?yún)^(qū)域32的雜質濃度被穩(wěn)定化。結果，傳輸柵極電極觀下方的η型離子注入?yún)^(qū)域32，即用作溢流路徑的η型半導體區(qū)域33的溢流阻擋被穩(wěn)定而不會對于每個像素發(fā)生變化。根據(jù)第二實施例的固態(tài)成像裝置43，與第一實施例相似，用作溢流路徑的η型半導體區(qū)域33形成在從光電二極管PD到浮置擴散單元FD的整個區(qū)域上的η型離子注入?yún)^(qū)域32中。η型離子注入?yún)^(qū)域32均勻地分布在光電二極管PD的表面以及傳輸柵極電極觀下方的整個區(qū)域上。因此，掩模錯位的影響降低，并且利用η型半導體區(qū)域33的水平溢流路徑能夠穩(wěn)定地形成在傳輸柵極電極觀下方。能夠形成溢流路徑而不受制造工藝變化的影響，由于掩模錯位引起的溢流阻擋的變化被消除，因此使得可以改善像素特性。用于表面釘扎的P型離子注入?yún)^(qū)域31均勻地形成在從光電二極管PD的最上表面到傳輸柵極電極觀下方的整個區(qū)域上。因此，掩模錯位的影響降低，像素特性的劣化降低。電荷存儲區(qū)域25 的雜質濃度成為η型半導體區(qū)域M的雜質濃度與η型離子注入?yún)^(qū)域32的雜質濃度的總和。因此，當通過其間的掩模形成低濃度η型半導體區(qū)域M時可以相對地降低η型雜質的劑量，并且掩模錯位的影響可以相對地降低。此外，根據(jù)第二實施例，由于ρ型離子注入?yún)^(qū)域44設置η型離子注入?yún)^(qū)域32下方， 所以溢流路徑形成處的溢流阻擋水平被穩(wěn)定化。結果，光電二極管PD的飽和電荷量不對于每個像素發(fā)生變化，并且像素特性的變化能夠被降低。根據(jù)第二實施例的具有水平溢流結構的固態(tài)成像裝置43在ρ型半導體基板用作半導體基板的情形下可以應用到背表面照射型CMOS固態(tài)成像裝置或者頂表面照射型CMOS 固態(tài)成像裝置。固態(tài)成像裝置的制造方法示例接著，將參考圖8A、8B和8C，圖9D、9E和9F以及圖IOG和IOH描述根據(jù)第二實施例的固態(tài)成像裝置43的制造方法。首先，如圖8A所示，絕緣膜37通過熱氧化形成在硅半導體基板20的頂表面上。接著，ρ型半導體阱區(qū)域22形成在硅半導體基板20上。ρ型半導體阱區(qū)域22例如以這樣的方式形成諸如抗蝕劑掩模的掩模形成在除將要由硅半導體基板20形成的ρ型半導體阱區(qū)域之外的區(qū)域中，并離子注入ρ型雜質。接著，如圖8B所示，硬掩模層(未示出)形成在絕緣膜37上，并且硬掩模層通過光刻技術和蝕刻技術而被圖案化，由此形成硬掩模。此外，通過采用該硬掩模作為蝕刻掩模， 通過干法蝕刻將溝槽(凹槽)38形成在要用于元件隔離并包括像素隔離的區(qū)域中。接著，如圖8C所示，絕緣膜39通過化學氣相沉積(CVD)法掩埋到溝槽38內，并且形成STI結構的元件隔離區(qū)域23。接著，如圖9D所示，形成光電二極管的低雜質濃度的η型半導體區(qū)域(η-區(qū)域)M 形成在被元件隔離區(qū)域23分隔的每個像素形成區(qū)域的ρ型半導體阱區(qū)域22中。該η型半導體區(qū)域M例如以這樣的方式形成諸如抗蝕劑膜的掩模在P型半導體阱區(qū)域22上形成在除光電二極管形成區(qū)域之外的區(qū)域中，并離子注入η型雜質。在保持距ρ型半導體阱區(qū)域22的表面所需的深度的同時例如在保持用于表面釘扎的ρ型半導體區(qū)域的深度d = 0. 1 μ m的同時，η型半導體區(qū)域M形成在ρ型半導體阱區(qū)域22中。
接著，如圖9E所示，通過位于其間的諸如抗蝕劑掩模的掩模而在ρ型半導體區(qū)域 22的與要形成的光電二極管、傳輸柵極電極和浮置擴散單元對應的表面上進行ρ型雜質、η 型雜質和P型雜質的離子注入。ρ型離子注入?yún)^(qū)域31形成處的ρ型雜質的離子注入深度距基板的最上表面為 0. Iym左右，這是能夠確保充分釘扎基板表面的深度的幅度，并且優(yōu)選地，離子注入的劑量是IXlO11到5 X IO1W20如果劑量低于IX IO11CnT2,則難以充分地釘扎基板表面；如果劑量大于5Χ 1012cm_2，則完整的傳輸將變得困難。η型離子注入?yún)^(qū)域32形成處的η型雜質的離子注入深度在0. 1至0. 3 μ m附近，并且優(yōu)選地，離子注入的劑量是1 X IO11到5 X 1012cm_2。 需要在比ρ型離子注入?yún)^(qū)域31深的區(qū)域中形成η型離子注入?yún)^(qū)域32。然而，如果離子注入深度深于0. 3 μ m，則完整的傳輸將變得困難。ρ型離子注入?yún)^(qū)域44形成處的ρ型雜質的離子注入深度在0. 3至0. 5 μ m附近，該深度比η型離子注入?yún)^(qū)域32的深度深且不遠離η型離子注入?yún)^(qū)域32，從而消除了 η型離子注入?yún)^(qū)域32的尾部分。優(yōu)選地，離子注入的劑量是 1 X IO11到5 X IO1W2t5如果劑量低于1 X IO11CnT2，將無法消除η型離子注入?yún)^(qū)域32的尾部分；如果劑量大于5Χ 1012cm_2，存在η型半導體區(qū)域45的濃度變成為ρ型的危險。其中溢流阻擋被穩(wěn)定的半導體區(qū)域被制造為使得與光電二極管PD對應的部分為η型，與傳輸柵極電極28下方對應的部分為ρ型。通過利用ρ型離子注入?yún)^(qū)域31，形成用于表面釘扎的ρ型半導體區(qū)域。進行η型雜質的離子注入以與低濃度η型半導體區(qū)域24的表面部分重疊。用作溢流路徑的η型半導體區(qū)域(η-區(qū)域)33形成在η型離子注入?yún)^(qū)域32的與傳輸柵極電極28下方對應的部分中。與此同時，利用高濃度η型半導體區(qū)域的電荷存儲區(qū)域25形成在η型離子注入?yún)^(qū)域 32與低濃度η型半導體區(qū)域24彼此重疊的表面部分中。接著，通過位于其間的掩模(諸如，選擇性形成的抗蝕劑掩模)ρ型雜質再次被離子注入到η型電荷存儲區(qū)域25上的ρ型離子注入?yún)^(qū)域31中，以形成高濃度的ρ型半導體區(qū)域(ρ+區(qū)域)26。ρ型半導體區(qū)域26成為光電二極管側的用于表面釘扎的ρ型半導體區(qū)域。另一方面，P型離子注入?yún)^(qū)域31的在傳輸柵極電極28下方的部分成為傳輸柵極電極28 下方用于表面釘扎的P型半導體區(qū)域35。光電二極管PD通過低濃度η型半導體區(qū)域24、 η型電荷存儲區(qū)域25和用于表面釘扎的ρ型半導體區(qū)域26而形成。像素晶體管的柵極電極形成在柵極絕緣膜27上。圖9F僅示出了傳輸柵極電極 28。柵極電極28可以通過采用摻雜的多晶硅或者諸如銅或鋁的金屬形成。通過光刻技術和蝕刻技術干法蝕刻從上述材料選擇的導電膜，形成傳輸柵極電極28。接著，如圖IOG所示，側壁29形成在每個柵極電極的側表面上，也就是，圖中的傳輸柵極電極28的側表面上。也就是，在先前步驟中的抗蝕劑掩模被移除之后，通過采用化學氣相沉積(CVD)方法和干法蝕刻方法，利用氧化硅并使用氮化硅膜作為停止膜在傳輸柵極電極28的側表面上形成側壁29。接著，如圖IOH所示，通過采用形成在光電二極管PD上的抗蝕劑掩模、傳輸柵極電極28和側壁29作為掩模，離子注入η型雜質，并且形成利用η型半導體區(qū)域的浮置擴散單元FD。浮置擴散單元FD通過自對準形成。STI結構的元件隔離區(qū)域23也用作掩模。同時， 形成另一個像素晶體管的η型源極區(qū)域和η型漏極區(qū)域。由此，形成包括傳輸晶體管Trl 的多個像素晶體管。
在此后的步驟中，在頂表面照射型CMOS固態(tài)成像裝置的情形下，其間形成有層間絕緣膜的具有多層配線的多層配線層形成在半導體基板的表面上。此外，濾色器和芯片上透鏡以平坦化膜位于其間地依次形成。在背表面照射型的固態(tài)成像裝置中，其間形成有層間絕緣膜的具有多層配線的多層配線層形成在半導體基板的表面上，利用硅基板的支撐基板接合在多層配線層上且支撐基板和多層配線之間具有平坦化膜。接著，例如通過化學機械拋光(CMP)法，從半導體基板的背表面形成更薄的膜。接著，濾色器和芯片上透鏡形成在半導體基板的背表面上且在濾色器及芯片上透鏡與半導體基板之間具有抗反射膜。以上述方式，獲得期望的固態(tài)成像裝置43。根據(jù)第二實施例的固態(tài)成像裝置的制造方法，在形成光電二極管PD的低濃度η型半導體區(qū)域M之后，形成P型離子注入?yún)^(qū)域31、η型離子注入?yún)^(qū)域32以及P型離子注入?yún)^(qū)域44。這些離子注入?yún)^(qū)域31、32和44通過在光電二極管PD的η型半導體區(qū)域對、傳輸柵極電極的下方以及浮置擴散單元的整個表面上均勻地進行雜質的離子注入而形成。結果， 可以精確地形成用于表面釘扎的P型半導體區(qū)域、用作溢流路徑的η型半導體區(qū)域以及用于穩(wěn)定地形成溢流路徑的區(qū)域而不受掩模錯位的影響。P型離子注入?yún)^(qū)域44使得溢流路徑可以穩(wěn)定地形成。此外，η型離子注入?yún)^(qū)域32使得傳輸柵極電極下方的溢流阻擋的變化可以降低。η型電荷存儲區(qū)域25形成在光電二極管PD的低濃度η型半導體區(qū)域M的表面?zhèn)扰cη型離子注入?yún)^(qū)域32彼此重疊的區(qū)域中。因此，可以相對地減小低濃度η型半導體區(qū)域M的雜質劑量。因此，可以相對地降低掩模錯位的影響。結果，可以精確地制造溢流阻擋的變化被抑制且像素特性得到改善的水平溢流結構的CMOS固態(tài)成像裝置。對于根據(jù)上述實施例的CMOS固態(tài)成像裝置的各像素，可以采用由一個光電二極管和多個像素晶體管形成的單元像素(非共享型)或者多個光電二極管共享一個像素晶體管單元的共享像素(共享型)。根據(jù)上述實施例的固態(tài)成像裝置構造為電子用作信號電荷，ρ型用作第二導電類型，并且η型用作第一導電類型。本發(fā)明也可以應用到空穴用作信號電荷的固態(tài)成像裝置中。在此情形下，反轉半導體基板、半導體阱區(qū)域和半導體區(qū)域中的每個的導電類型，以使得P型變成第一導電類型而η型變成第二導電類型。4、第三實施例電子設備的構造示例根據(jù)本發(fā)明實施例的上述固態(tài)成像裝置可以應用到例如數(shù)字靜態(tài)照相機、數(shù)字視頻照相機、諸如帶有照相機的移動電話的各種便攜式終端裝置以及諸如打印機的電子設備。圖11示出了第三實施例，其中本發(fā)明應用到了作為根據(jù)本發(fā)明的電子設備的示例的照相機。根據(jù)本發(fā)明實施例的照相機示例包括能夠捕獲運動圖像的視頻照相機。根據(jù)該實施例的照相機51包括固態(tài)成像裝置52 ；光學系統(tǒng)53，將入射光引導到固態(tài)成像裝置 52的光接收傳感器單元；以及快門裝置54。此外，照相機51包括用于驅動固態(tài)成像裝置52 的驅動電路陽以及用于處理固態(tài)成像裝置52的輸出信號的信號處理電路56。對于固態(tài)成像裝置52，可以采用上述實施例的固態(tài)成像裝置中的一個。光學系統(tǒng) (光學透鏡)53使來自目標的圖像光(入射光)在固態(tài)成像裝置52的圖像捕獲面上形成為圖像。結果，固定周期的信號電荷存儲在固態(tài)成像裝置52中。光學系統(tǒng)53可以是由多個光學透鏡形成的光學透鏡系統(tǒng)。快門裝置54控制固態(tài)成像裝置52的光照射周期和光遮蔽周期。驅動電路55供應用于控制固態(tài)成像裝置52的傳輸操作以及快門裝置54的快門操作的驅動信號。固態(tài)成像裝置52的信號傳輸根據(jù)從驅動電路55供應的驅動信號(定時信號)來進行。信號處理電路56進行各種信號處理操作。已經進行了信號處理的視頻信號存儲在諸如存儲器的存儲介質上或者輸出到監(jiān)視器。根據(jù)第三實施例的諸如照相機的電子設備，在水平溢流結構的固態(tài)成像裝置52 中，溢流阻擋在各像素之間的變化被抑制，且像素特性得以改善。此外，可以獲得在固態(tài)成像裝置的上述實施例中描述的有利效果。因此，可以實現(xiàn)更高的圖像質量并提供可靠性更高的電子設備。本申請包含與2010年1月27日提交至日本專利局的日本優(yōu)先權專利申請JP 2010-016000中公開的相關的主題，其全部內容通過引用結合于此。本領域的技術人員應當理解的是，在所附權利要求或其等同方案的范圍內，根據(jù)設計需要和其他因素，可以進行各種修改、結合、部分結合和替換。
權利要求
1.一種固態(tài)成像裝置，包括多個像素，每個像素包括光電轉換單元和像素晶體管，該多個像素形成在半導體基板上；在所述像素中的浮置擴散單元；用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域，該區(qū)域形成在所述像素中的所述光電轉換單元側的表面以及所述半導體基板在所述像素晶體管中的傳輸晶體管的傳輸柵極電極下方的表面的全體上；以及用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域，該溢流路徑用作用于所述浮置擴散單元的溢流路徑，該第二導電類型的離子注入?yún)^(qū)域形成在所述第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方，其中用于形成溢流路徑的溢流阻擋通過采用所述傳輸柵極電極下方的所述第二導電類型的離子注入?yún)^(qū)域而形成，并且其中電荷存儲區(qū)域通過采用所述光電轉換單元的第二導電類型的半導體區(qū)域與用于形成所述溢流路徑的所述第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域而形成。
2.根據(jù)權利要求1所述的固態(tài)成像裝置，其中在用于形成所述溢流路徑的所述第二導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方，設置用于穩(wěn)定所述溢流阻擋的第一導電類型的離子注入?yún)^(qū)域。
3.根據(jù)權利要求1所述的固態(tài)成像裝置，其中用于表面釘扎的所述第一導電類型的離子注入?yún)^(qū)域的與所述光電轉換單元對應的部分的雜質濃度高于所述第一導電類型的離子注入?yún)^(qū)域在所述傳輸柵極電極下方的部分的雜質濃度。
4.根據(jù)權利要求2所述的固態(tài)成像裝置，其中用于表面釘扎的所述第一導電類型的離子注入?yún)^(qū)域的與所述光電轉換單元對應的部分的雜質濃度高于用于表面釘扎的所述第一導電類型的離子注入?yún)^(qū)域在所述傳輸柵極電極下方的部分的雜質濃度，并且其中用于穩(wěn)定所述溢流阻擋的所述第一導電類型的離子注入?yún)^(qū)域使得與所述光電轉換單元對應的部分是第二導電類型的半導體區(qū)域并且與所述傳輸柵極電極下方對應的部分是第一導電類型的半導體區(qū)域。
5.一種固態(tài)成像裝置的制造方法，該方法包括步驟在將要形成在半導體基板的每個像素形成區(qū)域中的光電轉換單元側的表面、在所述半導體基板的與像素晶體管中的傳輸晶體管的傳輸柵極電極下方對應的表面以及所述半導體基板的與浮置擴散單元對應的表面的全體上，通過離子注入方法形成用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域以及在所述第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方形成用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域；在所述半導體基板上形成包括所述傳輸晶體管的所述像素晶體管的柵極電極，在該柵極電極與所述半導體基板之間具有柵極絕緣膜；以及通過將第二導電類型的雜質離子注入到所述半導體基板中而形成浮置擴散單元， 其中形成溢流路徑的溢流阻擋通過采用所述傳輸柵極電極下方的所述第二導電類型的離子注入?yún)^(qū)域而形成，并且其中電荷存儲區(qū)域通過采用形成在所述光電轉換單元中的第二導電類型的半導體區(qū)域與用于形成所述溢流路徑的所述第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域而形成。
6.根據(jù)權利要求5所述的固態(tài)成像裝置的制造方法，還包括步驟在形成所述像素晶體管的柵極電極之前，通過將第一導電類型的雜質離子注入到用于形成所述溢流路徑的所述第二導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方而形成用于穩(wěn)定所述溢流阻擋的第一導電類型的離子注入?yún)^(qū)域。
7.根據(jù)權利要求5所述的固態(tài)成像裝置的制造方法，還包括步驟通過離子注入用于表面釘扎的第一導電類型的雜質，以比所述傳輸柵極電極下方用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域高的雜質濃度在與所述光電轉換單元對應的部分中形成用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域。
8.根據(jù)權利要求6所述的固態(tài)成像裝置的制造方法，還包括步驟通過離子注入用于表面釘扎的第一導電類型的雜質，以比所述傳輸柵極電極下方用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域高的雜質濃度在與所述光電轉換單元對應的部分中形成用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域，其中用于穩(wěn)定所述溢流阻擋的半導體區(qū)域的與所述光電轉換單元對應的部分形成為第二導電類型，并且用于穩(wěn)定所述溢流阻擋的半導體區(qū)域的與所述傳輸柵極電極下方對應的部分形成為第一導電類型。
9.一種電子設備，包括固態(tài)成像裝置；光學系統(tǒng)，構造為將入射光引導到所述固態(tài)成像裝置的光電二極管；以及信號處理電路，構造為處理所述固態(tài)成像裝置的輸出信號，其中所述固態(tài)成像裝置包括多個像素，每個像素包括光電轉換單元和像素晶體管，該多個像素形成在半導體基板上；在所述像素中的浮置擴散單元；用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域，該區(qū)域形成在所述像素中的所述光電轉換單元的第二導電類型的半導體區(qū)域的表面以及所述半導體基板在所述像素晶體管中的傳輸晶體管的傳輸柵極電極下方的表面的全體上；以及用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域，該溢流路徑用作所述浮置擴散單元的溢流路徑，該第二導電類型的離子注入?yún)^(qū)域形成在所述第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方，其中用于形成溢流路徑的溢流阻擋通過采用所述傳輸柵極電極下方的所述第二導電類型的離子注入?yún)^(qū)域而形成，并且其中電荷存儲區(qū)域通過采用所述光電轉換單元的第二導電類型的半導體區(qū)域與用于形成所述溢流路徑的所述第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域而形成。
10.根據(jù)權利要求9所述的電子設備，其中在所述固態(tài)成像裝置中，在用于形成所述溢流路徑的所述第二導電類型的離子注入?yún)^(qū)域的整個區(qū)域下方，設置用于穩(wěn)定所述溢流阻擋的第一導電類型的離子注入?yún)^(qū)域。
11.根據(jù)權利要求9所述的電子設備，其中在所述固態(tài)成像裝置中，用于表面釘扎的所述第一導電類型的離子注入?yún)^(qū)域的與所述光電轉換單元對應的部分的雜質濃度高于所述第一導電類型的離子注入?yún)^(qū)域的在所述傳輸柵極電極下方的部分的雜質濃度。
12.根據(jù)權利要求10所述的電子設備，其中在所述固態(tài)成像裝置中，用于表面釘扎的所述第一導電類型的離子注入?yún)^(qū)域的與所述光電轉換單元對應的部分的雜質濃度高于所述第一導電類型的離子注入?yún)^(qū)域的在所述傳輸柵極電極下方的部分的雜質濃度，并且其中用于穩(wěn)定所述溢流阻擋的所述第一導電類型的離子注入?yún)^(qū)域的與所述光電轉換單元對應的部分是第二導電類型的半導體區(qū)域，并且所述第一導電類型的離子注入?yún)^(qū)域的與所述傳輸柵極電極下方對應的部分是第一導電類型的半導體區(qū)域。
全文摘要
本發(fā)明提供一種固態(tài)成像裝置及其制造方法、電子設備。該固態(tài)成像裝置包括多個像素，每個像素包括光電轉換單元和多個像素晶體管，該多個像素形成在半導體基板上；在像素中的浮置擴散單元；用于表面釘扎的第一導電類型的離子注入?yún)^(qū)域，該區(qū)域形成在光電轉換單元側的表面上以及半導體基板的表面上；以及用于形成溢流路徑的第二導電類型的離子注入?yún)^(qū)域，該溢流路徑用作浮置擴散單元的溢流路徑，該第二導電類型的離子注入?yún)^(qū)域形成在第一導電類型的離子注入?yún)^(qū)域的整個區(qū)域的下方。溢流阻擋通過采用第二導電類型的離子注入?yún)^(qū)域而形成。電荷存儲區(qū)域通過采用其中第二導電類型的半導體區(qū)域與第二導電類型的離子注入?yún)^(qū)域彼此重疊的區(qū)域而形成。
文檔編號H01L27/146GK102169883SQ20111002229
公開日2011年8月31日 申請日期2011年1月20日 優(yōu)先權日2010年1月27日
發(fā)明者城戶英男, 山本敦彥, 山田明大 申請人:索尼公司