專利名稱：使用高介電常數(shù)柵介質(zhì)的耐壓器件的制作方法
技術(shù)領域：
本發(fā)明涉及半導體功率器件，特別涉及橫向高壓器件的柵極介質(zhì)層材料和結(jié)構(gòu)。
背景技術(shù)：
眾所周知，LDMOS，LIGBT，IGCT，Offset-gateM0S，橫向 MCT，橫向 IEGT 等柵控制功 率器件，已經(jīng)被廣泛應用到功率集成電路中。在應用中，功率器件通常會在截止和導通兩種 狀態(tài)下工作，在截止狀態(tài)下，柵極電壓為低，由漂移區(qū)耐壓，而在導通狀態(tài)下，柵電壓為高。 在器件結(jié)構(gòu)固定的情況下，柵極電壓越高，導通電阻越小，功率電路的效率也越高，但太高 的柵極電壓會導致柵介質(zhì)擊穿。傳統(tǒng)功率器件使用SiO2作為柵極隔離層，這是由于SiO2具 有與Si的界面態(tài)好，絕緣性能穩(wěn)定，工藝上容易制備等優(yōu)點。但SiA的介電常數(shù)僅為3. 9， 為了能保證功率器件的閾值電壓較小，SiO2的厚度不能太厚，柵介質(zhì)越薄，柵極擊穿電壓則 越低，所以純SiA介質(zhì)的使用限制了柵極的電壓，參見圖4、5。在中國發(fā)明專利02142183:《用高介電系數(shù)膜的表面(橫向)耐壓結(jié)構(gòu)》，通過使 用階梯或斜坡場板實現(xiàn)了漂移區(qū)電通量的最優(yōu)化分布提高功率器件的源漏擊穿電壓，專利 1399348的高介電常數(shù)介質(zhì)薄膜覆蓋耐壓區(qū)，通過外加金屬場板調(diào)整電通量，而柵極介質(zhì)仍 然使用傳統(tǒng)SiO2介質(zhì)，不能提高柵極耐壓。在中國發(fā)明專利200580024431 《具有高k柵電介質(zhì)和金屬柵電極的半導體器件》 中使用了柵極高介電常數(shù)介質(zhì)來提高柵極耐壓，降低漏電流，但該專利只應用于無漂移區(qū) 的低壓器件，不能提高源漏或陰陽極耐壓。

發(fā)明內(nèi)容
針對傳統(tǒng)SiA介質(zhì)LDMOS的缺點，本發(fā)明所要解決的技術(shù)問題是，提供一種使用 超高介電常數(shù)柵介電質(zhì)替代S^2介質(zhì)的功率器件，可同時有效提高柵極耐壓和器件源漏耐 壓，降低比導通電阻，而不提高閾值電壓。本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，使用高介電常數(shù)柵介質(zhì)的耐壓器 件，包括襯底，外延區(qū)，源極注入?yún)^(qū)，溝道注入?yún)^(qū)，漏極注入?yún)^(qū)，漂移區(qū)，柵極，P+注入?yún)^(qū)，源 極，漏極，源極注入?yún)^(qū)，溝道注入?yún)^(qū)，漏極注入?yún)^(qū)，漂移區(qū)，P+注入?yún)^(qū)構(gòu)成第一層，其特征在 于，還包括由高介電常數(shù)介質(zhì)層和SiO2緩沖層構(gòu)成的復合介質(zhì)層，柵極、漏極和源極位于 復合介質(zhì)層的上方，漏極和源極各自通過復合介質(zhì)層的小孔連接至復合介質(zhì)層下方的注入 區(qū)，SiO2緩沖層均勻覆蓋于第一層上方，厚度均勻的高介電常數(shù)介質(zhì)層位于SiA緩沖層上 方。所述高介電常數(shù)介質(zhì)層的介電常數(shù)大于100。所述高介電常數(shù)介質(zhì)層的材料為 PZT、BST 或 BSN。本發(fā)明的有益效果是，使用高介電材料柵介質(zhì)替代傳統(tǒng)耐壓器件的SiA柵介質(zhì)， 在工藝上易于實現(xiàn)；在器件方面能同時提高器件的柵極和源漏或陰陽極耐壓，降低比導通 電阻；在應用上可允許使用更高的電壓進行柵驅(qū)動，降低耐壓器件的導通電阻。
3
以下結(jié)合附圖和具體實施方式
對本發(fā)明作進一步的說明。


圖1是實施例1的結(jié)構(gòu)示意圖。圖2是實施例2的結(jié)構(gòu)示意圖。圖3是實施例1的溝道區(qū)示意圖。圖4是現(xiàn)有技術(shù)的LDMOS結(jié)構(gòu)示意圖。圖5是現(xiàn)有技術(shù)的溝道區(qū)示意圖。圖6是實施例3的結(jié)構(gòu)示意圖。圖7是使用PZT作為介質(zhì)層材料的實施例的輸出特性曲線圖(晶體管圖示儀實拍 照片)。圖8是使用PZT作為介質(zhì)層材料的實施例的擊穿特性曲線圖(晶體管圖示儀實拍 照片)。圖9是現(xiàn)有技術(shù)使用S^2作為介質(zhì)層材料的實施例的擊穿特性曲線圖(晶體管 圖示儀實拍照片)。
具體實施例方式本發(fā)明包括襯底1，外延區(qū)2，源極注入?yún)^(qū)3，溝道注入?yún)^(qū)4，漏極注入?yún)^(qū)5，漂移區(qū) 6，柵極8，P+注入?yún)^(qū)(10)，源極11，漏極(12)，源極注入?yún)^(qū)3，溝道注入?yún)^(qū)4，漏極注入?yún)^(qū)5， 漂移區(qū)6，P+注入?yún)^(qū)10構(gòu)成第一層，還包括由高介電常數(shù)介質(zhì)層7和SW2緩沖層9構(gòu)成的 復合介質(zhì)層，柵極8、漏極12和源極11位于復合介質(zhì)層的上方，漏極12和源極11各自通 過復合介質(zhì)層的小孔連接至復合介質(zhì)層下方的注入?yún)^(qū)，SiO2緩沖層9均勻覆蓋于第一層上 方，厚度均勻的高介電常數(shù)介質(zhì)層7位于S^2緩沖層9上方。實施例1 參見圖1、3。本實施例為基于CMOS工藝，使用P型外延，N注入漂移區(qū)的LDMOS器 件。包括低摻雜P-型襯底1，P型外延區(qū)2，源端N+注入?yún)^(qū)3，溝道P注入?yún)^(qū)4，漏端N+注入 區(qū)5，漂移區(qū)N注入6，覆蓋第一層的厚度均勻的高介電常數(shù)介質(zhì)7，柵極8，SiO2緩沖層9， 溝道區(qū)P+注入10，源端11，漏端12，源端和漏端由金屬引出到第一層。實施例2 參見圖2。本實施例是基于雙極工藝，使用N型外延作為漂移區(qū)的LDMOS器件。包 括低摻雜P-型襯底1，N型外延區(qū)13，源端N+注入?yún)^(qū)3，溝道P注入?yún)^(qū)4，漏端N+注入?yún)^(qū)5， 覆蓋第一層的均勻厚度的高介電常數(shù)介質(zhì)層7，柵極8，SiO2緩沖層9，溝道區(qū)P+注入10，源 端11，漏端12，源端和漏端由金屬引出到第一層。圖4是使用傳統(tǒng)SW2柵介質(zhì)的LDMOS橫向剖面圖，包括P型外延區(qū)2，源端N+注 入3，溝道P注入4，漂移區(qū)N注入6，溝道區(qū)P+注入10，源端N+源端金屬引出11，柵極14， 柵氧化層16，場氧化層15，鳥嘴17。圖5是使用傳統(tǒng)SW2柵介質(zhì)的LDMOS溝道區(qū)放大圖，包括溝道P注入4，漂移區(qū)N 注入6，柵極14，柵氧化層16，場氧化層15，鳥嘴17。圖6是本發(fā)明應用于LIGBT的實施例。包括低摻雜P-型襯底1，N型外延區(qū)13，源端N+注入?yún)^(qū)3，溝道P注入?yún)^(qū)4，P+注入?yún)^(qū)14，N緩沖區(qū)注入15，覆蓋整個器件表面的均 勻高介電常數(shù)介質(zhì)7，金屬柵極8，SiO2緩沖區(qū)9，溝道區(qū)P+注入10，陰極11，陽極12，陰極 和陽極通過金屬引出。
權(quán)利要求
1.使用高介電常數(shù)柵介質(zhì)的耐壓器件，包括襯底(1)，外延區(qū)O)，源極注入?yún)^(qū)(3)，溝 道注入?yún)^(qū)(4)，漏極注入?yún)^(qū)(5)，漂移區(qū)(6)，柵極(8)，P+注入?yún)^(qū)(10)，源極(11)，漏極(12)， 源極注入?yún)^(qū)(3)，溝道注入?yún)^(qū)0)，漏極注入?yún)^(qū)(5)，漂移區(qū)(6)，P+注入?yún)^(qū)(10)構(gòu)成第一層， 其特征在于，還包括由高介電常數(shù)介質(zhì)層(7)和SiO2緩沖層(9)構(gòu)成的復合介質(zhì)層，柵極 (8)、漏極(1 和源極(11)位于復合介質(zhì)層的上方，漏極(1 和源極(11)各自通過復合 介質(zhì)層的小孔連接至復合介質(zhì)層下方的注入?yún)^(qū)，SiO2緩沖層(9)均勻覆蓋于第一層上方，厚 度均勻的高介電常數(shù)介質(zhì)層(7)位于SiO2緩沖層(9)上方。
2.如權(quán)利要求1所述的使用高介電常數(shù)柵介質(zhì)的耐壓器件，其特征在于，所述高介電 常數(shù)介質(zhì)層(7)的介電常數(shù)大于100。
3.如權(quán)利要求1所述的使用高介電常數(shù)柵介質(zhì)的耐壓器件，其特征在于，所述高介電 常數(shù)介質(zhì)層(7)的材料為PZT、BST或BSN。
全文摘要
使用高介電常數(shù)柵介質(zhì)的耐壓器件，涉及半導體功率器件。本發(fā)明包括襯底，外延區(qū)，源極注入?yún)^(qū)，溝道注入?yún)^(qū)，漏極注入?yún)^(qū)，漂移區(qū)，柵極，P+注入?yún)^(qū)，源極，漏極，源極注入?yún)^(qū)，溝道注入?yún)^(qū)，漏極注入?yún)^(qū)，漂移區(qū)，P+注入?yún)^(qū)構(gòu)成第一層，還包括由高介電常數(shù)介質(zhì)層和SiO2緩沖層構(gòu)成的復合介質(zhì)層，柵極、漏極和源極位于復合介質(zhì)層的上方，漏極和源極各自通過復合介質(zhì)層的小孔連接至復合介質(zhì)層下方的注入?yún)^(qū)，SiO2緩沖層均勻覆蓋于第一層上方，厚度均勻的高介電常數(shù)介質(zhì)層位于SiO2緩沖層上方。本發(fā)明在器件方面能同時提高器件的柵極和源漏或陰陽極耐壓，降低比導通電阻；在應用上可允許使用更高的電壓進行柵驅(qū)動，降低耐壓器件的導通電阻。
文檔編號H01L29/51GK102122666SQ201110007009
公開日2011年7月13日 申請日期2011年1月13日 優(yōu)先權(quán)日2011年1月13日
發(fā)明者張國俊, 李俊宏, 李平, 霍偉榮 申請人:電子科技大學