專利名稱：凹陷型嵌入式管芯無核封裝的制作方法
凹陷型嵌入式管芯無核封裝
背景技術(shù)：
隨著對(duì)于更高處理器性能的半導(dǎo)體技術(shù)的發(fā)展，封裝體系結(jié)構(gòu)的發(fā)展可包括封裝上封裝(PoP)體系結(jié)構(gòu)和其它這樣的組合件。隨著封裝結(jié)構(gòu)的設(shè)計(jì)變得更加復(fù)雜，通常會(huì)導(dǎo)致組裝費(fèi)用的增加。因此，需要顯著降低高級(jí)封裝結(jié)構(gòu)的封裝和組裝成本。


盡管說明書的隨附權(quán)利要求特別指出并且明確要求本發(fā)明的某些實(shí)施例的權(quán)利，但是通過結(jié)合附圖閱讀以下對(duì)本發(fā)明的描述，可更加容易地確定本發(fā)明的優(yōu)點(diǎn)，附圖中
圖Ia-Im表示根據(jù)本發(fā)明一個(gè)實(shí)施例用于形成結(jié)構(gòu)的方法。圖2表不根據(jù)本發(fā)明一個(gè)實(shí)施例的系統(tǒng)。
具體實(shí)施例方式在以下詳細(xì)描述中，參考附圖，附圖通過圖示示出可在其中實(shí)踐本發(fā)明的特定實(shí)施例。將對(duì)這些實(shí)施例進(jìn)行足夠詳細(xì)地描述以使得本領(lǐng)域技術(shù)人員能夠?qū)嵺`本發(fā)明。將了解，盡管本發(fā)明的各種實(shí)施例有所不同，但它們不一定相互排斥。例如，在不偏離本發(fā)明的精神和范圍的情況下，本文中結(jié)合一個(gè)實(shí)施例描述的特定特征、結(jié)構(gòu)或特性可在其它實(shí)施例內(nèi)實(shí)現(xiàn)。另外，將了解，在不偏離本發(fā)明的精神和范圍的情況下，可修改每個(gè)公開實(shí)施例中的各個(gè)元件的位置或布置。因此，不應(yīng)將以下詳細(xì)描述視為是限制意義，本發(fā)明的范圍只由合適解釋的隨附權(quán)利要求以及賦予這些權(quán)利要求的全部范圍內(nèi)的等效物來限定。附圖中，在所有幾個(gè)視圖中，類似的數(shù)字表示相同或類似的功能性。描述形成與利用諸如封裝結(jié)構(gòu)的微電子結(jié)構(gòu)的方法和相關(guān)聯(lián)的結(jié)構(gòu)。那些方法可包括在鍍覆材料中形成空腔以容納管芯；在空腔中附著管芯；相鄰于管芯形成電介質(zhì)材料；在與管芯相鄰的電介質(zhì)材料中形成通路；在通路中形成PoP島；在通路中形成互連；然后去除鍍覆材料以暴露PoP島和管芯。本發(fā)明的方法使得能夠制作封裝上封裝體系結(jié)構(gòu)，例如PoP組合件，其包括部分凹陷和/或完全嵌入的管芯，或任何其它類型的球柵陣列(BGA)封裝。圖Ia-Im示出用于形成諸如封裝結(jié)構(gòu)的微電子結(jié)構(gòu)的方法的實(shí)施例。圖Ia示出材料100。在一個(gè)實(shí)施例中，材料100可包括鍍覆材料，例如但不限于銅箔鍍覆材料。在一些實(shí)施例中，取決于特定應(yīng)用，可使用任何合適的鍍覆材料。在圖Ib中，可在材料100中形成空腔102。在一些實(shí)施例中，可利用諸如本領(lǐng)域中已知的任何合適的蝕刻工藝來形成空腔102。在一個(gè)實(shí)施例中，可形成空腔102以使得空腔102可容納管芯，例如微電子管芯?？涨?02可包括底部部分101、成角度部分103和頂部部分105。在一個(gè)實(shí)施例中，底部和頂部部分可由阻擋層隔開以有助于形成空腔結(jié)構(gòu)，尤其是對(duì)于蝕刻工藝。在一個(gè)實(shí)施例(未示出)中,可在表面101上形成PoP島結(jié)構(gòu)(本文將進(jìn)一步描述)。在一個(gè)實(shí)施例中，可將管芯104附著在空腔102內(nèi)(圖lc)。在一個(gè)實(shí)施例中，管芯104可包括薄管芯104，且其厚度可小于約150微米。在一個(gè)實(shí)施例中，管芯104可附著到空腔101的頂部部分105。在一個(gè)實(shí)施例中，管芯104可包括至少一個(gè)側(cè)壁106、頂側(cè)107和底/有源側(cè)108。在一些情況中，可利用粘性膜和/或附著工藝來將管芯104附著到鍍覆材料100的空腔102中。在一個(gè)實(shí)施例中，可利用粘性膜(未示出)作為最終封裝的永久部分，以例如保護(hù)管芯背側(cè)，提供用于做標(biāo)記的表面，和/或應(yīng)對(duì)可能在管芯104內(nèi)出現(xiàn)的任何翹曲?？稍阱兏膊牧?00上相鄰于鍍覆材料100的空腔102中的管芯104形成電介質(zhì)材料110 (圖Id)。在一個(gè)實(shí)施例中,可通過例如層壓工藝來形成電介質(zhì)材料110。電介質(zhì)材料110可形成在空腔102的底部部分101、空腔102的成角度部分103和鍍覆材料100的空腔102的頂部部分105的圍繞管芯104的部分上?？稍陔娊橘|(zhì)材料110的與管芯104相鄰的區(qū)域114中形成通路112 (圖le)。在一個(gè)實(shí)施例中，可在通路112內(nèi)形成封裝上封裝(PoP)島區(qū)113，其中可去除鍍覆材料100的一部分以形成PoP島區(qū)113。在一個(gè)實(shí)施例中，可利用任何合適的蝕刻工藝來去除鍍覆材料100和電介質(zhì)材料110。在一個(gè)實(shí)施例中，可在PoP島區(qū)113中形成PoP島結(jié)構(gòu)116 (圖If)?？赏ㄟ^利用例如電鍍工藝來在PoP島區(qū)113中形成PoP島結(jié)構(gòu)116，但是也可利用任何合適的工藝來形 成PoP島結(jié)構(gòu)116。在一個(gè)實(shí)施例中，可利用PoP島區(qū)113內(nèi)的鍍覆材料100來作為用于形成PoP島結(jié)構(gòu)116的鍍覆總線。在一個(gè)實(shí)施例中，鍍覆材料100可包括可用作鍍覆總線的銅箔。在一些情況下，根據(jù)特定應(yīng)用，鍍覆冶金可包括金、鎳、金/鎳、金/鎳/鈀及類似的合適材料。在一個(gè)實(shí)施例中，可在PoP島區(qū)113上鍍覆絲焊焊盤，以例如允許在CPU管芯背側(cè)上進(jìn)行混合技術(shù)堆疊。在一個(gè)實(shí)施例中，可在管芯區(qū)119中形成通路118，其中可以在管芯104的有源側(cè)108上暴露諸如銅管芯焊盤的管芯焊盤(圖lg)?？衫媒饘俨牧蟻礤兏才cPoP島結(jié)構(gòu)116(電介質(zhì)區(qū)域114中的PoP島結(jié)構(gòu)116)相鄰的通路112以及管芯區(qū)119中的通路118 (圖Ih)以形成PoP島結(jié)構(gòu)116互連結(jié)構(gòu)117并形成管芯焊盤互連結(jié)構(gòu)120。在一個(gè)實(shí)施例中，PoP島互連結(jié)構(gòu)117可電連接至PoP島結(jié)構(gòu)116，并且管芯焊盤互連結(jié)構(gòu)120可電連接至管芯104的有源側(cè)108上的管芯焊盤。在一個(gè)實(shí)施例中，可利用半加成工藝(SAP)來形成管芯焊盤互連結(jié)構(gòu)120和PoP互連結(jié)構(gòu)118。在一些實(shí)施例中，可在相同工序中形成管芯焊盤互連結(jié)構(gòu)120和PoP互連結(jié)構(gòu)118，或者在其它實(shí)施例中，可在單獨(dú)的形成步驟中形成管芯焊盤互連結(jié)構(gòu)120和PoP互連結(jié)構(gòu)118?？稍诠苄竞副P互連結(jié)構(gòu)120和PoP互連結(jié)構(gòu)118上形成第二電介質(zhì)層110’(圖li)?？稍诘诙娊橘|(zhì)層110’中形成第一金屬化層121。接著，可利用例如標(biāo)準(zhǔn)襯底SAP積層處理來形成隨后層，其中更多的電介質(zhì)層120’’和金屬化層121’可形成在彼此之上以通過利用積層工藝來形成無核襯底125 (圖lj)。然后，可從無核襯底125的管芯104和PoP島結(jié)構(gòu)116中去除鍍覆材料100，以暴露PoP島和管芯，從而形成無核封裝結(jié)構(gòu)126(圖lk)。無核封裝結(jié)構(gòu)126可包括圍繞管芯104的電介質(zhì)材料110的填角結(jié)構(gòu)(fillet structure) 127,其中電介質(zhì)材料110可圍繞管芯104的側(cè)壁106和底部108，但是其中在管芯104的頂側(cè)107上則不存在電介質(zhì)材料110。填角結(jié)構(gòu)127可包括相對(duì)于無核襯底125的電介質(zhì)110的平面頂部部分111成角度/凸起的電介質(zhì)110部分。該填角結(jié)構(gòu)127的幾何形狀可優(yōu)化成提供管芯/封裝的最大可靠性，其中填角結(jié)構(gòu)127的角度128可改變以優(yōu)化可靠性。在一個(gè)實(shí)施例中，填角結(jié)構(gòu)的角度可包括約70度或更小，但是也可根據(jù)應(yīng)用而改變。
在一個(gè)實(shí)施例中，無核封裝結(jié)構(gòu)126可包括至少部分嵌入在無核襯底125中的管芯104。在其它實(shí)施例中，無核封裝結(jié)構(gòu)126可包括基本上完全嵌入在無核襯底125中的管芯104。在一些實(shí)施例中，管芯104的頂側(cè)107可與電介質(zhì)110的頂部部分111基本上共平面。在另一個(gè)實(shí)施例中，在管芯104的頂側(cè)107與PoP島116的頂側(cè)131之間可存在距離129。無核封裝結(jié)構(gòu)126可包括封裝互連結(jié)構(gòu)區(qū)122，其中可附著諸如球柵陣列(BGA)球的互連結(jié)構(gòu)124(圖11)。無核封裝結(jié)構(gòu)126的PoP島結(jié)構(gòu)116可包括設(shè)置在無核襯底125的頂部上的凸起的電鍍島116，從而使得能夠在無核封裝結(jié)構(gòu)126的頂部上附著另一個(gè)封裝(例如，封裝上封裝結(jié)構(gòu))。圖Im描繪PoP結(jié)構(gòu)130，其中第二封裝132通過附著到PoP島結(jié)構(gòu)116而連接至無核封裝結(jié)構(gòu)126。在一個(gè)實(shí)施例中，第二封裝132可包括位于無核封裝結(jié)構(gòu)126的管芯104的正上方的管芯104’。第二封裝132的互連球124’可附著到無核封裝結(jié)構(gòu)126的PoP島結(jié)構(gòu)116。 圖2是示出能夠利用用于制造諸如圖11的無核封裝結(jié)構(gòu)126的微電子結(jié)構(gòu)的方法進(jìn)行操作的實(shí)例性系統(tǒng)200的圖。將了解，本實(shí)施例只不過是可在其中使用本發(fā)明的無核封裝結(jié)構(gòu)的許多可能系統(tǒng)之一。圖2示出根據(jù)本發(fā)明一個(gè)實(shí)施例的計(jì)算機(jī)系統(tǒng)。系統(tǒng)200包括處理器210、存儲(chǔ)器裝置220、存儲(chǔ)器控制器230、圖形控制器240、輸入和輸出(I/O)控制器250、顯示器252、鍵盤254、定位裝置256、外圍裝置258和總線260。處理器210可以是通用處理器或?qū)Ｓ眉呻娐?ASIC)。I/O控制器250可包括用于進(jìn)行有線或無線通信的通信模塊。存儲(chǔ)器裝置220可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)裝置、閃速存儲(chǔ)器裝置或這些存儲(chǔ)器裝置的組合。因此，在一些實(shí)施例中，系統(tǒng)200中的存儲(chǔ)器裝置220不一定要包括DRAM裝置。系統(tǒng)200中示出的一個(gè)或多個(gè)組件可包含在諸如圖11的無核封裝結(jié)構(gòu)126的一個(gè)或多個(gè)集成電路封裝中。例如，處理器210、或存儲(chǔ)器裝置220、或I/O控制器250的至少一部分、或這些組件的組合可包含在包括圖Ia-Im中所描述的結(jié)構(gòu)的至少一個(gè)實(shí)施例的集成電路封裝中。系統(tǒng)200可包括計(jì)算機(jī)(例如，桌面型、膝上型、手持式、服務(wù)器、Web器具、路由器等)、無線通信裝置(例如，蜂窩電話、無繩電話、尋呼機(jī)、個(gè)人數(shù)字助理等)、計(jì)算機(jī)有關(guān)的外圍設(shè)備(例如，打印機(jī)、掃描儀、監(jiān)視器等)、娛樂裝置(例如，電視、無線電裝置、立體聲系統(tǒng)、磁帶和光盤播放器、盒式磁帶錄像機(jī)、攝像機(jī)、數(shù)碼相機(jī)、MP3 (移動(dòng)圖片專家組,音頻層3)播放器、視頻游戲機(jī)、手表等)等。本發(fā)明的益處實(shí)現(xiàn)了可以用當(dāng)前封裝體系結(jié)構(gòu)的大約一半的成本來滿足未來移動(dòng)/手持式芯片上系統(tǒng)(SoC)處理器的設(shè)計(jì)要求的新的封裝體系結(jié)構(gòu)。實(shí)施例提供將管芯嵌入在襯底中的方法，由此使得能夠除去許多組裝工序。實(shí)施例實(shí)現(xiàn)了薄管芯組裝、PoP兼容性、襯底設(shè)計(jì)規(guī)則可伸縮性、封裝厚度減小和封裝/組裝成本降低。另外，襯底不再局限于條帶制作能力，由此實(shí)現(xiàn)了全面板處理，這也降低了成本。盡管以上描述指定了可在本發(fā)明的方法中使用的某些步驟和材料，但本領(lǐng)域技術(shù)人員將明白，可進(jìn)行許多修改和替換。因此，所有這些修改、改變、替換和增加要視為是落在由隨附權(quán)利要求限定的本發(fā)明的精神和范圍內(nèi)。另外，應(yīng)明白，諸如封裝結(jié)構(gòu)的各種微電子 結(jié)構(gòu)在本領(lǐng)域中是眾所周知的。因此，本文提供的圖只示出屬于本發(fā)明的實(shí)踐的實(shí)例性微電子裝置的部分。因而，本發(fā)明不局限于本文描述的結(jié)構(gòu)。
權(quán)利要求
1.一種方法，包括 在鍍覆材料中形成空腔； 在所述空腔中附著管芯； 相鄰于所述管芯形成電介質(zhì)材料； 在與所述管芯相鄰的所述電介質(zhì)材料的區(qū)域中形成通路； 在所述通路內(nèi)形成PoP島區(qū)； 在所述PoP島區(qū)中形成PoP島結(jié)構(gòu)； 在所述管芯區(qū)中形成通路以暴露所述管芯上的管芯焊盤； 在所述管芯區(qū)通路中形成管芯焊盤互連結(jié)構(gòu)，并在所述電介質(zhì)區(qū)域通路中形成PoP互連結(jié)構(gòu)；以及 去除所述鍍覆材料以暴露所述管芯和所述PoP島結(jié)構(gòu)。
2.如權(quán)利要求I所述的方法，還包括在所述管芯焊盤互連結(jié)構(gòu)和所述PoP互連結(jié)構(gòu)上形成隨后金屬層以形成無核襯底。
3.如權(quán)利要求2所述的方法，其中所述管芯部分嵌入在所述無核襯底中，并且其中所述電介質(zhì)材料沿所述管芯的側(cè)壁的一部分形成。
4.如權(quán)利要求2所述的方法，其中所述管芯基本上完全嵌入在所述無核襯底中，并且其中所述電介質(zhì)材料沿所述管芯的側(cè)壁的一部分形成。
5.如權(quán)利要求I所述的方法，其中所述電介質(zhì)材料的一部分包括圍繞所述管芯的所述側(cè)壁的一部分的填角結(jié)構(gòu)。
6.如權(quán)利要求5所述的方法，其中在所述填角結(jié)構(gòu)的凸起部分與所述電介質(zhì)材料的平面頂部部分之間存在角度。
7.如權(quán)利要求2所述的方法，其中所述PoP島結(jié)構(gòu)包括位于所述無核封裝的頂部上的凸起的電鍍島。
8.如權(quán)利要求I所述的方法，其中第二封裝的互連結(jié)構(gòu)附著到所述PoP島結(jié)構(gòu)。
9.一種方法，包括 在鍍覆材料中形成空腔以容納管芯； 在所述空腔中附著所述管芯； 相鄰于所述管芯形成電介質(zhì)材料； 在與所述管芯相鄰的所述電介質(zhì)材料中形成通路； 在所述通路中形成PoP島； 在所述通路中形成互連；以及 去除所述鍍覆材料以暴露所述PoP島和管芯， 其中所述管芯設(shè)置在所述PoP島上。
10.如權(quán)利要求9所述的方法，其中利用粘性膜附著所述管芯。
11.如權(quán)利要求9所述的方法，其中所述鍍覆材料包括電鍍金屬。
12.如權(quán)利要求11所述的方法，其中在所述通路中形成所述PoP島還包括在所述通路中形成絲焊焊盤。
13.如權(quán)利要求9所述的方法，其中在所述通路中形成所述PoP島包括利用所述鍍覆材料作為鍍覆總線以形成所述PoP島。
14.如權(quán)利要求9所述的方法，還包括 在管芯區(qū)中形成通路，以便暴露所述管芯上的焊盤；以及 在所述管芯區(qū)中鍍覆所述通路。
15.如權(quán)利要求14所述的方法，其中在所述PoP島和所述鍍覆的管芯通路上構(gòu)建無核襯底。
16.—種結(jié)構(gòu),包括 設(shè)置在無核襯底中的部分嵌入的管芯；以及 在所述無核襯底的頂部上與所述管芯相鄰的凸起的PoP島， 其中所述PoP島能夠接納第二襯底。
17.如權(quán)利要求16所述的結(jié)構(gòu)，還包括設(shè)置在所述管芯的頂表面上的粘性膜，并且其中所述無核襯底包括PoP封裝結(jié)構(gòu)的一部分。
18.如權(quán)利要求16所述的結(jié)構(gòu)，其中所述無核襯底包括PoP封裝結(jié)構(gòu)的一部分，并且其中第二封裝的互連結(jié)構(gòu)設(shè)置在所述無核襯底的所述PoP島上。
19.如權(quán)利要求16所述的結(jié)構(gòu)，其中所述管芯包括圍繞所述管芯的側(cè)壁的電介質(zhì)填角結(jié)構(gòu)。
20.如權(quán)利要求19所述的結(jié)構(gòu)，其中在所述無核襯底的所述電介質(zhì)材料的平面頂部部分與所述電介質(zhì)填角結(jié)構(gòu)之間存在角度。
21.如權(quán)利要求18所述的結(jié)構(gòu)，其中所述第二封裝的管芯位于所述無核襯底的所述管芯的正上方。
22.如權(quán)利要求16所述的結(jié)構(gòu)，其中在所述管芯的頂側(cè)與所述PoP島的頂側(cè)之間存在一定的距離。
23.—種結(jié)構(gòu),包括 設(shè)置在無核襯底中的管芯，其中所述管芯的至少一部分嵌入在所述無核襯底中； 與所述管芯相鄰的凸起的PoP島，其中所述PoP島和所述管芯能夠接納第二襯底；與所述管芯相鄰的電介質(zhì)膜，其中管芯互連結(jié)構(gòu)設(shè)置在所述電介質(zhì)膜中并連接至所述管芯的焊盤； 連接至所述PoP島的PoP互連結(jié)構(gòu)；以及 設(shè)置在所述PoP互連結(jié)構(gòu)和所述管芯互連結(jié)構(gòu)上的第一金屬層。
24.如權(quán)利要求23所述的結(jié)構(gòu)，其中所述電介質(zhì)材料的一部分與所述管芯的側(cè)壁相鄰并且在所述PoP島的頂側(cè)上凸起。
25.如權(quán)利要求23所述的結(jié)構(gòu)，其中所述PoP島包括鍍覆金屬。
26.如權(quán)利要求23所述的結(jié)構(gòu)，其中所述結(jié)構(gòu)包括無核封裝結(jié)構(gòu)的一部分，其中第二封裝連接至所述無核封裝結(jié)構(gòu)。
27.如權(quán)利要求26所述的結(jié)構(gòu)，其中所述第二封裝的互連結(jié)構(gòu)連接至所述無核封裝結(jié)構(gòu)的所述PoP島。
28.如權(quán)利要求24所述的結(jié)構(gòu)，其中在所述無核封裝的所述電介質(zhì)材料的頂部平面部分與相鄰于所述管芯的側(cè)壁的所述電介質(zhì)材料之間存在角度。
29.如權(quán)利要求23所述的結(jié)構(gòu)，其中所述管芯的厚度小于約150微米。
30.如權(quán)利要求23所述的結(jié)構(gòu)，還包括系統(tǒng)，所述系統(tǒng)包括在通信上耦合到所述結(jié)構(gòu)的總線；以及 在通信上耦合到所述總線的DRAM。
全文摘要
描述形成微電子封裝結(jié)構(gòu)的方法以及由此形成的相關(guān)聯(lián)的結(jié)構(gòu)。那些方法可包括在鍍覆材料中形成空腔以容納管芯；在空腔中附著管芯；相鄰于管芯形成電介質(zhì)材料；在與管芯相鄰的電介質(zhì)材料中形成通路；在通路中形成PoP島；在通路中形成互連；然后去除鍍覆材料以暴露PoP島和管芯，其中管芯設(shè)置在PoP島上。
文檔編號(hào)H01L23/485GK102656686SQ201080059434
公開日2012年9月5日 申請(qǐng)日期2010年12月7日 優(yōu)先權(quán)日2009年12月29日
發(fā)明者古澤克 J. 申請(qǐng)人:英特爾公司