專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
所公開的發(fā)明涉及ー種利用半導(dǎo)體元件的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
利用半導(dǎo)體元件的存儲裝置可以粗分為以下兩類如果沒有電カ供給存儲數(shù)據(jù)就消失的易失性存儲裝置；和即使沒有電カ供給也保持存儲數(shù)據(jù)的非易失性存儲裝置。作為易失性存儲裝置的典型例子，有DRAM (Dynamic Random Access Memory 動態(tài)隨機(jī)存取存儲器)。DRAM以選擇存儲元件中包含的晶體管并將電荷存儲在電容器中的方式而存儲數(shù)據(jù)。根據(jù)上述原理，因為在從DRAM讀出數(shù)據(jù)時電容器的電荷消失，所以每次讀出數(shù)據(jù)，就需要再次進(jìn)行寫入工作。另外，因為在存儲元件中包含的晶體管中存在漏電流，而即使未選擇晶體管也有電荷流出或流入電容器，所以數(shù)據(jù)的保持期間較短。為此，需要按預(yù)定的周期再次進(jìn)行寫入工作(刷新工作)，而難以充分降低耗電量。另外，因為如果沒有電カ 供給存儲數(shù)據(jù)就消失，所以需要具有利用磁性材料或光學(xué)材料的另一存儲裝置以實現(xiàn)較長期間的數(shù)據(jù)保持。作為易失性存儲裝置的另一例子，有SRAM (Static Random Access Memory 靜態(tài)隨機(jī)存取存儲器)。SRAM使用觸發(fā)器等電路保持存儲數(shù)據(jù)，而不需要進(jìn)行刷新工作，在這ー 點上SRAM優(yōu)越于DRAM。但是，因為使用觸發(fā)器等電路，所以存在存儲容量的単位成本變高的問題。另外，在如果沒有電カ供給存儲數(shù)據(jù)就消失這一點上，SRAM和DRAM相同。作為非易失性存儲裝置的典型例子，有快閃存儲器?？扉W存儲器在晶體管的柵電極和溝道形成區(qū)域之間具有浮動?xùn)艗Q，并使該浮動?xùn)艠O保持電荷而進(jìn)行存儲，因此，快閃存儲器具有其數(shù)據(jù)保持期間極長(幾乎永久)、不需要進(jìn)行易失性存儲裝置所需要的刷新エ 作的優(yōu)點(例如，參照專利文獻(xiàn)1)。但是，由在進(jìn)行寫入時產(chǎn)生的隧道電流而引起構(gòu)成存儲元件的柵極絕緣層的退化，因此發(fā)生在預(yù)定次數(shù)的寫入之后不能發(fā)揮存儲元件的功能的問題。為了緩和上述問題的影響，例如，使用使各存儲元件的寫入次數(shù)均勻的方法，但是，為了使用該方法，需要具有復(fù)雜的外圍電路。另外，即使使用上述方法，也不能解決使用壽命的根本問題。就是說，快閃存儲器不合適于數(shù)據(jù)的重寫頻度高的用途。另外，為了向浮動?xùn)艠O引入電荷或者去除該電荷，需要高電壓。再者，還有電荷的引入或去除需要較長時間而難以實現(xiàn)寫入和擦除的高速化的問題。專利文獻(xiàn)1日本專利申請公開昭57-105889號公報

發(fā)明內(nèi)容
鑒于上述問題，所公開的發(fā)明的一個實施方式的目的之一就是提供一種即使沒有電カ供給也能夠保持存儲數(shù)據(jù)并且對寫入次數(shù)也沒有限制的新的結(jié)構(gòu)的半導(dǎo)體裝置。本發(fā)明的一個實施方式是根據(jù)使用氧化物半導(dǎo)體而形成的晶體管和使用除氧化物半導(dǎo)體以外的材料而形成的晶體管的疊層結(jié)構(gòu)的半導(dǎo)體裝置。例如，可以采用如下結(jié)構(gòu)。本發(fā)明的一個實施方式是ー種半導(dǎo)體裝置，包括第一布線(源極線)；第二布線 (位線)；第三布線(第一信號線)；第四布線(第二信號線)；以及第五布線(字線)，其中在第一布線和第二布線之間串聯(lián)連接有多個存儲元件。多個存儲元件中的每ー個包括 具有第一柵電極、第一源電極以及第一漏電極的第一晶體管；具有第二柵電極、第二源電極以及第二漏電極的第二晶體管；以及具有第三柵電極、第三源電極以及第三漏電極的第三晶體管，其中第一晶體管設(shè)置在包含半導(dǎo)體材料的襯底上，第二晶體管包含氧化物半導(dǎo)體層，第一柵電極與第二源電極和第二漏電極中的一個電連接，第一布線(源極線)、第一源電極以及第三源電極相互電連接，第二布線(位線)、第一漏電極以及第三漏電極相互電連接，第三布線(第一信號線)與第二源電極和第二漏電極中的另ー個相互電連接，第四布線 (第二信號線)和第二柵電極相互電連接，并且第五布線(字線)和第三柵電極相互電連接。另外，本發(fā)明的另ー個實施方式是ー種半導(dǎo)體裝置，包括第一布線；第二布線； 第三布線；第四布線；以及第五布線，其中在第一布線和第二布線之間串聯(lián)連接有多個存儲元件。多個存儲元件中的每ー個包括具有第一柵電極、第一源電極以及第一漏電極的第一晶體管；具有第二柵電極、第二源電極以及第ニ漏電極的第二晶體管；以及電容器，其中第一晶體管設(shè)置在包含半導(dǎo)體材料的襯底上，第二晶體管包含氧化物半導(dǎo)體層，第一柵電極、第二源電極和第二漏電極中的ー個以及電容器的一個電極相互電連接，第一布線和第一源電極相互電連接，第二布線和第一漏電極相互電連接，第三布線與第二源電極和第二漏電極中的另ー個相互電連接，第四布線和第二柵電極相互電連接，并且第五布線和電容器的另ー個電極相互電連接。在上述結(jié)構(gòu)中，優(yōu)選的是，半導(dǎo)體裝置可以包括第六布線；第七布線；其柵電極電連接于第六布線的第四晶體管；以及其柵電極電連接于第七布線的第五晶體管，其中第二布線通過第四晶體管電連接于第一漏電極及第三漏電極，并且第一布線通過第五晶體管電連接于第一源電極及第三源電極。另外，在上述結(jié)構(gòu)中，半導(dǎo)體裝置的第一晶體管包括設(shè)置在包含半導(dǎo)體材料的襯底中的溝道形成區(qū)域；以夾著溝道形成區(qū)域的方式設(shè)置的雜質(zhì)區(qū)域；溝道形成區(qū)域上的第 ー柵極絕緣層；第一柵極絕緣層上的第一柵電極；以及電連接于雜質(zhì)區(qū)域的第一源電極及第一漏電極。另外，在上述結(jié)構(gòu)中，第二晶體管包括包含半導(dǎo)體材料的襯底上的第二柵電極； 第二柵電極上的第二柵極絕緣層；第二柵極絕緣層上的氧化物半導(dǎo)體層；以及電連接于氧化物半導(dǎo)體層的第二源電極及第ニ漏電極。另外，在上述結(jié)構(gòu)中，第三晶體管包括設(shè)置在包含半導(dǎo)體材料的襯底中的溝道形成區(qū)域；以夾著溝道形成區(qū)域的方式設(shè)置的雜質(zhì)區(qū)域；溝道形成區(qū)域上的第三柵極絕緣層；第三柵極絕緣層上的第三柵電極；以及電連接于雜質(zhì)區(qū)域的第三源電極及第三漏電扱。另外，在上述結(jié)構(gòu)中，優(yōu)選使用單晶半導(dǎo)體襯底或SOI襯底作為包含半導(dǎo)體材料的襯底。尤其是，半導(dǎo)體材料優(yōu)選為硅。另外，在上述結(jié)構(gòu)中，氧化物半導(dǎo)體層優(yōu)選包含h-Ga-Si-O類的氧化物半導(dǎo)體材
7料。尤其是，氧化物半導(dǎo)體層優(yōu)選包含^2Ga2SiO7的晶體。再者，氧化物半導(dǎo)體層中的氫濃度優(yōu)選為5X1019個原子/立方厘米(atoms/cm3)以下。另外，第二晶體管的截止電流優(yōu)選為IXlO-13A以下。另外，在任一上述結(jié)構(gòu)中，第二晶體管可以設(shè)置在重疊于第一晶體管的區(qū)域中。另外，注意，在本說明書中，“上”或“下”等用語不局限于ー構(gòu)件的位置關(guān)系為另ー 構(gòu)件的“正上”或“正下”。例如，“柵極絕緣層上的第一柵電扱”包括在柵極絕緣層和柵電極之間設(shè)置另一構(gòu)件的情況。另外，“上”或“下”的用語只是為了便于說明而使用的，在沒有特別的說明吋，“上”或“下”還可以包括構(gòu)件的關(guān)系上下倒轉(zhuǎn)的情況。另外，在本說明書等中，“電極”或“布線”等用語不在功能上限定其構(gòu)件。例如，有時將“電極”用作“布線”的一部分，反之亦然。再者，“電極”或“布線”還可以包括多個“電扱”或“布線”形成為一體的情況等。另外，在使用極性相反的晶體管的情況或電路工作的電流方向變化的情況等下， “源扱”和“漏扱”的功能有時互相調(diào)換。因此，在本說明書中，用語“源扱”和“漏扱”可以
互相調(diào)換。另外，在本說明書中，“電連接”包括構(gòu)件通過具有某種電作用的對象連接的情況。 這里，具有某種電作用的對象只要可以在通過對象連接的構(gòu)件之間進(jìn)行電信號的收發(fā)，就對其沒有特別的限制。例如，具有某種電作用的對象不僅包括電極和布線，而且還包括諸如晶體管等的開關(guān)元件、電阻器、電感器、電容器、其他具有各種功能的元件等。一般來說，用語“S0I襯底”是指在絕緣表面上設(shè)置有硅半導(dǎo)體層的襯底，但是在本說明書等中，還包括在絕緣表面上設(shè)置有包含硅以外的材料而成的半導(dǎo)體層的襯底。換言之，“SOI襯底”所具有的半導(dǎo)體層不局限于硅半導(dǎo)體層。另外，“SOI襯底”中的襯底不局限于硅片等的半導(dǎo)體襯底，而還可以為玻璃襯底、石英襯底、藍(lán)寶石襯底、金屬襯底等的非半導(dǎo)體襯底。就是說，“S0I襯底”還包括其上具有包含半導(dǎo)體材料形成的層的具有絕緣表面的導(dǎo)體襯底或絕緣體襯底。再者，在本說明書等中，用語“半導(dǎo)體襯底”不但是指僅包含半導(dǎo)體材料形成的襯底，而且是指包含半導(dǎo)體材料的所有的襯底。就是說，在本說明書等中， “半導(dǎo)體襯底”還包括“SOI襯底”。作為本發(fā)明的一個實施方式，提供一種在其下部具有使用氧化物半導(dǎo)體以外的材料的晶體管并在其上部具有使用氧化物半導(dǎo)體的晶體管的半導(dǎo)體裝置。因為使用氧化物半導(dǎo)體的晶體管的截止電流極小，所以通過使用該晶體管而可以在極長期間內(nèi)保持存儲數(shù)據(jù)。就是說，因為不需要進(jìn)行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒有電カ供給，也可以在較長期間內(nèi)保持存儲數(shù)據(jù)。另外，數(shù)據(jù)的寫入不需要高電壓，而且也沒有元件退化的問題。再者，根據(jù)晶體管的導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)而進(jìn)行數(shù)據(jù)寫入，從而可以容易實現(xiàn)高速工作。另外，還有不需要用來擦除數(shù)據(jù)的工作的優(yōu)點。另外，與使用氧化物半導(dǎo)體的晶體管相比，使用氧化物半導(dǎo)體以外的材料的晶體管可以進(jìn)行更高速度的工作，因此，通過該使用氧化物半導(dǎo)體以外的材料的晶體管而可以進(jìn)行高速的存儲數(shù)據(jù)的讀出。
如上所述，通過既包含使用氧化物半導(dǎo)體以外的材料的晶體管又包含使用氧化物半導(dǎo)體的晶體管，可以實現(xiàn)具有新穎的特征的半導(dǎo)體裝置。


在附圖中圖1是用來說明半導(dǎo)體裝置的電路圖；圖2A和2B分別是用來說明半導(dǎo)體裝置的截面圖及平面圖；圖3A至3H是用來說明半導(dǎo)體裝置的制造エ序的截面圖；圖4A至4G是用來說明半導(dǎo)體裝置的制造エ序的截面圖；圖5A至5D是用來說明半導(dǎo)體裝置的制造エ序的截面圖；圖6是用來說明半導(dǎo)體裝置的截面圖；圖7A和7B均是用來說明半導(dǎo)體裝置的截面圖；圖8A和8B均是用來說明半導(dǎo)體裝置的截面圖；圖9A和9B均是用來說明半導(dǎo)體裝置的截面圖；圖10是用來說明半導(dǎo)體裝置的電路圖；圖11是用來說明半導(dǎo)體裝置的方框電路圖；圖12是用來說明半導(dǎo)體裝置的寫入工作的時序圖；圖13是用來說明半導(dǎo)體裝置的電路圖；圖14是用來說明半導(dǎo)體裝置的方框電路圖；圖15是用來說明半導(dǎo)體裝置的電路圖；圖16是用來說明半導(dǎo)體裝置的方框電路圖；圖17是用來說明第五布線和節(jié)點A的電位的關(guān)系的圖；圖18是用來說明半導(dǎo)體裝置的電路圖；圖19是用來說明半導(dǎo)體裝置的電路圖；圖20是用來說明半導(dǎo)體裝置的電路圖；圖2IA至2IF均是用來說明電子設(shè)備的圖；圖22是包括氧化物半導(dǎo)體的反交錯型晶體管的縱截面圖；圖23A和2 是沿圖22的A-A’截面的能帶圖(示意圖)；圖24A是示出將正的電位(+Ve)施加到柵極(GEl)的狀態(tài)，而圖24B是示出將負(fù)的電位(_VG)施加到柵極(GEl)的狀態(tài)的圖；圖25是示出真空能級、金屬的功函數(shù)(ΦΜ)和氧化物半導(dǎo)體的電子親和勢(X)的關(guān)系的圖。
具體實施例方式下面，關(guān)于本發(fā)明的實施方式的例子參照附圖給予說明。但是，本發(fā)明并不局限于下面的描述。所屬領(lǐng)域的普通技術(shù)人員可以很容易地理解一個事實就是這里公開的方式和詳細(xì)內(nèi)容可以被變換為各種各樣的形式，而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)該解釋為局限于以下所示的實施方式的記載內(nèi)容。注意，為了便于說明，附圖等所示出的各結(jié)構(gòu)的位置、大小和范圍等有時不表示實際上的位置、大小和范圍等。因此，本發(fā)明不局限于附圖等所公開的具體位置、大小和范圍寸。另外，本說明書等中使用的“第一”、“第二”、“第三”等序數(shù)詞是為了避免構(gòu)件的混同，而這些用語不是為了在構(gòu)件的數(shù)目方面上限定。實施方式1在本實施方式中，參照圖1至圖9A和9B說明根據(jù)所公開的發(fā)明的一個實施方式的半導(dǎo)體裝置的結(jié)構(gòu)及其制造方法。<半導(dǎo)體裝置的電路結(jié)構(gòu)>圖1示出半導(dǎo)體裝置的電路結(jié)構(gòu)的ー個例子。該半導(dǎo)體裝置包括使用氧化物半導(dǎo)體以外的材料形成的晶體管160和使用氧化物半導(dǎo)體形成的晶體管162。這里，晶體管160的柵電極與晶體管162的源電極和漏電極中的一個電連接。另外，第一布線SL(lst Line 也稱為源極線)和晶體管160的源電極電連接，第二布線BLQnd Line 也稱為位線)和晶體管160的漏電極電連接。并且，第三布線Sl (3rd Line 也稱為第一信號線)與晶體管162的源電極和漏電極中的另ー個電連接，第四布線S2Gth Line 也稱為第二信號線)和晶體管162的柵電極電連接。與使用氧化物半導(dǎo)體的晶體管相比，使用氧化物半導(dǎo)體以外的材料的晶體管160 可以進(jìn)行更高速度的工作，因此通過使用該使用氧化物半導(dǎo)體以外的材料的晶體管160而可以進(jìn)行高速的存儲數(shù)據(jù)的讀出。另外，使用氧化物半導(dǎo)體的晶體管162具有截止電流極小的特征。因此，通過使晶體管162處于截止?fàn)顟B(tài)，可以在極長時間內(nèi)保持晶體管160的柵電極的電位。通過發(fā)揮可以保持柵電極的電位的特征，如下所述那樣可以進(jìn)行數(shù)據(jù)寫入、保持和讀出。首先，說明數(shù)據(jù)的寫入及保持。首先，通過將第四布線S2的電位設(shè)定為使晶體管 162處于導(dǎo)通狀態(tài)的電位，使晶體管162處于導(dǎo)通狀態(tài)。由此，將第三布線Sl的電位施加到晶體管160的柵電極(寫入)。然后，通過將第四布線S2的電位設(shè)定為使晶體管162處于截止?fàn)顟B(tài)的電位，使晶體管162處于截止?fàn)顟B(tài)，而保持晶體管160的柵電極的電位(保持)。因為晶體管162的截止電流極小，所以在長時間內(nèi)保持晶體管160的柵電極的電位。例如，在晶體管160的柵電極的電位為使晶體管160處于導(dǎo)通狀態(tài)的電位的情況下，在長時間內(nèi)保持晶體管160的導(dǎo)通狀態(tài)。另外，在晶體管160的柵電極的電位為使晶體管160 處于截止?fàn)顟B(tài)的電位的情況下，在長時間內(nèi)保持晶體管160的截止?fàn)顟B(tài)。下面，說明數(shù)據(jù)的讀出。如上所述，當(dāng)在保持晶體管160的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)的狀態(tài)下將預(yù)定的電位(低電位)施加到第一布線SL吋，第二布線BL的電位根據(jù)晶體管160 的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)而不同。例如，在晶體管160處于導(dǎo)通狀態(tài)的情況下，第二布線BL 的電位變得小于第一布線SL的電位。與此相反，在晶體管160處于截止?fàn)顟B(tài)的情況下，第 ニ布線BL的電位不變化。如上所述，通過在保持?jǐn)?shù)據(jù)的狀態(tài)下對第二布線BL的電位和預(yù)定的電位進(jìn)行比較，可以讀出數(shù)據(jù)。下面，說明數(shù)據(jù)的重寫。與上述數(shù)據(jù)的寫入及保持類似地，進(jìn)行數(shù)據(jù)的重寫。就是說，通過將第四布線S2的電位設(shè)定為使晶體管162處于導(dǎo)通狀態(tài)的電位，使晶體管162處于導(dǎo)通狀態(tài)。由此，將第三布線Sl的電位(根據(jù)新的數(shù)據(jù)的電位)施加到晶體管160的柵電極。然后，通過將第四布線S2的電位設(shè)定為使晶體管162處于截止?fàn)顟B(tài)的電位，使晶體管162處于截止?fàn)顟B(tài)，而處于保持新的數(shù)據(jù)的狀態(tài)。如上所述，根據(jù)所公開的發(fā)明的半導(dǎo)體裝置可以通過再次進(jìn)行數(shù)據(jù)的寫入而直接重寫數(shù)據(jù)。由此，不需要快閃存儲器等所需要的擦除工作，而可以抑制起因于擦除工作的エ 作速度的降低。就是說，可以實現(xiàn)半導(dǎo)體裝置的高速工作。另外，上述說明涉及使用以電子為多數(shù)載流子的η型晶體管(η溝道型晶體管)的情況，但是，當(dāng)然可以使用以空穴為多數(shù)載流子的P型晶體管代替η型晶體管。<半導(dǎo)體裝置的平面結(jié)構(gòu)及截面結(jié)構(gòu)>圖2Α和圖2Β是上述半導(dǎo)體裝置的結(jié)構(gòu)的ー個例子。圖2Α和圖2Β分別示出半導(dǎo)體裝置的截面和半導(dǎo)體裝置的平面。這里，圖2Α相當(dāng)于沿圖2Β的線Α1-Α2及線Β1-Β2的截面。圖2Α和圖2Β所示的半導(dǎo)體裝置在其下部具有使用氧化物半導(dǎo)體以外的材料的晶體管160并在其上部具有使用氧化物半導(dǎo)體的晶體管162。這里，在晶體管160及晶體管162 都是η型晶體管的情況下進(jìn)行說明，但是也可以采用ρ型晶體管。尤其是，晶體管160容易成為P型晶體管。晶體管160具有設(shè)置在包含半導(dǎo)體材料的襯底100中的溝道形成區(qū)域116、以夾著溝道形成區(qū)域116的方式設(shè)置的雜質(zhì)區(qū)域114及高濃度摻雜區(qū)域120(也將這些區(qū)域總稱為雜質(zhì)區(qū)域)、設(shè)置在溝道形成區(qū)域116上的柵極絕緣層108、設(shè)置在柵極絕緣層108上的柵電極110、電連接于設(shè)置在溝道形成區(qū)域116的兩側(cè)中的ー側(cè)的雜質(zhì)區(qū)域114的源電極或漏電極(以下也稱為源/漏電極)130a以及電連接于設(shè)置在溝道形成區(qū)域116的兩側(cè)中的另ー側(cè)的雜質(zhì)區(qū)域114的源電極或漏電極130b。這里，在柵電極110的側(cè)面設(shè)置有側(cè)壁絕緣層118。另外，當(dāng)從上面看吋，在襯底 100的區(qū)域中形成的高濃度摻雜區(qū)域120之間包含側(cè)壁絕緣層118，并且在高濃度摻雜區(qū)域 120上設(shè)置有金屬化合物區(qū)域124。另外，在襯底100上圍繞晶體管160地設(shè)置有元件分離絕緣層106，并且覆蓋晶體管160地設(shè)置有層間絕緣層1 及層間絕緣層128。源電極或漏電極130a通過形成在層間絕緣層1 及層間絕緣層128中的開ロ電連接于設(shè)置在溝道形成區(qū)域116的兩側(cè)中的ー側(cè)的第一金屬化合物區(qū)域124，而源電極或漏電極130b通過形成在層間絕緣層126及層間絕緣層128中的開ロ電連接于設(shè)置在溝道形成區(qū)域116的兩側(cè)中的另ー側(cè)的第二金屬化合物區(qū)域124。就是說，源電極或漏電極130a通過設(shè)置在溝道形成區(qū)域116的兩側(cè)中的ー側(cè)的第一金屬化合物區(qū)域124電連接于設(shè)置在溝道形成區(qū)域116的兩側(cè)中的ー側(cè)的第一高濃度摻雜區(qū)域120及設(shè)置在溝道形成區(qū)域116的兩側(cè)中的一側(cè)的第 ー雜質(zhì)區(qū)域114，而源電極或漏電極130b通過第二金屬化合物區(qū)域124電連接于設(shè)置在溝道形成區(qū)域116的兩側(cè)中的另ー側(cè)的第二高濃度摻雜區(qū)域120及設(shè)置在溝道形成區(qū)域116 的兩側(cè)中的另ー側(cè)的第二雜質(zhì)區(qū)域114。另外，柵電極110電連接干與源電極或漏電極130a 和源電極或漏電極130b同樣設(shè)置的電極130c。使用氧化物半導(dǎo)體的晶體管162具有設(shè)置在層間絕緣層1 上的柵電極136d、設(shè)置在柵電極136d上的柵極絕緣層138、設(shè)置在柵極絕緣層138上的氧化物半導(dǎo)體層140、設(shè)置在氧化物半導(dǎo)體層140上且電連接于氧化物半導(dǎo)體層140的源電極或漏電極14 以及源電極或漏電極142b。
這里，柵電極136d設(shè)置為埋入形成在層間絕緣層1 上的絕緣層132。另外，與柵電極136d同樣，分別形成接觸于晶體管160的源電極或漏電極130a的電極136a、接觸于晶體管160的源電極或漏電極130b的電極136b以及接觸于電極130c的電極136c。另外，在晶體管162上接觸于氧化物半導(dǎo)體層140的一部分地設(shè)置有保護(hù)絕緣層 144，并在保護(hù)絕緣層144上設(shè)置有層間絕緣層146。這里，在保護(hù)絕緣層144和層間絕緣層146中形成有到達(dá)源電極或漏電極14 和源電極或漏電極142b的開ロ，并且電極150d 及電極150e形成為通過相應(yīng)的開ロ接觸于源電極或漏電極14 和源電極或漏電極142b。 另外，與電極150d及電極150e同樣，電極150a、電極150b以及電極150c形成為通過設(shè)置在柵極絕緣層138、保護(hù)絕緣層144和層間絕緣層146中的開ロ接觸于電極136a、電極136b 以及電極136c。這里，氧化物半導(dǎo)體層140優(yōu)選為雜質(zhì)如氫等充分得到去除而被高純度化的氧化物半導(dǎo)體層。具體地說，氧化物半導(dǎo)體層140的氫濃度為5X1019atOmS/Cm3以下，優(yōu)選為 5X1018atoms/cm3以下，更優(yōu)選為5 X 1017atOmS/Cm3以下。另外，氫濃度充分得到降低而被高純度化的氧化物半導(dǎo)體層140具有比通常的硅片(稍微添加有磷或硼等雜質(zhì)元素的硅片) 中的載流子濃度(5 X IO1Vcm3左右)小得多的載流子濃度。如上所述，通過使用氫濃度充分得到降低而被高純度化的本征或?qū)嶋H上本征的氧化物半導(dǎo)體，可以獲得截止電流特性極為優(yōu)良的晶體管162。例如，在漏極電壓Vd為+IV或+IOV且柵極電壓Vg為-5V至-20V的情況下，截止電流為IXlO-13A以下。如上所述，通過使用氫濃度充分得到降低而被高純度化的氧化物半導(dǎo)體層140而降低晶體管162的截止電流，可以實現(xiàn)新的結(jié)構(gòu)的半導(dǎo)體裝置。 另外，使用二次離子質(zhì)譜(SIMQ測量上述氧化物半導(dǎo)體層140中的氫濃度。另外，在層間絕緣層146上設(shè)置有絕緣層152，并將電極154a、電極1Mb、電極 154c以及電極154d設(shè)置為埋入該絕緣層152。這里，電極15 接觸于電極150a，電極154b 接觸于電極150b，電極15 接觸于電極150c及電極150d，并且電極154d接觸于電極150e。就是說，在圖2A和2B所示的半導(dǎo)體裝置中，晶體管160的柵電極110通過電極 130c、電極136c、電極150c、電極15 以及電極150d電連接于晶體管162的源電極或漏電極 142a0<半導(dǎo)體裝置的制造方法>以下，說明上述半導(dǎo)體裝置的制造方法的ー個例子。以下，首先，參照圖3A至3H 說明下部的晶體管160的制造方法，然后，參照圖4A至4G和圖5A至5D說明上部的晶體管 162的制造方法。<下部的晶體管的制造方法>首先，準(zhǔn)備包含半導(dǎo)體材料的襯底100(參照圖3A)。作為包含半導(dǎo)體材料的襯底 100，可以使用硅或碳化硅等構(gòu)成的單晶半導(dǎo)體襯底或多晶半導(dǎo)體襯底；硅鍺等構(gòu)成的化合物半導(dǎo)體襯底；SOI襯底等。這里，作為包含半導(dǎo)體材料的襯底100，示出使用單晶硅襯底時的ー個例子。在襯底100上形成用作用來形成元件分離絕緣層的掩模的保護(hù)層102(參照圖 3A)。作為保護(hù)層102，例如可以使用氧化硅、氮化硅、氮氧化硅等的材料形成的絕緣層。另外，在該エ序的前后，也可以將賦予η型導(dǎo)電性的雜質(zhì)元素或賦予ρ型導(dǎo)電性的雜質(zhì)元素添加到襯底100，以控制晶體管的閾值電壓。在襯底100中包含的半導(dǎo)體材料為硅吋，作為賦予n型導(dǎo)電性的雜質(zhì)，例如可以使用磷、砷等。另外，作為賦予ρ型導(dǎo)電性的雜質(zhì)，例如可以使用硼、鋁、鎵等。接著，使用上述保護(hù)層102作為掩模進(jìn)行蝕刻，去除不由保護(hù)層102覆蓋的區(qū)域 (艮P，露出的區(qū)域)的襯底100的一部分。由此，形成得到分離的半導(dǎo)體區(qū)域104(參照圖 3B)。該蝕刻優(yōu)選使用干蝕刻，但是也可以使用濕蝕刻?？梢愿鶕?jù)被蝕刻層的材料適當(dāng)?shù)剡x擇蝕刻氣體和蝕刻劑。接著，通過覆蓋半導(dǎo)體區(qū)域104地形成絕緣層，并且選擇性地去除重疊于半導(dǎo)體區(qū)域104的區(qū)域中的絕緣層，形成元件分離絕緣層106 (參照圖3B)。該絕緣層使用氧化硅、 氮化硅、氮氧化硅等而形成。作為絕緣層的去除方法，有CMP(化學(xué)機(jī)械拋光)等拋光處理和蝕刻處理等，可以使用任ー種方法。另外，在形成半導(dǎo)體區(qū)域104之后，或者，在形成元件分離絕緣層106之后，去除上述保護(hù)層102。接著，在半導(dǎo)體區(qū)域104上形成絕緣層，并在該絕緣層上形成包含導(dǎo)電材料的層。由于絕緣層是之后成為柵極絕緣層的層，該絕緣層優(yōu)選采用通過CVD法或濺射法等來得到的包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等的膜的單層結(jié)構(gòu)或多層結(jié)構(gòu)即可。另外，也可以通過高密度等離子體處理或熱氧化處理使半導(dǎo)體區(qū)域104的表面氧化或氮化，形成上述絕緣層。例如，可以使用He、Ar、Kr、Xe等稀有氣體和氧、氧化氮、 氨、氮、氫等的混合氣體來進(jìn)行高密度等離子體處理。另外，對絕緣層的厚度沒有特別的限制，例如其厚度可以為Inm以上且IOOnm以下。包含導(dǎo)電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料而形成。另外，也可以通過使用包含導(dǎo)電材料的多晶硅等的半導(dǎo)體材料形成包含導(dǎo)電材料的層。對包含導(dǎo)電材料的層的形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋涂法等的各種成膜方法。此外，在本實施方式中，說明使用金屬材料形成包含導(dǎo)電材料的層時的ー個例子。然后，通過選擇性地蝕刻絕緣層和包含導(dǎo)電材料的層，形成柵極絕緣層108和柵電極110(參照圖3C)。接著，形成覆蓋柵電極110的絕緣層112(參照圖3C)。然后，通過將磷(P)或砷 (As)等添加到半導(dǎo)體區(qū)域104，在襯底100中形成結(jié)深度淺的雜質(zhì)區(qū)域114(參照圖3C)。 這里，雖然添加磷或砷以形成η型晶體管，但是也可以在形成ρ型晶體管時添加硼(B)或鋁 (Al)等的雜質(zhì)元素。另外，通過形成雜質(zhì)區(qū)域114，在半導(dǎo)體區(qū)域104的柵極絕緣層108的下部形成溝道形成區(qū)域116(參照圖3C)。在此，雖然可以適當(dāng)?shù)卦O(shè)定所添加的雜質(zhì)的濃度， 但是優(yōu)選在半導(dǎo)體元件的尺寸急劇減小時提高其濃度。這里，雖然采用在形成絕緣層112 之后形成雜質(zhì)區(qū)域114的エ序，但是也可以采用在形成雜質(zhì)區(qū)域114之后形成絕緣層112 的エ序。接著，形成側(cè)壁絕緣層118 (參照圖3D)。在覆蓋絕緣層112地形成絕緣層之后，通過對該絕緣層進(jìn)行各向異性高的蝕刻處理，以自對準(zhǔn)的方式形成側(cè)壁絕緣層118。另外，此吋，優(yōu)選通過對絕緣層112的一部分進(jìn)行蝕刻，暴露柵電極110的上表面和雜質(zhì)區(qū)域114的上表面。接著，覆蓋柵電極110、雜質(zhì)區(qū)域114和側(cè)壁絕緣層118等地形成絕緣層。然后， 通過將磷(P)或砷(As)等添加到該絕緣層接觸雜質(zhì)區(qū)域114的區(qū)域，形成高濃度摻雜區(qū)域 120 (參照圖3 。然后，通過去除上述絕緣層，覆蓋柵電極110、側(cè)壁絕緣層118和高濃度摻雜區(qū)域120等地形成金屬層122(參照圖3 。該金屬層122可以使用真空蒸鍍法、濺射法或旋涂法等的各種成膜方法形成。優(yōu)選使用與構(gòu)成半導(dǎo)體區(qū)域104的半導(dǎo)體材料起反應(yīng)而成為低電阻的金屬化合物的金屬材料形成金屬層122。作為上述金屬材料，例如有鈦、鉭、 鎢、鎳、鈷、鉬等。接著，進(jìn)行熱處理，使上述金屬層122與半導(dǎo)體材料起反應(yīng)。由此，形成接觸高濃度摻雜區(qū)域120的金屬化合物區(qū)域124(參照圖3F)。另外，在使用多晶硅等形成柵電極110 的情況下，還在柵電極110與金屬層122接觸的部分中形成金屬化合物區(qū)域。作為上述熱處理，例如可以使用照射閃光燈的熱處理。當(dāng)然，也可以使用其它熱處理方法，但是優(yōu)選使用可以在極短的時間內(nèi)進(jìn)行熱處理的方法，以提高根據(jù)金屬化合物形成的化學(xué)反應(yīng)的控制性。另外，上述金屬化合物區(qū)域由金屬材料與半導(dǎo)體材料之間的反應(yīng)而形成，該金屬化合物區(qū)域的導(dǎo)電性充分得到提高。通過形成該金屬化合物區(qū)，可以充分降低電阻，并可以提高元件特性。另外，在形成金屬化合物區(qū)域IM之后，去除金屬層122。接著，覆蓋通過上述エ序形成的各構(gòu)件地形成層間絕緣層1 和層間絕緣層 128 (參照圖3G)。層間絕緣層1 和層間絕緣層1 可以使用包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等無機(jī)絕緣材料的材料形成。此外，也可以使用聚酰亞胺、丙烯酸樹脂等有機(jī)絕緣材料形成層間絕緣層126和層間絕緣層128。這里，雖然示出層間絕緣層1 和層間絕緣層128的兩層結(jié)構(gòu)，但是層間絕緣層的結(jié)構(gòu)不局限于此。在形成層間絕緣層1 之后，優(yōu)選通過對其表面進(jìn)行CMP或蝕刻處理等而使其平坦化。然后，通過在上述層間絕緣層中形成到達(dá)金屬化合物區(qū)域124的開ロ，在該開ロ 中形成源電極或漏電極130a和源電極或漏電極130b(參照圖3H)。例如，可以在包括開ロ 的區(qū)域中使用PVD(物理氣相沉積)法或CVD(化學(xué)氣相沉積)法等形成導(dǎo)電層，然后使用蝕刻處理或CMP等的方法去除上述導(dǎo)電層的一部分，以形成源電極或漏電極130a和源電極或漏電極130b。另外，在通過去除上述導(dǎo)電層的一部分形成源電極或漏電極130a和源電極或漏電極130b吋，優(yōu)選將其表面加工為平坦。例如，當(dāng)在包含開ロ的區(qū)域中形成薄的鈦膜或氮化鈦膜，然后將鎢膜形成為填充開ロ吋，通過進(jìn)行之后的CMP，可以在去除多余的鎢膜、鈦膜或氮化鈦膜等的同時提高其表面的平坦性。像這樣，通過對包含源電極或漏電極130a和源電極或漏電極130b的表面進(jìn)行平坦化，可以在之后的エ序中形成優(yōu)良的電極、布線、絕緣層或半導(dǎo)體層等。這里，雖然附圖僅示出接觸金屬化合物區(qū)域IM的源電極或漏電極130a和源電極或漏電極130b，但是也可以在該エ序中形成接觸柵電極110的電極(例如，圖2A和2B中的電極130c)等。對可以用作源電極或漏電極130a和源電極或漏電極130b的材料沒有特別的限制，而可以使用各種導(dǎo)電材料。例如，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等導(dǎo)電材料。通過上述エ序，形成使用包含半導(dǎo)體材料的襯底100的晶體管160。另外，在進(jìn)行上述エ序之后，還可以形成電極、布線或絕緣層等。通過使用由層間絕緣層和導(dǎo)電層的疊層結(jié)構(gòu)構(gòu)成的多層布線結(jié)構(gòu)作為布線的結(jié)構(gòu)，可以提供高集成化的半導(dǎo)體裝置。<上部的晶體管的制造方法>接著，參照圖4A至4G及圖5A至5D說明在層間絕緣層1 上制造晶體管162的エ序。另外，圖4A至4G及圖5A至5D示出層間絕緣層1 上的各種電極或晶體管162等的制造エ序，而省略存在于晶體管162的下部的晶體管160等。首先，在層間絕緣層128、源電極或漏電極130a、源電極或漏電極130b以及電極 130c上形成絕緣層132(參照圖4A)。絕緣層132可以使用PVD法或CVD法等而形成。另外，可以使用包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等無機(jī)絕緣材料的材料形成絕緣層132。接著，在絕緣層132中形成到達(dá)源電極或漏電極130a、源電極或漏電極130b以及電極130c的開ロ。此時，還在之后形成柵電極136d的區(qū)域中形成開ロ。然后，將導(dǎo)電層134 形成為填充上述開ロ(參照圖4B)。上述開ロ可以使用掩模通過蝕刻等的方法而形成。上述掩模通過使用光掩模的曝光等的方法而形成。作為蝕刻，使用濕蝕刻和干蝕刻中的任何 ー種，但是從微細(xì)加工的觀點來看，優(yōu)選使用干蝕刻。導(dǎo)電層134可以使用PVD法或CVD法等的成膜法而形成。作為可以用來形成導(dǎo)電層134的材料，可以舉出鉬、鈦、鉻、鉭、鎢、鋁、 銅、釹或鈧等導(dǎo)電材料、該材料的合金或化合物(例如，氮化物)等。更具體地說，可以使用如下方法例如，在包括開ロ的區(qū)域中使用PVD法形成薄的鈦膜，并且使用CVD法形成薄的氮化鈦膜，然后將鎢膜形成為填充開ロ。這里，通過PVD法形成的鈦膜具有使其與下部電極(這里，源電極或漏電極130a、源電極或漏電極130b以及電極130c等)的界面處的氧化膜還原而降低其與下部電極的接觸電阻的功能。另外，之后形成的氮化鈦膜具有抑制導(dǎo)電材料的擴(kuò)散的阻擋功能。另外，也可以在形成由鈦或氮化鈦等構(gòu)成的阻擋膜之后，使用鍍法形成銅膜。在形成導(dǎo)電層134之后，通過使用蝕刻處理或CMP等的方法去除導(dǎo)電層134的一部分，暴露絕緣層132，以形成電極136a、電極136b、電極136c以及柵電極136d(參照圖 4C)。另外，在去除上述導(dǎo)電層134的一部分以形成電極136a、電極136b、電極136c以及柵電極136d吋，優(yōu)選將其表面加工為平坦。如此，通過將絕緣層132、電極136a、電極136b、電極136c以及柵電極136d的表面加工為平坦，可以在之后的エ序中形成優(yōu)良的電極、布線、 絕緣層以及半導(dǎo)體層等。接著，覆蓋絕緣層132、電極136a、電極136b、電極136c以及柵電極136d地形成柵極絕緣層138(參照圖4D)。柵極絕緣層138可以通過CVD法或濺射法等形成。另外，柵極絕緣層138優(yōu)選包含氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁、氧化鉿或氧化鉭等。另外， 柵極絕緣層138可以為單層結(jié)構(gòu)或者疊層結(jié)構(gòu)。例如，通過作為原料氣體使用硅烷(SiH4)、 氧和氮的等離子體CVD法，形成包含氧氮化硅的柵極絕緣層138。對柵極絕緣層138的厚度沒有特別的限制，例如其厚度可以設(shè)定為IOnm以上且500nm以下。在使用疊層結(jié)構(gòu)時，例如，優(yōu)選使用由厚度為50nm以上且200nm以下的第一柵極絕緣層和第一柵極絕緣層上的厚度為5nm以上且300nm以下的第二柵極絕緣層構(gòu)成的疊層。另外，因為通過去除雜質(zhì)而稱為本征或者實際上本征的氧化物半導(dǎo)體(高純度化的氧化物半導(dǎo)體)對界面能級或界面處俘獲的電荷極為敏感，所以在作為氧化物半導(dǎo)體層使用該氧化物半導(dǎo)體的情況下，其與柵極絕緣層的界面是重要的。就是說，接觸高純度化的氧化物半導(dǎo)體層的柵極絕緣層138被要求高質(zhì)量化。另外，因為可以通過使用微波(2. 45GHz)的高密度等離子體CVD法而形成致密且耐壓高的高質(zhì)量的柵極絕緣層138，所以該方法是優(yōu)選的。這是因為如下緣故高純度化的
15氧化物半導(dǎo)體層與高質(zhì)量柵極絕緣層彼此緊密接觸，使得界面處的能級的密度得到降低而可以得到優(yōu)良的界面特性。當(dāng)然，只要是能夠作為柵極絕緣層形成優(yōu)質(zhì)的絕緣層的方法，即使在使用高純度化的氧化物半導(dǎo)體層的情況下也可以使用濺射法或等離子體CVD法等的其他方法。另外， 也可以使用通過形成絕緣層之后的熱處理而使膜質(zhì)量或與氧化物半導(dǎo)體層之間的界面特性得到改善的絕緣層。總之，只要形成作為柵極絕緣層138的膜質(zhì)量優(yōu)良且可以降低與氧化物半導(dǎo)體層的界面態(tài)密度而形成優(yōu)良的界面的柵極絕緣層，即可。再者，在85°C，2X106V/cm且時間為12小時的柵極偏壓-熱應(yīng)カ試驗(稱為BT試驗)中，如果在氧化物半導(dǎo)體中添加有雜質(zhì)，雜質(zhì)和氧化物半導(dǎo)體的主要成分之間的鍵被強(qiáng)電場(B 偏壓)和高溫(T 溫度)切斷，生成的懸空鍵導(dǎo)致閾值電壓(Vth)的偏移。與此相反，通過盡量去除氧化物半導(dǎo)體的雜質(zhì)，尤其是氫或水等，如上所述那樣氧化物半導(dǎo)體與柵極絕緣層之間具有優(yōu)良的界面特性，而可以得到對BT試驗也穩(wěn)定的晶體管。接著，在柵極絕緣層138上形成氧化物半導(dǎo)體層，通過使用掩模的蝕刻等方法而加工該氧化物半導(dǎo)體層，以形成島狀的氧化物半導(dǎo)體層140(參照圖4 。作為氧化物半導(dǎo)體層，優(yōu)選采用h-Ga-Si-O類、h-Sn-Si-O類、h-Al-Si-O類、 Sn-Ga-Zn-O 類、AKa-Zn-O 類、Sn-Al-Si-O 類、In-Zn-O 類、Sn-Zn-O 類、Al-Si-O 類、
類、Sn-O類、S1-O類的氧化物半導(dǎo)體層，尤其是使用非晶氧化物半導(dǎo)體層。在本實施方式中，作為氧化物半導(dǎo)體層，使用h-Ga-ai-Ο類氧化物半導(dǎo)體沉積用靶材通過濺射法形成非晶氧化物半導(dǎo)體層。另外，因為可以通過將硅添加到非晶氧化物半導(dǎo)體層中抑制其結(jié)晶化， 所以，例如，也可以使用包含2wt. %以上且IOwt. %以下的SiO2的靶材形成氧化物半導(dǎo)體広。作為用來使用濺射法制造氧化物半導(dǎo)體層的靶材，例如，可以使用以氧化鋅為主要成分的金屬氧化物靶材。另外，也可以使用包含h、fe和Si的氧化物半導(dǎo)體沉積用靶材 (組成比為In2O3 Ga2O3 ZnO=I 1 1[摩爾百分比])等。另外，作為包含In、( 和Si的氧化物半導(dǎo)體沉積用靶材，也可以使用其組成比為h Ga Si = 1 1 2[摩爾百分比]或h Ga Zn = 1 1 1 [摩爾百分比]的靶材等。氧化物半導(dǎo)體沉積用靶材的填充率為90%以上且100%以下，優(yōu)選為95%以上(例如，99.9%)。通過使用填充率高的氧化物半導(dǎo)體沉積用靶材，形成致密的氧化物半導(dǎo)體層。氧化物半導(dǎo)體層的形成氣氛優(yōu)選為稀有氣體(典型為氬)氣氛、氧氣氛或包含稀有氣體(典型為氬)和氧的混合氣氛。具體地說，例如，優(yōu)選使用氫、水、羥基或氫化物等的雜質(zhì)的濃度降低到幾PPm左右(優(yōu)選為幾ppb左右)的高純度氣體。在形成氧化物半導(dǎo)體層吋，在保持為減壓狀態(tài)的處理室內(nèi)固定襯底，并且將襯底溫度設(shè)定為100°c以上且600°C以下，優(yōu)選為200°C以上且400°C以下。通過在加熱襯底的同時形成氧化物半導(dǎo)體層，可以降低氧化物半導(dǎo)體層所包含的雜質(zhì)的濃度。另外，可以減輕由濺射導(dǎo)致的損傷。然后，在去除了殘留水分的處理室內(nèi)引入氫和水得到去除的濺射氣體， 并且將金屬氧化物用作靶材以形成氧化物半導(dǎo)體層。優(yōu)選使用吸附型真空泵，以去除處理室內(nèi)的殘留水分。例如，可以使用低溫泵、離子泵或鈦升華泵。另外，作為排氣単元，也可以使用提供有冷阱的渦輪泵。在使用低溫泵進(jìn)行了排氣的沉積室中，例如，對氫原子、水(H2O)等包含氫原子的化合物(更優(yōu)選，還有包含碳原子的化合物)等進(jìn)行了排氣，因此可以降低在該沉積室中形成的氧化物半導(dǎo)體層所包含的雜質(zhì)的濃度。作為氧化物半導(dǎo)體層的形成條件，例如，可以采用如下條件襯底和靶材之間的距離為100mm，壓カ為0.6Pa，直流(DC)電カ為0. 5kW，并且氣氛為氧(氧流量比率為100%) 氣氛。注意，當(dāng)使用脈沖直流(DC)電源吋，可以減少在膜沉積時發(fā)生的粉狀物質(zhì)(也稱為微?；驂m埃)，并且膜厚度分布也變得均勻，所以是優(yōu)選的。將氧化物半導(dǎo)體層的厚度設(shè)定為2nm以上且200歷以下、優(yōu)選為5nm以上且30nm以下。另タト，因為氧化物半導(dǎo)體層的適當(dāng)?shù)暮穸雀鶕?jù)使用的氧化物半導(dǎo)體材料而不同，所以可以根據(jù)使用的材料適當(dāng)?shù)剡x擇其厚/又。另外，優(yōu)選在通過濺射法形成氧化物半導(dǎo)體層之前進(jìn)行引入氬氣體來產(chǎn)生等離子體的反濺射，以去除附著在柵極絕緣層138的表面的塵埃。這里，通常的濺射是指將離子碰撞到濺射靶材，而反濺射是指將離子碰撞到處理表面以改變其表面的性質(zhì)。作為將離子碰撞到處理表面的方法，有在氬氣氛中將高頻電壓施加到處理表面ー側(cè)而在襯底附近生成等離子體的方法等。另外，也可以使用氮氣氛、氦氣氛或氧氣氛等代替氬氣氛。作為上述氧化物半導(dǎo)體層的蝕刻可以使用干蝕刻和濕蝕刻中的任何ー種。當(dāng)然， 也可以組合干蝕刻和濕蝕刻而使用。根據(jù)材料適當(dāng)?shù)卦O(shè)定蝕刻條件(例如，蝕刻氣體或蝕刻劑、蝕刻時間、溫度等)，以將其蝕刻成所希望的形狀。作為干蝕刻所使用的蝕刻氣體，例如有含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化娃(SiCl4)、四氯化碳(CCl4)等)等。另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫 (HBr)、氧(O2)或?qū)ι鲜鰵怏w添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。作為干蝕刻法，可以使用平行平板型RIE(反應(yīng)性離子蝕刻)法或ICP(感應(yīng)耦合等離子體)蝕刻法。適當(dāng)?shù)卦O(shè)定蝕刻條件(施加到線圈形電極的電カ的量、施加到襯底ー側(cè)的電極的電カ的量、襯底ー側(cè)的電極溫度等)，以將氧化物半導(dǎo)體層蝕刻成所希望的形狀。作為用于濕蝕刻的蝕刻劑，可以使用磷酸、醋酸以及硝酸混合的溶液、過氧化氨混合物等。另外，還可以使用IT007N(由Kanto Chemical Co.，Inc制造)等作為蝕刻劑。接著，優(yōu)選對氧化物半導(dǎo)體層進(jìn)行第一熱處理。通過進(jìn)行該第一熱處理，可以進(jìn)行氧化物半導(dǎo)體層的脫水化或脫氫化。將第一熱處理的溫度設(shè)定為300°C以上且750°C以下， 優(yōu)選為400°C以上且低于襯底的應(yīng)變點。例如，將襯底引入到使用電阻發(fā)熱體等的電爐中， 在氮氣氛中且在450°C的溫度下對氧化物半導(dǎo)體層140進(jìn)行熱處理1小吋。在該熱處理期間，不使氧化物半導(dǎo)體層140暴露至大氣，以避免水或氫的進(jìn)入。另外，熱處理裝置不局限于電爐，也可以為利用來自被進(jìn)行了加熱的氣體等介質(zhì)的熱傳導(dǎo)或熱輻射對被處理物進(jìn)行加熱的裝置。例如，可以使用GRTA(氣體快速熱退火) 裝置或LRTA (燈快速熱退火)裝置等RTA(快速熱退火)裝置。LRTA裝置是利用從燈(如鹵素?zé)簟⒔饘冫u化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)等發(fā)出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進(jìn)行熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等即使通過熱處理也不與被處理物起反應(yīng)的惰性氣體。例如，作為第一熱處理，也可以進(jìn)行如下GRTA處理，即將襯底引入到被加熱到 650°C至700°C的高溫的惰性氣體中，進(jìn)行加熱幾分鐘，然后從該惰性氣體中抽出襯底。通過使用GRTA處理，可以在短時間內(nèi)進(jìn)行高溫?zé)崽幚?。另外，因為GRTA處理是在短時間內(nèi)進(jìn)行的熱處理，所以即使在超過襯底的應(yīng)變點的溫度條件下也可以使用GRTA處理。另外，優(yōu)選在以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氣氛中進(jìn)行第一熱處理。例如，優(yōu)選將引入熱處理裝置中的氮或諸如氦、氖、氬等的稀有氣體的純度設(shè)定為6N(99. 9999% )以上，優(yōu)選設(shè)定為7N(99. 99999 % )以上(即，雜質(zhì)濃度為 Ippm以下，優(yōu)選為0. Ippm以下)。根據(jù)第一加熱處理的條件或氧化物半導(dǎo)體層的材料，有時氧化物半導(dǎo)體層晶化而成為微晶或多晶。例如，氧化物半導(dǎo)體層有時成為結(jié)晶度為90%以上或80%以上的微晶氧化物半導(dǎo)體層。另外，根據(jù)第一熱處理的條件或氧化物半導(dǎo)體層的材料，氧化物半導(dǎo)體層有時成為不包含晶體成分的非晶氧化物半導(dǎo)體層。另外，有時成為非晶氧化物半導(dǎo)體(例如，在氧化物半導(dǎo)體層的表面)和微晶(粒徑為Inm以上且20nm以下(典型為2匪以上且4nm以下))混合在一起的氧化物半導(dǎo)體層。另外，通過在非晶中排列微晶，也可以改變氧化物半導(dǎo)體層的電特性。例如，在使用h-Ga-Si-O類氧化物半導(dǎo)體沉積用靶材形成氧化物半導(dǎo)體層吋，通過形成具有電各向異性的In2Gii2ZnO7的晶粒取向的微晶部，可以改變氧化物半導(dǎo)體層的電特性。更具體地說，例如，通過將L2Ga2SiO7的晶粒取向為其c軸垂直于氧化物半導(dǎo)體層的表面，可以提高平行于氧化物半導(dǎo)體層表面的方向上的導(dǎo)電性，并提高垂直于氧化物半導(dǎo)體層表面的方向上的絕緣性。另外，上述微晶部具有抑制水或氫等雜質(zhì)進(jìn)入到氧化物半導(dǎo)體層中的功能。另外，具有上述微晶部的氧化物半導(dǎo)體層可以通過GRTA處理對氧化物半導(dǎo)體層進(jìn)行表面加熱而形成。另外，通過使用加含量小于h或( 含量的濺射靶材，可以更優(yōu)選地形成氧化物半導(dǎo)體層。也可以對被加工為島狀的氧化物半導(dǎo)體層140之前的氧化物半導(dǎo)體層進(jìn)行對氧化物半導(dǎo)體層140的第一熱處理。在此情況下，在進(jìn)行第一熱處理之后從加熱裝置抽出襯底，并進(jìn)行光刻エ序。另外，上述第一熱處理具有對氧化物半導(dǎo)體層140進(jìn)行脫水化或脫氫化的效果， 所以也可以被稱為脫水化處理或脫氫化處理等?？梢栽谛纬裳趸锇雽?dǎo)體層之后，在將源電極或漏電極層疊在氧化物半導(dǎo)體層140上之后，或者，在將保護(hù)絕緣層形成在源電極或漏電極上之后等進(jìn)行上述脫水化處理或脫氫化處理。另外，可以進(jìn)行該脫水化處理或脫氫化處理一次或多次。接著，接觸氧化物半導(dǎo)體層140地形成源電極或漏電極14 和源電極或漏電極 142b (參照圖4F)。通過在覆蓋氧化物半導(dǎo)體層140地形成導(dǎo)電層之后對該導(dǎo)電層選擇性地進(jìn)行蝕刻，可以形成源電極或漏電極14 和源電極或漏電極142b。導(dǎo)電層可以使用以濺射法為典型的PVD法或等離子體CVD法等的CVD法而形成。 另外，作為導(dǎo)電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢的元素或以上述元素為成分的合金等。也可以使用選自錳、鎂、鋯、鈹和釷的任何ー種或多種材料。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧的ー種元素或多種元素而成的材料。導(dǎo)電層既可為單層結(jié)構(gòu)，又可為兩層以上的疊層結(jié)構(gòu)。例如，可以舉出包含硅的鋁膜的單層結(jié)構(gòu)、在鋁膜上層疊有鈦膜的兩層結(jié)構(gòu)以及層疊有鈦膜、鋁膜和鈦膜的三層結(jié)構(gòu)等。
這里，在進(jìn)行曝光以形成用于蝕刻的掩模時，優(yōu)選使用紫外線、KrF激光或ArF激光。根據(jù)源電極或漏電極14 的下端部和源電極或漏電極142b的下端部的間隔，決定晶體管的溝道長度(L)。另外，當(dāng)在溝道長度(L)短于25nm的條件下進(jìn)行曝光吋，使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進(jìn)行用來形成掩模的曝光。 利用超紫外線的曝光的分辨率高，并且聚焦深度也大。因此，也可以將之后形成的晶體管的溝道長度(L)設(shè)定為IOnm以上且IOOOnm以下，而可以實現(xiàn)電路的工作速度的高速化。再者，因為截止電流值極小，所以可以抑制耗電量的増大。另外，適當(dāng)?shù)卣{(diào)節(jié)其材料和蝕刻條件，以避免在對導(dǎo)電層進(jìn)行蝕刻時氧化物半導(dǎo)體層140被去除。另外，根據(jù)材料和蝕刻條件，有時在該エ序中氧化物半導(dǎo)體層140的一部分被進(jìn)行蝕刻而成為具有槽部(凹部)的氧化物半導(dǎo)體層。另外，也可以在氧化物半導(dǎo)體層140和源電極或漏電極14 之間或者在氧化物半導(dǎo)體層140和源電極或漏電極142b之間形成氧化物導(dǎo)電層。可以連續(xù)地形成(連續(xù)沉積) 氧化物導(dǎo)電層和用來形成源電極或漏電極14 和源電極或漏電極142b的金屬層。氧化物導(dǎo)電層可以用作源區(qū)和漏區(qū)。通過設(shè)置該氧化物導(dǎo)電層，可以實現(xiàn)源區(qū)和漏區(qū)的低電阻化， 而可以實現(xiàn)晶體管的高速工作。另外，也可以使用透光為具有多種強(qiáng)度的曝光掩模，即多級灰度掩模形成抗蝕劑掩模，并使用該抗蝕劑掩模進(jìn)行蝕刻エ序，以減少上述掩模的使用個數(shù)和エ序數(shù)。使用多級灰度掩模形成的抗蝕劑掩模成為具有多個厚度的形狀(階梯狀)，并進(jìn)行灰化來可以進(jìn)ー 步改變形狀，所以可以用于加工為不同的圖案的多個蝕刻エ序。就是說，利用一個多級灰度掩模，可以形成對應(yīng)于至少兩種以上的不同圖案的抗蝕劑掩模。因此，可以削減曝光掩模數(shù)，并且可以削減所對應(yīng)的光刻エ序數(shù)，所以可以簡化工序。另外，在上述エ序之后，優(yōu)選進(jìn)行使用N20、N2或Ar等的氣體的等離子體處理。通過進(jìn)行該等離子體處理，去除附著于露出的氧化物半導(dǎo)體層表面上的水等。另外，也可以使用氧和氬的混合氣體進(jìn)行等離子體處理。接著，不暴露至大氣地形成接觸氧化物半導(dǎo)體層140的一部分的保護(hù)絕緣層 144(參照圖4G)。保護(hù)絕緣層144可以通過適當(dāng)?shù)厥褂脼R射法等的不便水或氫等的雜質(zhì)混入到保護(hù)絕緣層144的方法而形成。另外，保護(hù)絕緣層144的厚度為Inm以上。作為可以用于保護(hù)絕緣層144的材料，有氧化硅、氮化硅、氧氮化硅或氮氧化硅等。此外，保護(hù)絕緣層144的結(jié)構(gòu)可以為單層結(jié)構(gòu)或者疊層結(jié)構(gòu)。優(yōu)選將形成保護(hù)絕緣層144時的襯底溫度設(shè)定為室溫以上且300°C以下，優(yōu)選采用稀有氣體(典型為氬)氣氛、氧氣氛或稀有氣體(典型為氬) 和氧的混合氣氛作為形成保護(hù)絕緣層144的氣氛。在保護(hù)絕緣層144包含氫的情況下，由于氫進(jìn)入到氧化物半導(dǎo)體層或者由氫從氧化物半導(dǎo)體層中抽出氧等，有時會導(dǎo)致氧化物半導(dǎo)體層的背溝道ー側(cè)的低電阻化而形成寄生溝道。因此，重要的是在保護(hù)絕緣層144的形成方法中不使用氫，以使保護(hù)絕緣層144包含盡量少的氫。另外，優(yōu)選在去除處理室內(nèi)的殘留水分的同時形成保護(hù)絕緣層144。這是為了不便氧化物半導(dǎo)體層140和保護(hù)絕緣層144包含氫、羥基或水。
優(yōu)選使用吸附型真空泵，以去除處理室內(nèi)的殘留水分。例如，優(yōu)選使用低溫泵、離子泵或鈦升華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。在使用低溫泵進(jìn)行了排氣的沉積室中，例如，氫原子、水(H2O)等包含氫原子的化合物等得到去除，因此可以降低在該沉積室中形成的保護(hù)絕緣層144所包含的雜質(zhì)的濃度。作為形成保護(hù)絕緣層144時的濺射氣體，優(yōu)選使用氫、水、羥基或氫化物等雜質(zhì)的濃度降低到幾PPm左右(優(yōu)選為幾ppb左右)的高純度氣體。接著，優(yōu)選在惰性氣體氣氛中或在氧氣體氣氛中進(jìn)行第二熱處理(優(yōu)選為200°C以上且400°C以下，例如250°C以上且350°C以下)。例如，在氮氣氛下并在250°C的溫度下進(jìn)行一個小時的第二熱處理。通過進(jìn)行第二熱處理，可以降低晶體管的電特性的不均勻。另外，也可以在大氣中并在100°C以上且200°C以下的溫度下進(jìn)行熱處理1小時以上且30小時以下。該熱處理既可在保持一定的加熱溫度的狀態(tài)下進(jìn)行加熱，又可反復(fù)多次進(jìn)行從室溫到100°C以上且200°C以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。另外，也可以在形成保護(hù)絕緣層之前在減壓狀態(tài)下進(jìn)行該熱處理。通過在減壓狀態(tài)下進(jìn)行熱處理，可以縮短加熱時間。另外，既可進(jìn)行該熱處理代替上述第二熱處理，又可在進(jìn)行第二熱處理前后等進(jìn)行該熱處理。首先，在保護(hù)絕緣層144上形成層間絕緣層146(參照圖5A)。層間絕緣層146可以使用PVD法或CVD法等而形成。另外，可以使用包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等無機(jī)絕緣材料的材料形成層間絕緣層146。在形成層間絕緣層146之后，優(yōu)選通過對其表面進(jìn)行CMP或蝕刻處理等而使其平坦化。接著，在層間絕緣層146、保護(hù)絕緣層144以及柵極絕緣層138中形成到達(dá)電極136a、電極136b、電極136c、源電極或漏電極14 以及源電極或漏電極142b的開口，并將導(dǎo)電層148形成為填充該開口(參照圖5B)。上述開口可以使用掩模通過蝕刻等的方法而形成。上述掩模通過使用光掩模的曝光等的方法而形成。作為蝕刻，使用濕蝕刻和干蝕刻中的任何一種，但是從微細(xì)加工的觀點來看，優(yōu)選使用干蝕刻。導(dǎo)電層148可以使用PVD法或CVD法等的成膜法而形成。作為可以用來形成導(dǎo)電層148的導(dǎo)電材料，可以舉出鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等導(dǎo)電材料、該材料的合金或化合物(例如，氮化物)等。具體地說，可以使用如下方法例如，在包括開口的區(qū)域中使用PVD法形成薄的鈦膜，并且使用CVD法形成薄的氮化鈦膜，然后將鎢膜形成為填充開口。這里，通過PVD法形成的鈦膜具有如下的功能使其與層間絕緣層146的界面處的氧化膜還原而降低與下部電極(這里，電極136a、電極136b、電極136c、源電極或漏電極14 以及源電極或漏電極142b)的接觸電阻。另外，之后形成的氮化鈦膜具有抑制導(dǎo)電材料的擴(kuò)散的阻擋功能。另外，也可以在形成由鈦或氮化鈦等構(gòu)成的阻擋膜之后，使用鍍法形成銅膜。在形成導(dǎo)電層148之后，通過使用蝕刻處理或CMP等的方法去除導(dǎo)電層148的一部分，暴露層間絕緣層146，以形成電極150a、電極150b、電極150c、電極150d以及電極150e(參照圖5C)。另外，在去除上述導(dǎo)電層148的一部分以形成電極150a、電極150b、電極150c、電極150d以及電極150e時，優(yōu)選將其表面加工為平坦。如此，通過將層間絕緣層146、電極150a、電極150b、電極150c、電極150d以及電極150e的表面加工為平坦，可以在之后的工序中形成優(yōu)良的電極、布線、絕緣層以及半導(dǎo)體層等。再者，形成絕緣層152，在絕緣層152中形成到達(dá)電極150a、電極150b、電極150c、電極150d以及電極150e的開口，并且將導(dǎo)電層形成為填充該開口，然后，使用蝕刻或CMP等的方法去除導(dǎo)電層的一部分來暴露絕緣層152，以形成電極IMa、電極1Mb、電極15 以及電極lMd(參照圖5D)。該工序與形成電極150a等的情況相同，而省略其詳細(xì)說明。在使用上述方法制造晶體管162的情況下，氧化物半導(dǎo)體層140的氫濃度為5X1019atoms/cm3以下，另外，晶體管162的截止電流為1Χ1(Γ13Α以下。像這樣，通過使用氫濃度得到充分降低且高純度化的氧化物半導(dǎo)體層140，可以得到優(yōu)良特性的晶體管162。另外，可以制造在下部具有使用氧化物半導(dǎo)體以外的材料的晶體管160并在上部具有使用氧化物半導(dǎo)體的晶體管162且具有優(yōu)良特性的半導(dǎo)體裝置。另外，作為氧化物半導(dǎo)體的比較對象的半導(dǎo)體材料，有碳化硅(例如，4H_SiC)。氧化物半導(dǎo)體與4H-SiC具有幾個共同點。載流子密度是其中的一個例子。常溫下的氧化物半導(dǎo)體的本征載流子密度被估計為10_7cm3左右，這與4H-SiC的6. 7 X KT11Am3同樣，顯示與其他半導(dǎo)體相比極為低的數(shù)值。通過對其與硅的本征載流子密度(IjXlOuVcm3左右)進(jìn)行比較，可以清楚地理解氧化物半導(dǎo)體的本征載流子密度極為低。另外，因為氧化物半導(dǎo)體的能帶隙為3. 0至3. 5eV,4H-SiC的能帶隙為3. 26eV，所以從寬帶隙半導(dǎo)體的這一點來看，氧化物半導(dǎo)體和碳化硅也具有共同點。另一方面，在氧化物半導(dǎo)體和碳化硅之間存在著顯著的差異。這就是工序溫度。因為碳化硅通常需要1500°C至2000°C的熱處理，所以難以實現(xiàn)其與使用其他半導(dǎo)體材料的半導(dǎo)體元件的疊層結(jié)構(gòu)。這是因為在上述高溫下半導(dǎo)體襯底或半導(dǎo)體元件等被損壞的緣故。另一方面，通過在300°C至500°C (小于玻璃轉(zhuǎn)變溫度，最高為700°C左右)的溫度下進(jìn)行熱處理，可以制造氧化物半導(dǎo)體，而可以在使用其他半導(dǎo)體材料形成集成電路之后形成由氧化物半導(dǎo)體構(gòu)成的半導(dǎo)體元件。另外，與碳化硅不同，氧化物半導(dǎo)體具有可以使用玻璃襯底等低耐熱性襯底的優(yōu)點。再者，從不需要在高溫下進(jìn)行熱處理這一點來看，與碳化硅相比，氧化物半導(dǎo)體具有可以降低能量消耗的優(yōu)點。另外，雖然對氧化物半導(dǎo)體的物性已在進(jìn)行各種各樣的研究，但是這些研究不包括充分降低能隙中的定域能級本身的技術(shù)思想。在所公開的發(fā)明的一個實施方式中，通過從氧化物半導(dǎo)體中去除成為定域能級的原因的水或氫，制造被高純度化的氧化物半導(dǎo)體。這是基于充分降低能隙中的定域能級本身的技術(shù)思想。如此被高純度化的氧化物半導(dǎo)體可以制造極為優(yōu)良的工業(yè)產(chǎn)品。再者，通過將氧供給給由氧缺乏而產(chǎn)生的金屬原子的懸空鍵以減少由氧缺乏而起的定域能級密度，可以得到更高純度化(i型)的氧化物半導(dǎo)體。例如，通過接觸溝道形成區(qū)域地形成氧過剩的氧化膜并從該氧化膜為溝道形成區(qū)域供給氧，可以減少由氧缺乏而起的定域能級密度。氧化物半導(dǎo)體中的施主被認(rèn)為起因于由氫過剩導(dǎo)致的傳導(dǎo)帶下0. IeV至0. 2eV的較淺能級和由氧不足導(dǎo)致的較深能級等。盡量去除氫并且充分供給氧以消除上述缺陷的技術(shù)思想是對的。另外，一般來說，氧化物半導(dǎo)體為η型，但是在所公開的發(fā)明的一個實施方式中，通過去除雜質(zhì)，尤其是水或氫，實現(xiàn)i型化半導(dǎo)體。在這一點上，不是如硅等那樣添加雜質(zhì)而實現(xiàn)的通常i型化半導(dǎo)體，因此可以說所公開的發(fā)明包括從來沒有的技術(shù)思想。
21
<使用氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)理>這里，參照圖22至圖25說明使用氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)理。注意，以下說明只是一個考察而已，發(fā)明的有效性不會根據(jù)該說明而被否定。圖22是使用氧化物半導(dǎo)體的雙柵極型晶體管(薄膜晶體管)的縱截面圖。在柵電極(GE)上隔著柵極絕緣層(GI)設(shè)置有氧化物半導(dǎo)體層(OS)，并在其上設(shè)置有源電極(S)和漏電極(D)。圖23A和2 示出沿圖22的A-A'的能帶結(jié)構(gòu)的示意圖。圖2 示出如下情況在將正電壓(Vd > 0)施加到漏極的情況下，虛線表示不將電壓施加到柵極的情況(Ve = 0)，而實線表示將正的電壓(Ve >0)施加到柵極的情況。在不將電壓施加到柵極的情況下，因為勢壘高，所以載流子(電子)不從電極注入到氧化物半導(dǎo)體一側(cè)，而呈現(xiàn)沒有電流的截止?fàn)顟B(tài)。另一方面，在將正的電壓施加到柵極的情況下，勢壘得到降低，而呈現(xiàn)產(chǎn)生電流的導(dǎo)通狀態(tài)。圖24A和24B示出沿圖22的B-B'的截面的能帶圖(示意圖)。圖24A示出將正的電位+Ve (Ve >0)施加到柵極(GE)的狀態(tài)，即示出在源極和漏極之間流過載流子(電子)的導(dǎo)通狀態(tài)。另外，圖24B示出將負(fù)的電位-Ve(Ve >0)施加到柵極(GE)的狀態(tài)，即示出截止?fàn)顟B(tài)(不流過少數(shù)載流子的狀態(tài))。圖25示出真空能級、金屬的功函數(shù)(ΦΜ)和氧化物半導(dǎo)體的電子親和勢(X)的關(guān)系。金屬退化，其費米能級位于傳導(dǎo)帶內(nèi)。另一方面，現(xiàn)有的氧化物半導(dǎo)體為η型，其費米能級(Ef)離位于帶隙中央的本征費米能級(Ei)遠(yuǎn)，而位于接近傳導(dǎo)帶的一側(cè)。另外，氧化物半導(dǎo)體中的氫的一部分成為施主，這被認(rèn)為是獲得η型化氧化物半導(dǎo)體的原因之一。與此相反，根據(jù)所公開的發(fā)明的一個實施方式的氧化物半導(dǎo)體是通過從氧化物半導(dǎo)體去除成為獲得η型化氧化物半導(dǎo)體的原因的氫，并進(jìn)行高純度化以盡量使其不包含氧化物半導(dǎo)體的主要成分以外的元素(雜質(zhì)元素)，而成為本征(i型)氧化物半導(dǎo)體或接近本征的氧化物半導(dǎo)體。就是說，其特征在于通過盡量去除氫或水等的雜質(zhì)，得到高純度化的本征(i型)氧化物半導(dǎo)體或接近本征的氧化物半導(dǎo)體，而不是添加雜質(zhì)元素而實現(xiàn)i型化。由此，可以將費米能級(Ef)設(shè)定為與本征費米能級(Ei)大致相同。氧化物半導(dǎo)體的帶隙(Eg)被認(rèn)為是3. 15eV,電子親和勢(x )被認(rèn)為是4. 3eV0構(gòu)成源電極或漏電極的鈦(Ti)的功函數(shù)與氧化物半導(dǎo)體的電子親和勢(X)大致相同。在此情況下，在金屬-氧化物半導(dǎo)體界面處未形成對電子的肖特基勢壘。就是說，在金屬的功函數(shù)(ΦΜ)和氧化物半導(dǎo)體的電子親和勢(X)相同的情況下，在兩者接觸時顯示如圖23Α所示的能帶圖(示意圖)。在圖23Β中，黑色圓點(·)表示電子。在將正的電位施加到漏極時，電子超過勢壘(高度為h)而注入到氧化物半導(dǎo)體，然后向漏極流動。勢壘的高度(h)隨柵極電壓和漏極電壓而變化，但是在施加正的漏極電壓時，勢壘的高度(h)低于未施加電壓時的圖23A的勢壘的高度，即帶隙(Eg)的1/2。此時，如圖24A所示，電子在柵極絕緣層和高純度化的氧化物半導(dǎo)體的界面附近(氧化物半導(dǎo)體的能量穩(wěn)定的最底部)遷移。另外，如圖24B所示，在將負(fù)的電位施加到柵電極(GE)時，因為實際上沒有作為少數(shù)載流子的空穴，所以電流成為極為接近0的數(shù)值。如上所述，通過進(jìn)行氧化物半導(dǎo)體的高純度化以盡量使其不包含氧化物半導(dǎo)體的主要成分以外的元素(雜質(zhì)元素)，得到本征(i型)或?qū)嶋H上本征的氧化物半導(dǎo)體，由此氧化物半導(dǎo)體與柵極絕緣層的界面特性明顯化。因此，作為柵極絕緣層，要求可以與氧化物半導(dǎo)體形成優(yōu)良界面的柵極絕緣層。具體地說，例如，優(yōu)選使用通過使用利用VHF頻帶至微波頻帶的電源頻率而產(chǎn)生的高密度等離子體的CVD法制造的絕緣層或通過濺射法而制造的絕緣層等。通過在對氧化物半導(dǎo)體進(jìn)行高純度化的同時改善氧化物半導(dǎo)體和柵極絕緣層的界面，例如，在晶體管的溝道寬度W為1 X IO4 μ m且溝道長度L為3 μ m的情況下可以在常溫下實現(xiàn)1X10_13A以下的截止電流和0. lV/dec.的亞閾值擺幅值(S值)(柵極絕緣層的厚度IOOnm)。像這樣，通過進(jìn)行氧化物半導(dǎo)體的高純度化以使其包含盡量少的氧化物半導(dǎo)體的主要成分以外的元素(雜質(zhì)元素)，可以實現(xiàn)薄膜晶體管的優(yōu)良工作?！醋冃卫祱D6至圖9A和9B示出半導(dǎo)體裝置的結(jié)構(gòu)的變形例子。另外，以下，作為變形例，說明其結(jié)構(gòu)與上述不同的晶體管162。就是說，晶體管160的結(jié)構(gòu)與上述同樣。圖6示出具有如下晶體管162的半導(dǎo)體裝置的例子，該晶體管162具有氧化物半導(dǎo)體層140下的柵電極136d，并且源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的底表面接觸氧化物半導(dǎo)體層140。另外，平面的結(jié)構(gòu)可以根據(jù)截面而適當(dāng)?shù)馗淖?，因此，這里只示出截面。圖6所示的結(jié)構(gòu)和圖2A所示的結(jié)構(gòu)的最大的不同之處在于有源電極或漏電極142a和源電極或漏電極142b與氧化物半導(dǎo)體層140的連接位置。就是說，在圖2A所示的結(jié)構(gòu)中，源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的頂表面接觸氧化物半導(dǎo)體層140，而在圖6所示的結(jié)構(gòu)中，源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的底表面接觸氧化物半導(dǎo)體層140。起因于上述接觸位置的不同，其他電極和絕緣層等的配置不同。各構(gòu)件的細(xì)節(jié)與圖2A和2B同樣。具體地說，圖6所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的柵電極136d ；設(shè)置在柵電極136d上的柵極絕緣層138 ；設(shè)置在柵極絕緣層138上的源電極或漏電極14 和源電極或漏電極142b ；以及接觸源電極或漏電極14 和源電極或漏電極142b的頂表面的氧化物半導(dǎo)體層140。這里，柵電極136d設(shè)置為埋入形成在層間絕緣層1 上的絕緣層132。另外，與柵電極136d同樣，分別形成接觸于源電極或漏電極130a的電極136a、接觸于源電極或漏電極130b的電極13 以及接觸于電極130c的電極136c。另外，在晶體管162上接觸于氧化物半導(dǎo)體層140的一部分地設(shè)置有保護(hù)絕緣層144，并在保護(hù)絕緣層144上設(shè)置有層間絕緣層146。這里，在保護(hù)絕緣層144和層間絕緣層146中形成有到達(dá)源電極或漏電極14 和源電極或漏電極142b的開口，并且電極150d及電極150e形成為分別通過相應(yīng)的開口接觸于源電極或漏電極14 和源電極或漏電極142b。另外，與電極150d及電極150e同樣，電極150a、電極150b以及電極150c形成為分別通過設(shè)置在柵極絕緣層138、保護(hù)絕緣層144和層間絕緣層146中的開口接觸于電極136a、電極136b以及電極136c。另外，在層間絕緣層146上設(shè)置有絕緣層152，并將電極15 、電極154b、電極154c以及電極154d設(shè)置為埋入該絕緣層152。這里，電極15 接觸于電極150a，電極154b接觸于電極150b，電極15 接觸于電極150c及電極150d，并且電極154d接觸于電極150e。圖7A和7B示出在氧化物半導(dǎo)體層140上具有柵電極136d的例子。這里，圖7A示出源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的底表面接觸氧化物半導(dǎo)體層140的例子，而圖7B示出源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的頂表面接觸氧化物半導(dǎo)體層140的例子。圖2A和2B及圖6所示的結(jié)構(gòu)和圖7A和7B所示的結(jié)構(gòu)的最大不同之處在于在氧化物半導(dǎo)體層140上具有柵電極136d。另外，圖7A所示的結(jié)構(gòu)和圖7B所示的結(jié)構(gòu)的最大不同之處在于源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的底表面接觸氧化物半導(dǎo)體層140還是在氧化物半導(dǎo)體層140的頂表面接觸氧化物半導(dǎo)體層140。起因于這些的不同，其他電極和絕緣層等的配置與圖2A和2B等不同。各構(gòu)件的細(xì)節(jié)與圖2A和2B等同樣。具體地說，圖7A所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的源電極或漏電極14 和源電極或漏電極142b ；接觸源電極或漏電極14 和源電極或漏電極142b的頂表面的氧化物半導(dǎo)體層140 ；設(shè)置在氧化物半導(dǎo)體層140上的柵極絕緣層138 ；以及柵極絕緣層138上的重疊于氧化物半導(dǎo)體層140的區(qū)域中的柵電極136d。另外，圖7B所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的氧化物半導(dǎo)體層140 ；設(shè)置為接觸氧化物半導(dǎo)體層140的頂表面的源電極或漏電極14 和源電極或漏電極142b ；設(shè)置在氧化物半導(dǎo)體層140、源電極或漏電極14 和源電極或漏電極142b上的柵極絕緣層138 ；以及柵極絕緣層138上的重疊于氧化物半導(dǎo)體層140的區(qū)域中的柵電極136d。另外，與圖2A和2B所示的結(jié)構(gòu)等相比，在圖7A和7B所示的結(jié)構(gòu)中有時可以省略構(gòu)件(例如，電極150a和電極15 等)。在此情況下，可以得到制造工序的簡化的間接效果。當(dāng)然，在圖2A和2B等所示的結(jié)構(gòu)中也可以省略不一定需要的構(gòu)件。圖8A和8B示出在元件的尺寸比較大的情況下在氧化物半導(dǎo)體層140下具有柵電極136d的例子。在此情況下，因為對表面的平坦性或覆蓋度的要求不太高，所以不需要將布線或電極等形成為埋入絕緣層中。例如，通過在形成導(dǎo)電層之后進(jìn)行構(gòu)圖，可以形成柵電極136d等。另外，雖然這里未圖示，但是也可以同樣制造晶體管160。另外，圖8A所示的結(jié)構(gòu)和圖8B所示的結(jié)構(gòu)的最大不同之處在于源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的下一側(cè)表面接觸氧化物半導(dǎo)體層140還是在氧化物半導(dǎo)體層140的頂表面接觸氧化物半導(dǎo)體層140。起因于這些的不同，其他電極和絕緣層等的配置不同。各構(gòu)件的細(xì)節(jié)與圖2A和2B等同樣。具體地說，圖8A所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的柵電極136d ；設(shè)置在柵電極136d上的柵極絕緣層138 ；設(shè)置在柵極絕緣層138上的源電極或漏電極14 和源電極或漏電極142b ；以及接觸源電極或漏電極14 和源電極或漏電極142b的頂表面的氧化物半導(dǎo)體層140。另外，圖8B所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的柵電極136d ；設(shè)置在柵電極136d上的柵極絕緣層138 ；設(shè)置在柵極絕緣層138上的重疊于柵電極136d的區(qū)域中的氧化物半導(dǎo)體層140 ；以及設(shè)置為接觸氧化物半導(dǎo)體層140的頂表面的源電極或漏電極14 和源電極或漏電極142b。另外，與圖2A和2B所示的結(jié)構(gòu)等相比，在圖8A和8B所示的結(jié)構(gòu)中有時可以省略構(gòu)件。在此情況下，也可以得到諸如制造工序的簡化的間接效果。圖9A和9B示出在元件的尺寸比較大的情況下在氧化物半導(dǎo)體層140上具有柵電極136d的例子。在此情況下，因為對表面的平坦性或覆蓋度的要求不太高，所以不需要將布線或電極等形成為埋入絕緣層中。例如，通過在形成導(dǎo)電層之后進(jìn)行構(gòu)圖，可以形成柵電極136d等。另外，雖然這里未圖示，但是也可以同樣制造晶體管160。圖9A所示的結(jié)構(gòu)和圖9B所示的結(jié)構(gòu)的最大不同之處在于源電極或漏電極14 和源電極或漏電極142b在氧化物半導(dǎo)體層140的下一側(cè)表面接觸氧化物半導(dǎo)體層140還是在氧化物半導(dǎo)體層140的頂表面接觸氧化物半導(dǎo)體層140。起因于這些的不同，其他電極和絕緣層等的配置不同。各構(gòu)件的細(xì)節(jié)與圖2A和2B等同樣。具體地說，圖9A所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的源電極或漏電極14 和源電極或漏電極142b ；接觸源電極或漏電極14 和源電極或漏電極142b的頂表面的氧化物半導(dǎo)體層140 ；設(shè)置在源電極或漏電極142a、源電極或漏電極142b以及氧化物半導(dǎo)體層140上的柵極絕緣層138 ；以及設(shè)置在柵極絕緣層138上的重疊于氧化物半導(dǎo)體層140的區(qū)域中的柵電極136d。另外，圖9B所示的半導(dǎo)體裝置包括設(shè)置在層間絕緣層1 上的氧化物半導(dǎo)體層140 ；設(shè)置為接觸氧化物半導(dǎo)體層140的頂表面的源電極或漏電極14 和源電極或漏電極142b ；設(shè)置在源電極或漏電極142a、源電極或漏電極142b以及氧化物半導(dǎo)體層140上的柵極絕緣層138 ；以及設(shè)置在柵極絕緣層138上的重疊于氧化物半導(dǎo)體層140的區(qū)域中的柵電極136d。另外，與圖2A和2B所示的結(jié)構(gòu)等相比，在圖9A和9B所示的結(jié)構(gòu)中有時可以省略構(gòu)件。在此情況下，也可以得到制造工序的簡化的間接效果。如上所述，根據(jù)所公開的發(fā)明的一個實施方式，實現(xiàn)具有新的結(jié)構(gòu)的半導(dǎo)體裝置。在本實施方式中，雖然說明了層疊形成晶體管160和晶體管162的例子，但是半導(dǎo)體裝置的結(jié)構(gòu)不局限于此。另外，在本實施方式中，雖然說明了晶體管160和晶體管162的溝道長度方向相互垂直的例子，但是晶體管160和晶體管162的位置關(guān)系不局限于此。再者，也可以將晶體管160和晶體管162設(shè)置為彼此重疊。另外，在本實施方式中，為了便于理解而說明了最小存儲單位(1位)的半導(dǎo)體裝置，但是半導(dǎo)體裝置的結(jié)構(gòu)不局限于此。也可以通過適當(dāng)?shù)剡B接多個半導(dǎo)體裝置而構(gòu)成更高級的半導(dǎo)體裝置。例如，可以使用多個上述半導(dǎo)體裝置構(gòu)成NAND型或NOR型的半導(dǎo)體裝置。布線的結(jié)構(gòu)也不局限于圖1，而可以適當(dāng)?shù)馗淖儾季€的結(jié)構(gòu)。根據(jù)本實施方式的半導(dǎo)體裝置因晶體管162的低截止電流特性而可以在極長時間內(nèi)保持?jǐn)?shù)據(jù)。就是說，不需要進(jìn)行DRAM等所需要的刷新工作，從而可以抑制耗電量。另外，可以將根據(jù)本實施方式的半導(dǎo)體裝置實際上用作非易失性存儲裝置。另外，因為根據(jù)晶體管162的開關(guān)工作而進(jìn)行數(shù)據(jù)寫入等，所以不需要高電壓，也沒有元件退化的問題。再者，根據(jù)晶體管的導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)而進(jìn)行數(shù)據(jù)寫入或擦除，從而也可以容易實現(xiàn)高速工作。另外，通過控制輸入到晶體管的電位，可以直接重寫數(shù)據(jù)。由此，本發(fā)明不需要快閃存儲器等所需要的擦除工作，而可以抑制起因于擦除工作的工作速度的降低。另外，與使用氧化物半導(dǎo)體的晶體管相比，使用氧化物半導(dǎo)體以外的材料的晶體管可以進(jìn)行更高速度的工作，因此，通過該使用氧化物半導(dǎo)體以外的材料的晶體管而可以進(jìn)行高速的存儲數(shù)據(jù)的讀出。本實施方式所示的結(jié)構(gòu)或方法等可以與其他實施方式所示的結(jié)構(gòu)或方法等適當(dāng)?shù)亟M合而使用。實施方式2在本實施方式中，說明根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的電路結(jié)構(gòu)及工作方法。圖10示出半導(dǎo)體裝置所具有的存儲元件(以下也成為存儲單元)的電路圖的一個例子。圖10所示的存儲單元200包括第三布線Sl (第一信號線)、第四布線S2 (第二信號線)、第五布線WL (字線)、晶體管201、晶體管202以及晶體管203。晶體管201及晶體管203使用氧化物半導(dǎo)體以外的材料而形成，晶體管202使用氧化物半導(dǎo)體而形成。這里，晶體管201及晶體管203優(yōu)選具有與實施方式1所示的晶體管160同樣的結(jié)構(gòu)。另外，晶體管202優(yōu)選具有與實施方式1所示的晶體管162同樣的結(jié)構(gòu)。另外，存儲單元200電連接于第一布線SL (源極線)及第二布線BL (位線)，優(yōu)選通過晶體管(包括其他存儲單元中包含的晶體管)電連接于第一布線SL(源極線)及第二布線BL(位線)。這里，晶體管201的柵電極與晶體管202的源電極和漏電極中的一個電連接。另外，第一布線SL、晶體管201的源電極以及晶體管203的源電極電連接，并且第二布線BL、晶體管201的漏電極以及晶體管203的漏電極電連接。并且，第三布線Sl與晶體管202的源電極和漏電極中的另一個電連接，第四布線S2和晶體管202的柵電極電連接，并且第五布線WL和晶體管203的柵電極電連接。另外，第一布線SL、晶體管201的源電極以及晶體管203的源電極也可以通過晶體管(包括其他存儲單元中的晶體管)電連接。另外，第二布線BL、晶體管201的漏電極以及晶體管203的漏電極也可以通過晶體管(包括其他存儲單元中的晶體管)電連接。圖11示出具有mXn位的存儲容量的根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的方框電路圖。這里，作為一個例子，示出串聯(lián)連接有存儲單元200的NAND型半導(dǎo)體裝置。根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置包括m個第五布線WL(I)至WL(m)及m個第四布線S2⑴至S2(m) ；η個第一布線SL⑴至SL (η)、n個第二布線BL⑴至BL (η)以及η個第三布線Sl(I)至Sl (η)；兩個第六布線SEL (1)及SEL ( ；將多個存儲單元200 (1、1)至200(m、n)配置為橫m個(行)X縱η個(列)(m、n為自然數(shù))的矩陣形狀的存儲單元陣列210;分別沿第六布線SEL(I)配置在第二布線BL(I)至BL(n)與存儲單元200(1、1) M 200 (U η)之間的晶體管215(1、1)至215(1、η)；分別沿第六布線SEL (2)配置在第一布線SL(I)至SL(n)與存儲單元200(m、l)至200(m、n)之間的晶體管215 (2、1)至215(2、η)；以及外圍電路，如第二布線及第三布線的驅(qū)動電路211、第四布線及第五布線的驅(qū)動電路213以及讀出電路212。作為其他外圍電路，也可以設(shè)置有刷新電路等。各存儲單元200(典型為存儲單元200 (i、j)，這里，i為1以上且m以下的整數(shù)，j為1以上且η以下的整數(shù))分別連接于第三布線Sl (j)、第四布線S2(i)以及第五布線
26WL (i)。另外，存儲單元200 (I1^j) G1為2至m的整數(shù))所具有的晶體管201及晶體管203的漏電極連接于存儲單元200(ifl、j)所具有的晶體管201及晶體管203的源電極，并且存儲單元200(i2、j)山為1至m-1的整數(shù))所具有的晶體管201及晶體管203的源電極連接于存儲單元200(i2+l、j)所具有的晶體管201及晶體管203的漏電極。存儲單元200(1、j)所具有的晶體管201及晶體管203的漏電極連接于晶體管215(1、j)的源電極，并且存儲單元200(m、j)所具有的晶體管201及晶體管203的源電極連接于晶體管215 (2、j)的漏電極。晶體管215(1、j)的漏電極連接于第二布線BL(j)，而晶體管215(2、j)的源電極連接于第一布線SL(j)。另外，晶體管215(1、j)的柵電極連接于第六布線SEL(I)，而晶體管215(2, j)的柵電極連接于第六布線SEL(2)。另外，第二布線BL(I)至BL(n)及第三布線S 1 (1)至Sl (η)連接于第二布線及第三布線的驅(qū)動電路211，而第五布線WL(I)至WL(m)、第四布線S2(l)至S2 (m)以及第六布線SEL(I)及SEL(2)連接于第四布線及第五布線的驅(qū)動電路213。另外，第二布線BL(I)至BL (η)也連接于讀出電路212。將電位Vs施加到第一布線SL(I)至SL(n)。另外，第一布線SL(I)至SL(n)不需要一定分開而設(shè)置，也可以互相電連接。以下，說明圖11所示的半導(dǎo)體裝置的工作。在本結(jié)構(gòu)中，按行進(jìn)行寫入及讀出。在對第i行的存儲單元200(i、l)至200(i、n)進(jìn)行寫入時，為第四布線S2 (i)施加2V，而使所選擇的存儲單元的晶體管202處于導(dǎo)通狀態(tài)。另一方面，為第i行以外的第四布線S2施加0V，而使所未選擇的存儲單元的晶體管202處于截止?fàn)顟B(tài)。在寫入數(shù)據(jù)“1”的列中為第三布線Sl(I)至S l(n)施加2V，而在寫入數(shù)據(jù)“0”的列中為第三布線Sl(I)至Sl(n)施加0V。另外，在數(shù)據(jù)寫入完時，在第三布線Sl(I)至Sl (η)的電位變化之前將第四布線S2(i)設(shè)定為0V，而使所選擇的存儲單元的晶體管202處于截止?fàn)顟B(tài)。關(guān)于其他布線，例如，將第二布線BL(I)至BL(n)的電位設(shè)定為0V，將第五布線WL(1)至WL(m)的電位設(shè)定為0V，將第六布線SEL(I)及SEL (2)的電位設(shè)定為0V，并且將第一布線SL (1)至SL (η)的電位Vs設(shè)定為0V。圖12示出如上所述的寫入工作的時序圖的一個例子。結(jié)果，與進(jìn)行了數(shù)據(jù)“1”的寫入的存儲單元的晶體管201的柵電極連接的節(jié)點(以下稱為節(jié)點Α)的電位成為大約2V，而進(jìn)行了數(shù)據(jù)“0”的寫入的存儲單元的節(jié)點A的電位成為大約0V。另外，未選擇的存儲單元的節(jié)點A的電位不變。這里，因為晶體管202的截止電流極小或?qū)嶋H上為0，所以在長時間內(nèi)保持晶體管201的柵電極(節(jié)點Α)的電位。在進(jìn)行第i行的存儲單元200(i、l)至200(i、n)的讀出時，為第六布線SEL(1)及SEL(2)施加2V，以使晶體管215(1、1)至215(2、η)處于導(dǎo)通狀態(tài)。將第一布線SL(I)至SL (η)的電位Vs設(shè)定為0V。使連接于第二布線BL⑴至BL (η)的讀出電路212處于工作狀態(tài)。將第四布線S2(l)至S2(m)設(shè)定為0V，而使所有存儲單元的晶體管202處于截止?fàn)顟B(tài)。為第三布線Sl (1)至Sl (η)施加OV。然后，為第五布線WL⑴施加0V，并為第i行以外的第五布線WL施加2V。此時，第i行的存儲單元的晶體管203處于截止?fàn)顟B(tài)。第i行以外的存儲單元的晶體管203處于導(dǎo)通狀態(tài)。結(jié)果，根據(jù)第i行的存儲單元的晶體管201處于導(dǎo)通狀態(tài)還是截止?fàn)顟B(tài)而決定存儲單元列的電阻狀態(tài)。在第i行的存儲單元中的具有數(shù)據(jù)“0”的存儲單元中，因為節(jié)點A被施加以大約0V，所以晶體管201處于截止?fàn)顟B(tài)，存儲單元列的電阻處于高狀態(tài)(以下，也稱為“存儲單元列處于高電阻狀態(tài)”)。另一方面，在第i行的存儲單元中的具有數(shù)據(jù)“1”的存儲單元中，因為節(jié)點A被施加以大約2V，所以晶體管201處于導(dǎo)通狀態(tài)，存儲單元列的電阻處于低狀態(tài)(以下，也稱為存儲單元列處于低電阻狀態(tài))。結(jié)果，讀出電路可以根據(jù)存儲單元的電阻狀態(tài)的不同而讀出數(shù)據(jù)“0”或“1”。另外，在進(jìn)行寫入時，在半導(dǎo)體裝置沒有襯底電位的情況下(如在將薄膜晶體管形成在SOI襯底上的情況等下)，優(yōu)選為第五布線WL (i+Ι)至WL(m)施加2V，并為第六布線SEL(2)施加2V。由此，可以為第i行的存儲單元的晶體管201的源電極和漏電極中的至少一個施加大約0V?；蛘撸部梢詾榈诹季€SEL (1)施加2V，并為第五布線WL (1)至WL (i_l)施加2V。另一方面，在半導(dǎo)體裝置具有襯底電位的情況下(如在將晶體管形成在單晶半導(dǎo)體襯底上的情況等下)，只要將襯底電位設(shè)定為0V，即可。另外，雖然在以上說明中在寫入時為第二布線BL(I)至BL(n)施加0V，但是在第六布線SEL(I)被施加以O(shè)V的情況下，也可以使第二布線BL(I)至BL(n)處于浮動狀態(tài)或充電到OV以上的電位。雖然在讀出時為第三布線Sl(I)至Sl (η)施加0V，但是也可以使第三布線Sl(I)至Sl (η)處于浮動狀態(tài)或充電到OV以上的電位。另外，數(shù)據(jù)“1”和數(shù)據(jù)“0”是為了方便起見而定義的，也可以彼此交換。另外，上述工作電壓只是一個例子。只要以在數(shù)據(jù)為“0”時使晶體管201處于截止?fàn)顟B(tài)且在數(shù)據(jù)為“1”時使晶體管201處于導(dǎo)通狀態(tài)的方式、在寫入時使晶體管202處于導(dǎo)通狀態(tài)且在寫入時以外使晶體管202處于截止?fàn)顟B(tài)的方式或者在讀出時所選擇的存儲單元的晶體管203處于截止?fàn)顟B(tài)且所未選擇的存儲單元的晶體管203處于導(dǎo)通狀態(tài)的方式確定工作電壓，即可。尤其是，也可以使用外圍邏輯電路的電源電位VDD代替2V。另外，也可以使用接地電位GND代替OV。以下，說明根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的電路結(jié)構(gòu)及工作的其他一個例子。圖13示出半導(dǎo)體裝置所具有的存儲單元電路的一個例子。圖13所示的存儲單元220包括第三布線Si、第四布線S2、第五布線WL、晶體管201、晶體管202以及晶體管203。晶體管201及晶體管203使用氧化物半導(dǎo)體以外的材料而形成，晶體管202使用氧化物半導(dǎo)體而形成。這里，晶體管201及晶體管203優(yōu)選具有與實施方式1所示的晶體管160同樣的結(jié)構(gòu)。另外，晶體管202優(yōu)選具有與實施方式1所示的晶體管162同樣的結(jié)構(gòu)。另外，存儲單元220電連接于第一布線SL及第二布線BL，優(yōu)選通過晶體管(包括其他存儲單元中的晶體管)電連接于第一布線SL及第二布線BL。與圖10所示的存儲單元電路相比，在圖13所示的存儲單元電路中，第三布線Sl和第四布線S2的方向不同。就是說，在圖13所示的存儲單元電路中，在第二布線BL的方向(列方向)上配置第四布線S2，并且在第五布線WL的方向(行方向)上配置第三布線Si。圖14示出具有mXn位的存儲容量的根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的方框電路圖。這里，作為一個例子，示出串聯(lián)連接有存儲單元220的NAND型半導(dǎo)體裝置。根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置包括m個第五布線WL及m個第三布線Sl ；η個第一布線SL、η個第二布線BL以及η個第四布線S2 ；兩個第六布線SEL ；將多個存儲單元220(1、1)至220 (m、η)配置為橫m個(行)X縱η個(列)(m、n為自然數(shù))的矩陣形狀的存儲單元陣列230 ；沿第六布線SEL(I)配置在第二布線BL(I)至BL(n)與存儲單7Π 220(1,1)至220(1、η)之間的晶體管235 (1、1)至235(1、η)；沿第六布線SEL (2)配置在第一布線SL(I)至SL (η)與存儲單元220(m、l)至220 (m、η)之間的晶體管235(2、1)至235(2、η)；以及外圍電路，如第二布線及第四布線的驅(qū)動電路231、第三布線及第五布線的驅(qū)動電路233以及讀出電路232。作為其他外圍電路，也可以設(shè)置有刷新電路等。與圖11所示的半導(dǎo)體裝置相比，在圖14所示的半導(dǎo)體裝置中，第三布線Sl和第四布線S2的方向不同。就是說，在圖14所示的半導(dǎo)體裝置中，在第二布線BL的方向(列方向)上配置第四布線S2，并且在第五布線WL的方向(行方向)上配置第三布線Si。各存儲單元220(典型為存儲單元220 (i、j)，這里，i為1以上且m以下的整數(shù)，j為1以上且η以下的整數(shù))分別連接于第三布線Sl (i)、第五布線WL(i)以及第四布線S2(j)。另外，存儲單元220(ii、j) (I1為2至m的整數(shù))所具有的晶體管201及晶體管203的漏電極連接于存儲單元220(ifl、j)所具有的晶體管201及晶體管203的源電極，并且存儲單元220(i2、j)山為1至m-1的整數(shù))所具有的晶體管201及晶體管203的源電極連接于存儲單元220(i2+l、j)所具有的晶體管201及晶體管203的漏電極。存儲單元220(1、j)所具有的晶體管201及晶體管203的漏電極連接于晶體管235(1、j)的源電極，并且存儲單元220(m、j)所具有的晶體管201及晶體管203的源電極連接于晶體管235 (2、j)的漏電極。晶體管235(1、j)的漏電極連接于第二布線BL(j)，而晶體管235(2、j)的源電極連接于第一布線SL(j)。另外，晶體管235(1、j)的柵電極連接于第六布線SEL(I)，而晶體管235(2、j)的柵電極連接于第六布線SEL(2)。另外，第二布線BL(I)至BL(n)及第四布線S2⑴至S2 (η)連接于第二布線及第四布線的驅(qū)動電路231，而第五布線WL⑴至WL(m)、第三布線S 1(1)至Sl (m)以及第六布線SEL(I)及SEL(2)連接于第三布線及第五布線的驅(qū)動電路233。另外，第二布線BL(I)至BL (η)也連接于讀出電路232。將電位Vs施加到第一布線SL(I)至SL (η)。另外，第一布線SL(I)至SL(n)不需要一定分開而設(shè)置，也可以互相電連接。以下，說明圖14所示的半導(dǎo)體裝置的工作。在本結(jié)構(gòu)中，按列進(jìn)行寫入，按行進(jìn)行讀出。在對第j列的存儲單元220(1、j)至220(m、j)進(jìn)行寫入時，為第四布線S2 (j)施加2V，而使所選擇的存儲單元的晶體管202處于導(dǎo)通狀態(tài)。另一方面，為第j列以外的第四布線S2施加0V，而使所未選擇的存儲單元的晶體管202處于截止?fàn)顟B(tài)。在第三布線Sl (1)至Sl (m)中，為寫入數(shù)據(jù)“1”的行的布線施加2V，而為寫入數(shù)據(jù)“0”的行的布線施加0V。另外，在數(shù)據(jù)寫入完時，在第三布線Sl(I)至Sl (m)的電位變化之前為第四布線S2(j)施加0V，而使所選擇的存儲單元的晶體管202處于截止?fàn)顟B(tài)。關(guān)于其他布線，例如，將第二布線BL(I)至BL (η)的電位設(shè)定為0V，將第五布線WL (1)至WL(m)的電位設(shè)定為0V，將第六布線SEL(I)及SEL(2)的電位設(shè)定為0V，并且將第一布線SL(I)至SL(n)的電位Vs設(shè)定為0V。結(jié)果，與進(jìn)行了數(shù)據(jù)“1”的寫入的存儲單元的晶體管201的柵電極連接的節(jié)點(以下稱為節(jié)點A)的電位成為大約2V，而進(jìn)行了數(shù)據(jù)“0”的寫入的存儲單元的節(jié)點A的電位成為大約0V。另外，未選擇的存儲單元的節(jié)點A的電位不變。這里，因為晶體管202的截止電流極小或?qū)嶋H上為0，所以在長時間內(nèi)保持晶體管201的柵電極(節(jié)點A)的電位。在進(jìn)行第i行的存儲單元220(i、l)至220(i、n)的讀出時，為第六布線SEL(1)及SEL(2)施加2V，而使晶體管235(1、1)至235(2、η)處于導(dǎo)通狀態(tài)。將第一布線SL(I)至SL(η)的電位Vs設(shè)定為0V。使連接于第二布線BL⑴至BL(n)的讀出電路232處于工作狀態(tài)。為第四布線S2(l)至S2(n)施加0V，而使所有存儲單元的晶體管202處于截止?fàn)顟B(tài)。為第三布線Sl (1)至Sl (m)施加OV。然后，為第五布線WL⑴施加0V，并為第i行以外的第五布線WL施加2V。此時，第i行的存儲單元的晶體管203處于截止?fàn)顟B(tài)。第i行以外的存儲單元的晶體管203處于導(dǎo)通狀態(tài)。結(jié)果，根據(jù)第i行的存儲單元的晶體管201處于導(dǎo)通狀態(tài)還是截止?fàn)顟B(tài)而決定存儲單元列的電阻狀態(tài)。在第i行的存儲單元中的具有數(shù)據(jù)“0”的存儲單元中，因為節(jié)點A被施加以大約0V，所以晶體管201處于截止?fàn)顟B(tài)，存儲單元列處于高電阻狀態(tài)。另一方面，在第i行的存儲單元中的具有數(shù)據(jù)“1”的存儲單元中，因為節(jié)點A被施加以大約2V，所以晶體管201處于導(dǎo)通狀態(tài)，存儲單元列處于低電阻狀態(tài)。結(jié)果，讀出電路232可以根據(jù)存儲單元的電阻狀態(tài)的不同而讀出數(shù)據(jù)“0”或“1”。另外，在進(jìn)行寫入時，在半導(dǎo)體裝置沒有襯底電位的情況下(如在將薄膜晶體管形成在SOI襯底上的情況等下)，優(yōu)選為第五布線WL(I)至WL(m)施加2V，并為第六布線SEL(I)或第六布線SELQ)施加2V。由此，可以將第i行的存儲單元的晶體管201的源電極和漏電極中的至少一個設(shè)定為大約0V。另一方面，在半導(dǎo)體裝置具有襯底電位的情況下(如在將晶體管形成在單晶半導(dǎo)體襯底上的情況等下)，只要將襯底電位設(shè)定為0V，即可。另外，雖然在寫入時為第二布線BL(I)至BL(n)施加0V，但是在為第六布線SEL(I)施加OV的情況下，也可以使第二布線BL⑴至BL(n)處于浮動狀態(tài)或充電到OV以上的電位。雖然在讀出時為第三布線Sl (1)至Sl (η)施加0V，但是也可以使第三布線Sl (1)至Sl (η)處于浮動狀態(tài)或充電到OV以上的電位。另外，數(shù)據(jù)“1”和數(shù)據(jù)“0”是為了方便起見而定義的，也可以彼此交換。另外，上述工作電壓只是一個例子。只要以在數(shù)據(jù)為“0”時使晶體管201處于截止?fàn)顟B(tài)且在數(shù)據(jù)為“1”時使晶體管201處于導(dǎo)通狀態(tài)的方式、在寫入時使晶體管202處于導(dǎo)通狀態(tài)且在寫入時以外使晶體管202處于截止?fàn)顟B(tài)的方式或者在讀出時所選擇的存儲單元的晶體管203處于截止?fàn)顟B(tài)且所未選擇的存儲單元的晶體管203處于導(dǎo)通狀態(tài)的方式確定工作電壓，即可。尤其是，也可以使用外圍邏輯電路的電源電位VDD代替2V。另外，也可以使用接地電位GND代替OV。根據(jù)本實施方式的半導(dǎo)體裝置因晶體管202的低截止電流特性而可以在極長時間內(nèi)保持?jǐn)?shù)據(jù)。就是說，不需要進(jìn)行DRAM等所需要的刷新工作，而可以抑制耗電量。另外，可以將根據(jù)本實施方式的半導(dǎo)體裝置實際上用作非易失性存儲裝置。另外，因為根據(jù)晶體管202的開關(guān)工作而進(jìn)行數(shù)據(jù)寫入等，所以不需要高電壓，也沒有元件退化的問題。再者，根據(jù)晶體管的導(dǎo)通或截止而進(jìn)行數(shù)據(jù)寫入或擦除，而也可以容易實現(xiàn)高速工作。另外，通過控制輸入到晶體管的電位，可以直接重寫數(shù)據(jù)。由此，不需要快閃存儲器等所需要的擦除工作，從而可以抑制起因于擦除工作的工作速度的降低。另外，與使用氧化物半導(dǎo)體的晶體管相比，使用氧化物半導(dǎo)體以外的材料的晶體管可以進(jìn)行更高速度的工作，因此，通過該使用氧化物半導(dǎo)體以外的材料的晶體管而可以進(jìn)行高速的存儲數(shù)據(jù)的讀出。實施方式3在本實施方式中，說明與實施方式2不同的半導(dǎo)體裝置的電路結(jié)構(gòu)及工作的一個例子。圖15示出半導(dǎo)體裝置所具有的存儲單元的電路圖的一個例子。圖15所示的存儲單元240包括第三布線Si、第四布線S2、第五布線WL、晶體管201、晶體管202以及電容器204。晶體管201使用氧化物半導(dǎo)體以外的材料而形成，晶體管202使用氧化物半導(dǎo)體而形成。這里，晶體管201優(yōu)選具有與實施方式1所示的晶體管160同樣的結(jié)構(gòu)。另外，晶體管202優(yōu)選具有與實施方式1所示的晶體管162同樣的結(jié)構(gòu)。另外，存儲單元MO電連接于第一布線SL及第二布線BL，優(yōu)選通過晶體管(包括其他存儲單元中的晶體管)電連接于第一布線SL及第二布線BL。這里，晶體管201的柵電極、晶體管202的源電極和漏電極中的一個以及電容器204的電極中的一個電連接。另外，第一布線SL和晶體管201的源電極電連接，并且晶體管201的漏電極與第二布線BL電連接。并且，晶體管202的源電極和漏電極中的另一個與第三布線Sl電連接，第四布線S2和晶體管202的柵電極電連接，并且第五布線WL和電容器204的電極中的另一個電連接。另外，第一布線SL和晶體管201的源電極也可以通過晶體管(包括其他存儲單元中的晶體管)電連接。另外，第二布線BL和晶體管201的漏電極也可以通過晶體管(包括其他存儲單元中的晶體管)電連接。圖16示出具有mXn位的存儲容量的根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的方框電路圖。這里，作為一個例子，示出串聯(lián)連接有存儲單元MO的NAND型半導(dǎo)體裝置。根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置包括m個第五布線WL及m個第四布線S2 ；η個第一布線SL、η個第二布線BL以及η個第三布線Sl ；兩個第六布線SEL(I)及SEL (2)；將多個存儲單元Μ0(1、1)至240 (m、η)配置為橫m個(行)X縱η個(列)(m、η為自然數(shù))的矩陣形狀的存儲單元陣列250;沿第六布線SEL(I)配置在第二布線BL(I)至BL (η)與存儲單元M0(1、1) M 240 (U η)之間的晶體管255 (1、1)至255(1、η)；沿第六布線SELQ)配置在第一布線SL(I)至SL(η)與存儲單元240 (m、l)至240 (m、η)之間的晶體管255(2、1)至255(2、η)；以及外圍電路，如第二布線及第三布線的驅(qū)動電路251、第四布線及第五布線的驅(qū)動電路253以及讀出電路252。作為其他外圍電路，也可以設(shè)置有刷新電路寸。各存儲單元MO (典型為存儲單元MO (i、j)，這里，i為1以上且m以下的整數(shù)，j為1以上且η以下的整數(shù))分別連接于第三布線Sl (j)、第四布線S2(i)以及第五布線WL(i)。另外，存儲單元240 (I1^j) G1為2至m的整數(shù))所具有的晶體管201的漏電極連接于存儲單元240 (ifl、j)所具有的晶體管201的源電極，并且存儲單元MO (i2、j)⑴為1至m-1的整數(shù))所具有的晶體管201的源電極連接于存儲單元M0(i2+l、j)所具有的晶體管201的漏電極。存儲單元M0(l、j)所具有的晶體管201的漏電極連接于晶體管255(1、j)的源電極，并且存儲單元240 (m、j)所具有的晶體管201的源電極連接于晶體管255 (2、j)的漏電極。晶體管255(1、j)的漏電極連接于第二布線BL(j)，而晶體管255(2、j)的源電極連接于第一布線SL(j)。另外，第二布線BL(I)至BL(n)及第三布線S 1 (1)至Sl (η)連接于第二布線及第三布線的驅(qū)動電路251，而第五布線WL(I)至WL(m)、第四布線S2(l)至S2 (m)以及第六布線SEL(I)及SEL(2)連接于第四布線及第五布線的驅(qū)動電路253。另外，第二布線BL(I)至BL (η)也連接于讀出電路252。將電位Vs施加到第一布線SL(I)至SL (η)。另外，第一布線SL(I)至SL(n)不需要一定分開而設(shè)置，也可以互相電連接。以下，說明圖16所示的半導(dǎo)體裝置的工作。在本結(jié)構(gòu)中，按行進(jìn)行寫入及讀出。在對第i行的存儲單元M0(i、l)至M0(i、n)進(jìn)行寫入時，為第四布線S2 (i)施加2V，而使第i行的存儲單元的晶體管202處于導(dǎo)通狀態(tài)。另一方面，為第i行以外的第四布線S2施加0V，而使第i行以外的存儲單元的晶體管202處于截止?fàn)顟B(tài)。在第三布線Sl(I)至Sl (η)中，為寫入數(shù)據(jù)“1”的列的布線施加2V，而為寫入數(shù)據(jù)“0”的列的布線施加0V。另外，在數(shù)據(jù)寫入完時，在第三布線Sl(I)至Sl (η)的電位變化之前為第四布線S2(i)施加0V，而使所選擇的存儲單元的晶體管202處于截止?fàn)顟B(tài)。關(guān)于其他布線，例如，將第二布線BL(I)至BL (η)的電位設(shè)定為0V，將第五布線WL (1)至WL(m)的電位設(shè)定為0V，將第六布線SEL(I)及SEL (2)的電位設(shè)定為0V，并且將第一布線SL(I)至SL (η)的電位Vs設(shè)定為0V。結(jié)果，與進(jìn)行了數(shù)據(jù)“1”的寫入的存儲單元的晶體管201的柵電極連接的節(jié)點(以下稱為節(jié)點Α)的電位成為大約2V，而進(jìn)行了數(shù)據(jù)“0”的寫入的存儲單元的節(jié)點A的電位成為大約0V。另外，未選擇的存儲單元的節(jié)點A的電位不變。這里，因為晶體管202的截止電流極小或?qū)嶋H上為0，所以在長時間內(nèi)保持晶體管201的柵電極(節(jié)點Α)的電位。在進(jìn)行第i行的存儲單元M0(i、l)至M0(i、n)的讀出時，為第六布線SEL(1)及SEL(2)施加2V，以使晶體管255(1、1)至255(2、η)處于導(dǎo)通狀態(tài)。將第一布線SL(I)至SL (η)的電位Vs設(shè)定為0V。使連接于第二布線BL⑴至BL (η)的讀出電路252處于工作狀態(tài)。為第四布線S2(l)至S2(m)施加0V，而使所有存儲單元的晶體管202處于截止?fàn)顟B(tài)。為第三布線Sl (1)至Sl (η)施加OV。并且，為第五布線WL(i)施加0V，并為第i行以外的第五布線WL施加2V。這里，說明為第五布線WL(i)施加0V，并為第i行以外的第五布線WL施加2V時的晶體管201的狀態(tài)。決定晶體管201的狀態(tài)的節(jié)點A的電位取決于第五布線WL-節(jié)點A間電容Cl和晶體管201的柵極-源極或漏極間電容C2。圖17示出第五布線WL的電位和節(jié)點A的電位的關(guān)系。這里，作為一個例子，在晶體管201截止的狀態(tài)下為C1/C2 >> 1，在晶體管201導(dǎo)通的狀態(tài)下為C1/C2 = 1。另外，晶體管201的閾值電壓為0.5V。根據(jù)圖17可知，在第五布線WL的電位為OV時，在具有數(shù)據(jù)“0”的存儲單元中，因為節(jié)點A大約為0V，所以晶體管201處于截止?fàn)顟B(tài)，而在具有數(shù)據(jù)“1”的存儲單元中，因為節(jié)點A大約為2V，所以晶體管201處于導(dǎo)通狀態(tài)。另一方面，在第五布線WL的電位為2V時，在具有數(shù)據(jù)“0”的存儲單元中，節(jié)點A大約為1. 25V,而在具有數(shù)據(jù)“ 1，，的存儲單元中，節(jié)點A大約為3V，從而不管數(shù)據(jù)是“0”還是“1”，晶體管201處于導(dǎo)通狀態(tài)。因此，在為第五布線WL(i)施加0V，并為第i行以外的第五布線WL施加2V時，在第i行的存儲單元中，具有數(shù)據(jù)“0”的存儲單元列處于高電阻狀態(tài)，而具有數(shù)據(jù)“1”的存儲單元列處于低電阻狀態(tài)。讀出電路252可以根據(jù)存儲單元的電阻狀態(tài)的不同而讀出數(shù)據(jù)“0”或“1”。另外，雖然在上述說明中在寫入時為第二布線BL(I)至BL(n)施加0V，但是在為第六布線SEL(I)施加OV的情況下，也可以使第二布線BL(I)至BL(n)處于浮動狀態(tài)或充電到OV以上的電位。雖然在讀出時為第三布線Sl(I)至Sl (η)施加0V，但是也可以使第三布線Sl(I)至Sl (η)處于浮動狀態(tài)或充電到OV以上的電位。另外，數(shù)據(jù)“1”和數(shù)據(jù)“0”是為了方便起見而定義的，也可以彼此交換。另外，上述工作電壓只是一個例子。只要以在寫入時使晶體管202處于導(dǎo)通狀態(tài)且在寫入時以外使晶體管202處于截止?fàn)顟B(tài)的方式或者在讀出時具有數(shù)據(jù)“0”的所選擇的存儲單元的晶體管201處于截止?fàn)顟B(tài)，具有數(shù)據(jù)“1”的所選擇的存儲單元的晶體管201處于導(dǎo)通狀態(tài)，并且所未選擇的存儲單元的晶體管201處于導(dǎo)通狀態(tài)的方式確定工作電壓，即可。尤其是，也可以使用外圍邏輯電路的電源電位VDD代替2V。另外，也可以使用接地電位GND代替0V。以下，說明根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的電路結(jié)構(gòu)及工作的其他一個例子。圖18示出半導(dǎo)體裝置所具有的存儲單元電路的一個例子。圖18所示的存儲單元260包括第三布線Si、第四布線S2、第五布線WL、晶體管201、晶體管202以及電容器204。晶體管201使用氧化物半導(dǎo)體以外的材料而形成，晶體管202使用氧化物半導(dǎo)體而形成。這里，晶體管201優(yōu)選具有與實施方式1所示的晶體管160同樣的結(jié)構(gòu)。另外，晶體管202優(yōu)選具有與實施方式1所示的晶體管162同樣的結(jié)構(gòu)。另外，存儲單元沈0電連接于第一布線SL及第二布線BL，優(yōu)選通過晶體管(包括其他存儲單元中的晶體管)電連接于第一布線SL及第二布線BL。與圖15所示的存儲單元電路相比，在圖18所示的存儲單元電路中，第三布線Sl和第四布線S2的方向不同。就是說，在圖18所示的存儲單元電路中，在第二布線BL的方向(列方向)上配置第四布線S2，并且在第五布線WL的方向(行方向)上配置第三布線Si。另外，至于具有mXn位的存儲容量的根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置的方框電路圖，只要將圖18的存儲單元260應(yīng)用于圖14所示的方框電路圖的存儲單元，即可。只要根據(jù)存儲單元260的工作而設(shè)定驅(qū)動電路的驅(qū)動電壓和時序，就可以與圖14所示的方框電路圖同樣按列進(jìn)行寫入并按行進(jìn)行讀出。根據(jù)本實施方式的半導(dǎo)體裝置因晶體管202的低截止電流特性而可以在極長時間內(nèi)保持?jǐn)?shù)據(jù)。就是說，不需要進(jìn)行DRAM等所需要的刷新工作，而可以抑制耗電量。另外，可以將根據(jù)本實施方式的半導(dǎo)體裝置實際上用作非易失性存儲裝置。另外，因為根據(jù)晶體管202的開關(guān)工作而進(jìn)行數(shù)據(jù)寫入等，所以不需要高電壓，也沒有元件退化的問題。再者，根據(jù)晶體管的導(dǎo)通或截止而進(jìn)行數(shù)據(jù)寫入或擦除，而也可以容易實現(xiàn)高速工作。另外，通過控制輸入到晶體管的電位，可以直接重寫數(shù)據(jù)。由此，不需要快閃存儲器等所需要的擦除工作，從而可以抑制起因于擦除工作的工作速度的降低。另外，與使用氧化物半導(dǎo)體的晶體管相比，使用氧化物半導(dǎo)體以外的材料的晶體管可以進(jìn)行更高速度的工作，因此，通過該使用氧化物半導(dǎo)體以外的材料的晶體管而可以進(jìn)行高速的存儲數(shù)據(jù)的讀出。實施方式4在本實施方式中，說明與實施方式2或?qū)嵤┓绞?不同的半導(dǎo)體裝置的電路結(jié)構(gòu)及工作的一個例子。圖19示出根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置所具有的存儲單元電路圖的一個例子。與圖10的存儲單元電路相比，圖19所示的存儲單元280具有在節(jié)點A和第一布線SL之間具有電容器205的結(jié)構(gòu)。通過具有上述電容器205，數(shù)據(jù)保持特性得到改善。
因為圖19所示的存儲單元電路的工作與圖10所示的存儲單元電路的工作同樣，所以省略詳細(xì)的說明。實施方式5以下，參照圖20說明根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置所具有的讀出電路的一個例子。圖20所示的讀出電路具有晶體管206和差分放大器。在讀出數(shù)據(jù)時，將端子A連接于連接有被進(jìn)行數(shù)據(jù)讀出的存儲單元的第二布線。將電位Vdd施加到晶體管206的源電極或漏電極。另外，將偏置電壓Vbias施加到晶體管206的柵電極，預(yù)定的電流流經(jīng)晶體管206。存儲單元根據(jù)所存儲的數(shù)據(jù)“1”/ “0”而具有不同的電阻。具體地說，在所選擇的存儲單元的晶體管201處于導(dǎo)通狀態(tài)時，存儲單元處于低電阻狀態(tài)，而在所選擇的存儲單元的晶體管201處于截止?fàn)顟B(tài)時，存儲單元處于高電阻狀態(tài)。在存儲單元處于高電阻狀態(tài)時，端子A的電位高于參考電位Vref，而從差分放大器的輸出端輸出數(shù)據(jù)“1”。另一方面，在存儲單元處于低電阻狀態(tài)時，端子A的電位低于參考電位Vref，而從差分放大器的輸出端輸出數(shù)據(jù)“0”。像這樣，讀出電路可以從存儲單元讀出數(shù)據(jù)。另外，本實施方式的讀出電路只是一個例子，也可以使用其他已知的電路。例如，讀出電路可以具有預(yù)充電電路。也可以采用連接有參考用第二布線BL代替參考電位Vref的結(jié)構(gòu)。也可以使用鎖存型讀出放大器代替差分放大器。本實施方式所示的結(jié)構(gòu)和方法等可以與其他實施方式所示的結(jié)構(gòu)和方法等適當(dāng)?shù)亟M合而使用。實施方式6在本實施方式中，參照圖21A至21F說明安裝有根據(jù)上述實施方式而得到的半導(dǎo)體裝置的電子設(shè)備的例子。根據(jù)上述實施方式而得到的半導(dǎo)體裝置即使沒有電力供給也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，半導(dǎo)體裝置工作速度快。由此，可以使用該半導(dǎo)體裝置提供具有新的結(jié)構(gòu)的電子設(shè)備。另外，根據(jù)上述實施方式的半導(dǎo)體裝置被集成化而安裝到電路襯底等上，并將其安裝在各電子設(shè)備的內(nèi)部。圖21A示出包括根據(jù)上述實施方式的半導(dǎo)體裝置的筆記本型個人計算機(jī)，其包括主體301、框體302、顯示部303和鍵盤304等。通過將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于筆記本型個人計算機(jī)，即使沒有電力供給也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，筆記本型個人計算機(jī)工作速度快。由此，優(yōu)選將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于筆記本型個人計算機(jī)。圖21B示出包括根據(jù)上述實施方式的半導(dǎo)體裝置的便攜式信息終端(PDA)，在主體311中設(shè)置有顯示部313、外部接口 315和操作按鈕314等。另外，作為操作用附屬部件，有手寫筆312。通過將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于PDA，即使沒有電力供給也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，PDA工作速度快。由此，優(yōu)選將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于PDA。作為包括根據(jù)上述實施方式的半導(dǎo)體裝置的電子紙的一個例子，圖21C示出電子書閱讀器320。電子書閱讀器320由兩個框體，即框體321及框體323構(gòu)成?？蝮w321及框體323由軸部337形成為一體，且可以以該軸部337為軸進(jìn)行開閉工作。通過這種結(jié)構(gòu)，電子書閱讀器320可以像紙質(zhì)圖書一樣使用。通過將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于電子紙，即使沒有電力供給電子紙也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，電子紙工作速度快。由此，優(yōu)選將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于電子紙?？蝮w321安裝有顯示部325，而框體323安裝有顯示部327。顯示部325和顯示部327可顯示一個畫面或不同畫面。通過采用顯示不同的圖像的結(jié)構(gòu)，例如可以在右側(cè)的顯示部(圖21C中的顯示部32 上顯示文本，而在左側(cè)的顯示部(圖21C中的顯示部327)上顯示圖像。此外，在圖21C中示出框體321具備操作部等的例子。例如，框體321具備電源開關(guān)331、操作鍵333以及揚聲器335等。利用操作鍵333可以翻頁。注意，在框體的設(shè)置有顯示部的表面上還可以設(shè)置鍵盤、指示裝置等。另外，也可以采用在框體的背面及側(cè)面具備外部連接用端子(耳機(jī)端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄介質(zhì)插入部等的結(jié)構(gòu)。再者，電子書閱讀器320也可以具有電子詞典的功能。此外，電子書閱讀器320也可以采用以無線的方式收發(fā)數(shù)據(jù)的結(jié)構(gòu)。還可以采用以無線的方式從電子書籍服務(wù)器購買所希望的書籍?dāng)?shù)據(jù)等，然后下載的結(jié)構(gòu)。另外，電子紙可以用于顯示信息的所有領(lǐng)域的電子設(shè)備。例如，除了可以將電子紙應(yīng)用于電子書閱讀器以外，還可以將其應(yīng)用于招貼、火車等交通工具中的廣告、信用卡等各種卡片中的顯示等。圖21D示出包括根據(jù)上述實施方式的半導(dǎo)體裝置的移動電話。該移動電話由框體340及框體341的兩個框體構(gòu)成。框體341具備顯示面板342、揚聲器343、麥克風(fēng)344、指示裝置346、相機(jī)鏡頭347、外部連接端子348等。另外，框體340具備進(jìn)行對該移動電話的充電的太陽能電池單元349和外部存儲器插槽350等。此外，天線被內(nèi)置在框體341中。通過將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于移動電話，即使沒有電力供給也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，移動電話工作速度快。由此，優(yōu)選將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于移動電話。顯示面板342具有觸摸屏功能，圖21D使用虛線示出被顯示出來的多個操作鍵345。另外，該移動電話安裝有用來將太陽能電池單元349所輸出的電壓升壓到各電路所需要的電壓的升壓電路。另外，除了上述結(jié)構(gòu)以外，移動電話還可以安裝有非接觸IC芯片、小
型記錄裝置等。顯示面板342根據(jù)使用模式適當(dāng)?shù)馗淖冿@示的方向。另外，由于在與顯示面板342同一個表面上具有相機(jī)鏡頭347，所以移動電話可以進(jìn)行可視通話。揚聲器343及麥克風(fēng)344不局限于聲音通話，還可以用于可視通話、錄音、播放聲音等的用途。再者，框體340和框體341滑動而可以處于如圖21D那樣的展開狀態(tài)和重疊狀態(tài)，由此移動電話可以進(jìn)行適于攜帶的小型化。外部連接端子348可以連接到各種纜線，比如AC適配器或USB纜線，由此移動電話可以被充電，或者可以進(jìn)行數(shù)據(jù)通信。另外，將記錄媒體插入到外部存儲器插槽350中來可以對應(yīng)更大容量的數(shù)據(jù)儲存及移動。另外，移動電話除了上述功能以外還可以具有紅外線通訊功能、電視接收功能等。
圖21E示出包括根據(jù)上述實施方式的半導(dǎo)體裝置的數(shù)碼相機(jī)。該數(shù)碼相機(jī)包括主體361、顯示部A367、取景器363、操作開關(guān)364、顯示部B365以及電池366等。通過將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于數(shù)碼相機(jī)，即使沒有電力供給也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，數(shù)碼相機(jī)工作速度快。由此，優(yōu)選將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于數(shù)碼相機(jī)。圖21F示出包括根據(jù)上述實施方式的半導(dǎo)體裝置的電視裝置。在電視裝置370的框體371中安裝有顯示部373。在顯示部373上可以顯示圖像。此外，在此示出利用支架375支撐框體371的結(jié)構(gòu)?？梢酝ㄟ^利用框體371所具備的操作開關(guān)、另行提供的遙控操作機(jī)380進(jìn)行電視裝置370的操作。可利用遙控操作機(jī)380所具備的操作鍵379控制頻道和音量，并可控制顯示部373上顯示的圖像。此外，也可以采用在遙控操作機(jī)380中設(shè)置顯示從該遙控操作機(jī)380輸出的數(shù)據(jù)的顯示部377的結(jié)構(gòu)。通過將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于電視裝置，即使沒有電力供給也可以保持?jǐn)?shù)據(jù)。另外，不發(fā)生由寫入和擦除導(dǎo)致的退化。再者，電視裝置工作速度快。由此，優(yōu)選將根據(jù)本發(fā)明的一個實施方式的半導(dǎo)體裝置應(yīng)用于電視裝置。另外，電視裝置370優(yōu)選設(shè)置有接收器、調(diào)制解調(diào)器等。通過接收器，可接收一般電視廣播。此外，當(dāng)顯示裝置通過有線或無線經(jīng)由調(diào)制解調(diào)器連接到通信網(wǎng)絡(luò)時，可執(zhí)行單向(從發(fā)送器到接收器)或雙向(在發(fā)送器與接收器之間或者在接收器之間)的數(shù)據(jù)通信。本實施方式所示的結(jié)構(gòu)和方法等可以與其他實施方式所示的結(jié)構(gòu)和方法等適當(dāng)?shù)亟M合而使用。本申請基于2009年10月30日向日本專利局提交的日本專利申請第2009-251275號而制作，所述申請的全部內(nèi)容通過引用而包括在本說明書中。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 第一布線；第二布線； 第三布線； 第四布線；以及第五布線，其中，多個存儲元件由包含半導(dǎo)體材料的襯底支撐，并串聯(lián)連接在所述第一布線和所述第二布線之間，每個存儲元件包括具有第一柵電極、第一源電極以及第一漏電極的第一晶體管； 具有第二柵電極、第二源電極以及第ニ漏電極的第二晶體管；以及具有第三柵電極、第三源電極以及第三漏電極的第三晶體管， 其中，所述第二晶體管包含氧化物半導(dǎo)體層，所述第一柵電極與所述第二源電極和所述第二漏電極中的ー個相互電連接， 所述第一布線、所述第一源電極以及所述第三源電極相互電連接， 所述第二布線、所述第一漏電極以及所述第三漏電極相互電連接， 所述第三布線與所述第二源電極和所述第二漏電極中的另ー個相互電連接， 所述第四布線與所述第二柵電極相互電連接， 并且，所述第五布線與所述第三柵電極相互電連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括 第六布線；第七布線；柵電極電連接于所述第六布線的第四晶體管；以及柵電極電連接于所述第七布線的第五晶體管，其中，所述第二布線通過所述第四晶體管電連接于所述第一漏電極及所述第三漏電扱，并且，所述第一布線通過所述第五晶體管電連接于所述第一源電極及所述第三源電扱。
3.一種半導(dǎo)體裝置，包括 第一布線；第二布線； 第三布線； 第四布線；以及第五布線，其中，多個存儲元件由包含半導(dǎo)體材料的襯底支撐，并串聯(lián)連接在所述第一布線和所述第二布線之間，每個存儲元件包括具有第一柵電極、第一源電極以及第一漏電極的第一晶體管； 具有第二柵電極、第二源電極以及第ニ漏電極的第二晶體管；以及電容器，其中，所述第二晶體管包含氧化物半導(dǎo)體層，所述第一柵電極、所述第二源電極和所述第二漏電極中的一個以及所述電容器的ー個電極相互電連接，所述第一布線與所述第一源電極相互電連接， 所述第二布線與所述第一漏電極相互電連接，所述第三布線與所述第二源電極和所述第二漏電極中的另ー個相互電連接，所述第四布線與所述第二柵電極相互電連接，并且，所述第五布線與所述電容器的另ー個電極相互電連接。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，還包括 第六布線；第七布線；柵電極電連接于所述第六布線的第四晶體管；以及柵電極電連接于所述第七布線的第五晶體管， 其中，所述第二布線通過所述第四晶體管電連接于所述第一漏電極， 并且，所述第一布線通過所述第五晶體管電連接于所述第一源電極。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第二晶體管包括所述包含半導(dǎo)體材料的襯底上的所述第二柵電極；所述第二柵電極上的第二柵極絕緣層；所述第二柵極絕緣層上的所述氧化物半導(dǎo)體層；以及電連接于所述氧化物半導(dǎo)體層的所述第二源電極及所述第二漏電極。
6.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述第二晶體管包括所述包含半導(dǎo)體材料的襯底上的所述第二柵電極；所述第二柵電極上的第二柵極絕緣層；所述第二柵極絕緣層上的所述氧化物半導(dǎo)體層；以及電連接于所述氧化物半導(dǎo)體層的所述第二源電極及所述第二漏電極。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一晶體管包括設(shè)置在所述包含半導(dǎo)體材料的襯底中的溝道形成區(qū)域；至少第一雜質(zhì)區(qū)域及第ニ雜質(zhì)區(qū)域，其中間設(shè)置有所述溝道形成區(qū)域；所述溝道形成區(qū)域上的第一柵極絕緣層；位于所述第一柵極絕緣層上的所述第一柵電極；電連接于所述第一雜質(zhì)區(qū)域和所述第二雜質(zhì)區(qū)域中的ー個的所述第一源電極；以及電連接于所述第一雜質(zhì)區(qū)域和所述第二雜質(zhì)區(qū)域中的另ー個的所述第一漏電扱。
8.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述第一晶體管包括設(shè)置在所述包含半導(dǎo)體材料的襯底中的溝道形成區(qū)域；至少第一雜質(zhì)區(qū)域及第ニ雜質(zhì)區(qū)域，其中間設(shè)置有所述溝道形成區(qū)域；所述溝道形成區(qū)域上的第一柵極絕緣層；位于所述第一柵極絕緣層上的所述第一柵電極；電連接于所述第一雜質(zhì)區(qū)域和所述第二雜質(zhì)區(qū)域中的ー個的所述第一源電極；以及電連接于所述第一雜質(zhì)區(qū)域和所述第二雜質(zhì)區(qū)域中的另ー個的所述第一漏電扱。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第三晶體管包括設(shè)置在所述包含半導(dǎo)體材料的襯底中的溝道形成區(qū)域；至少第一雜質(zhì)區(qū)域及第ニ雜質(zhì)區(qū)域，其中間設(shè)置有所述溝道形成區(qū)域；所述溝道形成區(qū)域上的第三柵極絕緣層；位于所述第三柵極絕緣層上的所述第三柵電極；電連接于所述第一雜質(zhì)區(qū)域和所述第二雜質(zhì)區(qū)域中的ー個的所述第三源電極；以及電連接于所述第一雜質(zhì)區(qū)域和所述第二雜質(zhì)區(qū)域中的另ー個的所述第三漏電扱。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述包含半導(dǎo)體材料的襯底為單晶半導(dǎo)體襯底或SOI襯底。
11.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述包含半導(dǎo)體材料的襯底為單晶半導(dǎo)體襯底或SOI襯底。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料為硅。
13.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料為硅。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包含h-Ga-ai-Ο類的氧化物半導(dǎo)體材料。
15.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包含h-Ga-ai-Ο類的氧化物半導(dǎo)體材料。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包含In2Gii2ZnO7的晶體。
17.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層包含^2Ga2SiO7的晶體。
18.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層的氫濃度為5X1019 個原子/立方厘米以下。
19.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述氧化物半導(dǎo)體層的氫濃度為5X1019 個原子/立方厘米以下。
20.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第二晶體管的截止電流為IXlO-13A 以下。
21.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述第二晶體管的截止電流為IXlO-13A 以下。
22.—種半導(dǎo)體裝置，包括 第一布線；第二布線； 第三布線； 第四布線；以及第五布線，其中，多個存儲元件由包含半導(dǎo)體材料的襯底支撐，并串聯(lián)連接在所述第一布線和所述第二布線之間，每個存儲元件包括具有第一柵電極、第一源電極以及第一漏電極的第一晶體管；具有第二柵電極、第二源電極以及第ニ漏電極的第二晶體管；以及具有第三柵電極、第三源電極以及第三漏電極的第三晶體管，其中，所述第一柵電極與所述第二源電極和所述第二漏電極中的ー個相互電連接，所述第一布線、所述第一源電極以及所述第三源電極相互電連接，所述第二布線、所述第一漏電極以及所述第三漏電極相互電連接，所述第三布線與所述第二源電極和所述第二漏電極中的另ー個相互電連接，所述第四布線與所述第二柵電極相互電連接，并且，所述第五布線與所述第三柵電極相互電連接。
23. 一種半導(dǎo)體裝置，包括第一布線；第二布線；第三布線；第四布線；以及第五布線，其中，多個存儲元件由包含半導(dǎo)體材料的襯底支撐，并串聯(lián)連接在所述第一布線和所述第二布線之間，每個存儲元件包括具有第一柵電極、第一源電極以及第一漏電極的第一晶體管； 具有第二柵電極、第二源電極以及第ニ漏電極的第二晶體管；以及電容器，其中，所述第一柵電極、所述第二源電極和所述第二漏電極中的一個以及所述電容器的一個電極相互電連接，所述第一布線與所述第一源電極相互電連接， 所述第二布線與所述第一漏電極相互電連接，所述第三布線與所述第二源電極和所述第二漏電極中的另ー個相互電連接，所述第四布線與所述第二柵電極相互電連接，并且，所述第五布線與所述電容器的另ー個電極相互電連接。
全文摘要
本發(fā)明的目的之一就是提供一種具有新的結(jié)構(gòu)的半導(dǎo)體裝置。半導(dǎo)體裝置中串聯(lián)連接有多個存儲元件，該多個存儲元件中的每一個包括第一至第三晶體管，第一晶體管包含氧化物半導(dǎo)體層，其源極或漏極與第二和第三晶體管中的一個的柵電極接觸。包含氧化物半導(dǎo)體層的第一晶體管的截止電流極低，允許在第二和第三晶體管中的一個的柵電極中長時間保持電荷，由此能夠獲得實際上永久存儲器效應(yīng)。在使用存儲電路時，不含氧化物半導(dǎo)體層的第二和第三晶體管允許高速工作。
文檔編號H01L27/115GK102598249SQ201080048570
公開日2012年7月18日 申請日期2010年10月5日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者加藤清, 小山潤, 山崎舜平 申請人:株式會社半導(dǎo)體能源研究所